专利名称：时间连续的∑/△模数转换器的制作方法
技术领域：
本发明涉及一种时间连续的∑/Δ模数转换器，用于将模拟输入信号转换成数字输出信号。
背景技术：
图1示出了一种现有技术的时间连续∑/Δ模数转换器。传统的∑/Δ模数转换器首先将∑/Δ脉冲密度调制器中的模拟输入信号转换成通常具有一位分辨率的高频率串行位序列。也就是转换成高频粗量化的取样值。调制器输出信号通过随后的数字低通滤波器转换成有基本的低取样速率的高分辨率并行字。通过过采样，量化噪声的能量均匀分布在宽频带上。
∑/Δ模数转换器(∑ΔADC)包括两个主要组成部分，具体地是一个∑/Δ调制器和一个数字滤波器。首先，执行低分辨率模数转换，例如一位分辨率。通过数字滤波器后，量化噪声随后显著的减少。
图1示出的现有技术的∑/Δ调制器具有反馈回路，该反馈回路包括减法器、积分器、粗量化器或者比较器以及在反馈支路上的数模转换器。量化器包括具有低分辨率高取样速率的模数转换器(ADC)，它提供数字输出信号。反馈支路上的数模转换器(DAC)从数字输出信号序列产生量化的模拟信号或近似信号，并在减法器中从模拟输入信号减去该信号。在一种简单的电路中，数字化和量化仅仅用一位分辨率完成。量化器通过简单施密特触发器或模拟比较器来实现。在反馈回路近似信号同模拟输入信号进行比较，比较的差以积分的方式馈送到量化器。控制回路将近似电压的算术平均值修正为输入电压的平均值。
图2示出了现有技术的∑/Δ调制器，该调制器是简单设计的电路。该示例中的积分器是以运算放大器实现的，它的输出通过电容器反馈到运算放大器的反相信号输入。积分放大器的输出规定了阈值比较器输入的积分信号，阈值比较器提供一位分辨率的数字输出信号。数字输出信号通过反相器和电阻R反馈到求和节点，该节点连接到运算放大器的反相输入端。
实现∑/Δ模数转换器的主要困难是生成模拟反馈信号反馈到积分器。数模转换器DAC输出的模拟反馈信号要尽可能精确的映射数字输出信号。在现有技术的传统∑/Δ调制器中，如图1和图2所示，数字输出信号的逻辑高数据位(HIGH)做为第一基准电压(例如VREF1＝1伏特)应用到运算放大器的反相信号输入。数字信号的逻辑低信号(LOW)做为第二基准电压(例如VREF2＝0伏特)反馈到运算放大器的反向信号输入端。
图3示出了相应于输出信号的不同位序列反馈到积分器I信号输入的两个近似信号。对于图3示出的反馈信号，第一数据位序列“0101”和第二数据位序列“0110”做为NRZ(不归零)数据信号反馈到积分器I。如从图3a和3b的比较中可以看出，对应于电荷Q馈送到积分器I或者从积分器I提取电荷Q的两个反馈信号的电压积分值对两种不同数据位序列是不同的。尽管为了确定模数转换器ADC的完全线性，它们理想上是应该相等的。如图4a、4b中所示，为了增加线性，近似信号做为RZ信号(归零)反馈。如从图4a、4b中所看到的，相当于电荷Q位移至积分器I或从积分器I移走电荷Q的电压积分值，对于两个数据位序列是一样的。所以通过同如图3a、3b所示出的近似信号的反馈比较，模数转换器的线性显著的改进了。
图4a、4b示出的近似信号的缺点是，它们对于时钟信号(CLK)的时钟抖动特别地敏感。其原因是在根据图4的RZ近似信号的情况下，通过与图3a、3b所示的NRZ近似信号的比较，减少了信号脉冲长度，所以信号边缘的时钟抖动对已位移的电荷Q或者电压积分值有很强的影响。如图5所示，为了减少涉及到时钟抖动时，时间连续∑/Δ模数转换器的敏感性，需要在∑/Δ调制器的反馈支路上使用更强的可切换电容器。开关S被时钟信号CLK驱动，可交替的切换基准电容器CREF到基准电压(接地)和到运算放大器的反相信号输入端。比较器输出通过控制逻辑连接到反相器INV，通过基准电阻RREF连接到基准电容器CREF。基准电容器CREF在第一时钟期间用对应的数字输出信号预先充电。当开关S切换基准电容器CREF到运算放大器的反向输入时，在第二个时钟期间转移电荷包Q＝C·ΔU到积分器。包含恒量电荷Q的电荷包在第二时钟期间位移，电荷位移方向取决于反相器是否从控制逻辑接收到一下降或上升信号沿。电容器CREF的再充电在一个指数衰减信号沿实现，其时间常数τ＝RREF×CREF。因为下降信号脉冲形状，当时钟抖动发生时，在时钟周期T移动的电荷Q改变的非常轻微。因此，当时钟抖动发生时，如图5的时间连续∑/Δ模数转换器的线性对时钟抖动的敏感要比图1和图2中示出的模数转换器小。
图6示出了现有技术另一个∑/Δ调制器，它在反馈支路利用了可切换电容器。两个开关S2、S2被切换控制逻辑驱动，作为比较器的数字输出信号的函数。
在数字输出信号D的第一逻辑状态(D＝1)，两个开关S1、S2同相的切换，也就是说两个开关S1、S2在同一时刻切换基准电容器CREF到地(GND)，在下一个时钟期间，一方面到运算放大器的反向信号输入端，以及到基准电压源。该基准电压源提供基准电压VREF。在第一时钟期间，当两个开关S1、S2在左侧位置，基准电容器CREF放电。在第二时钟期间，电荷Q＝CREF×ΔU＝CREF×(Vref-VGND)位移到积分器I。
如果比较器输出一个低逻辑值输出数据比特D(D＝0)，两个开关S1、S2并联或者反相操作。在第一时钟相位开关S1连接基准电容器CREF到地(GND)，开关S2连接基准电容器CREF到电压源，因此基准电容器CREF充电。随后，在第二时钟期间，开关S1连接基准电容器CREF到积分器I，开关S2连接基准电容器CREF到地(GND)，因此，充电的电容器CREF通过开关S2放电，从积分器I的输入抽取电荷Q＝C×ΔU。如果比较器的逻辑输出数据比特D是逻辑高(D＝1)，电荷包Q在一个时钟周期T从开关S1、S2的同相切换状态输出到积分器I。反之亦然，如果开关S1、S2在反相操作，数据比特D是一个逻辑低(D＝0)，在一个时钟周期T从积分器I抽取电荷包Q。
依据现有技术的的∑/Δ调制器，如图5、图6所示出的，的确显著地减少了对时钟抖动的敏感。但是它的一个重要的缺点是在积分器5的信号输入会发生相当大的电压突变Δu，结果，根据如图5、6所示的现有技术的∑/Δ调制器需要运算特别快的运算放大器，然而这样的运算放大器需要很高的馈电电流。
发明内容
本发明的目的是提供一种时间连续∑/Δ模数转换器，用来将模拟输入信号转换成数字输出信号，该数字输出信号在时钟信号CLK中对时钟抖动不敏感，同时只需要低的馈电电流。
本发明的目的是通过具有专利权利要求书中规定的特征的时间连续∑/Δ模数转换器实现。
本发明提供一种时间连续∑/Δ模数转换器，用于将模拟输入信号转换成数字输出信号。包括至少一个模拟滤波器，用于滤波存在于模拟滤波器输入信号中的模拟输入信号；被时钟信号定时的量化器，为了产生数字输出信号(D)，量化滤波器输出的滤波的模拟信号；至少一个基准电容器(CREF)，可以被电流源连续再充电到基准电压(VREF)，电流源用于移动恒量电荷(Q)到模拟滤波器的信号输入或从模拟滤波器的信号输入移出恒量电荷(Q)。这样在模拟滤波器的信号输入就不会发生电压突变了。
模拟滤波器的一个输入级优选地是一个积分器。
根据本发明的时间连续∑/Δ模数转换器优选实施例中，恒量电荷(Q)移动到模拟滤波器的信号输入或从模拟滤波器的信号输入移出是作为量化器的数字输出信号(D)的函数。
在这种情况下优选地，在数字输出信号的第一逻辑状态(D＝1)中，恒量电荷(Q)移动到模拟滤波器的信号输入，在数字输出信号的第二逻辑状态(D＝0)，从模拟滤波器的信号输入抽取恒量电荷(Q)。
在优选实施例中，本发明的时间连续∑/Δ模数转换器包括第二电流源，为了从模拟滤波器(3)的信号输入抽取恒量电荷(Q)，基准电容器(CREF)能够不断地充电到第二基准电压。
在根据本发明的时间连续∑/Δ模数转换器的特别地优选实施例中，量化器有多个量化级。
在该情况下，量化信号优选地通过多个并行连接的电容器支路反馈。
基准电容器(CREF)优选地通过第一可控开关切换到模拟滤波器的信号输入。
为了连续充电到基准电压，基准电容器(CREF)优选地通过第二可控开关切换到电流源。
在时间连续∑/Δ模数转换器的优选地实施例中，提供开关控制逻辑，用于驱动作为数字输出信号(D)的函数的可控开关。
电流源优选地是由晶体管形成的，在晶体管的控制电极上都存在偏置电流。
在根据本发明的时间连续∑/Δ模数转换器一个特别的优选实施例中，∑/Δ模数转换器具有完全不同的结构。
在一个优选地实施例中，可控开关优选地由晶体管组成。
为了解释本发明的必要特点，以下将参照附图描述根据本发明的∑/Δ模数转换器的优选地实施例。
图1示出了现有技术的第一个∑/Δ调制器；图2示出了现有技术的另一个∑/Δ调制器；图3示出了用于∑/Δ调制器反馈支路的NRZ近似信号；图4示出了用于∑/Δ调制器反馈支路的RZ近似信号；图5示出了现有技术在反馈支路具有可切换电容器的∑/Δ调制器；图6示出了现有技术的在反馈支路具有可切换电容器∑/Δ调制器；图7示出了本发明的∑/Δ调制器的第一实施例；图8示出了解释图7所示的本发明的∑/Δ调制器运算模式的信号图；图9示出了本发明的∑/Δ调制器的优选地实施例；图10示出了解释图9所示的本发明优选实施例的∑/Δ调制器运算模式的信号图。
具体实施例方式
图7示出了本发明的∑/Δ调制器1的第一实施例。∑/Δ调制器1具有一个使用模拟输入信号E的信号输入2。模拟信号E被馈送到模拟滤波器3。在图7所示出的实施例中，模拟滤波器3包括积分电路。积分器3包括电阻4，通过导线5连接到运算放大器7的反相信号输入6。运算放大器7的非反相信号输入8连接到地GND。运算放大器7具有信号输出9，通过导线10连接到量化器12的输入11。在节点13，运算放大器的输出信号通过电容器14反馈到节点15，节点15连接到运算放大器7的反相信号输入6。
量化器12具有使用时钟信号CLK的时钟信号输入16。为了生成数字输出信号(D)，该数字输出信号(D)是通过内部线路18从量化器12的数字输出17输出到∑/Δ调制器1的数字输出19，量化器12量化模拟滤波器3输出的滤波的模拟信号。数字输出信号(D)在节点20被分接出去，并通过反馈线21馈送到切换控制逻辑22。在一实施例中，量化器12是一个比较器，提供一位分辨率的数字输出信号(D)。在另一个实施例中，量化器12有多个量化级，并提供包括多个比特的数字输出信号(D)。数字输出信号的反馈通过并行连接的电容器支路实现。
切换控制逻辑22具有使用时钟信号CLK输入的信号输入23。切换控制逻辑22通过第一控制线路24控制第一可控开关25，通过第二控制线路26控制第二可控开关27。两个开关25、27连接到基准电容器28。通过第一可控开关25，基准电容器28通过线路29能够被切换到节点30。节点30连接到运算放大器7的反相信号输入6。
根据通过线路24接收到的控制信号(CRTL-S25)，第一可控开关25在第一切换位置(a1)切换基准电容器28到地，在第二切换位置(b1)切换到节点30。如果第一可控开关25在第一切换位置(a1)，基准电容器28在准备阶段VP预先充电。
根据通过线路26接收到的第二控制信号(CRTL-S27)，第二可控开关27在第一切换位置(a2)切换基准电容器28到第一实际电流源31，在第二切换位置(b2)切换到第二实际电流源(32)。
在另一个实施例中(未示出)，∑/Δ调制器仅仅包括第一电流源31，第二开关27，用于在第二切换位置(b2)切换基准电容器28到地(GND)。
在进一步的实施例中(未示出)，附加的可控开关与电流源31、32中的至少一个并联。在准备阶段VP，电流源31、32向基准电容器提供预充电。当关闭这个开关，可以在准备阶段VP，将电容器28瞬间预充电到连接对应电流源31、32的基准电压(+VREF，-VREF)。因此，准备阶段VP需要的预充电时间可以大大减少，积分阶段IP能够相应的延长。
通过第一电流源31，基准电容器28能够被连续充电到基准电压(+VREF)，用于移动恒量电荷(Q)到模拟滤波器3的节点30。在该过程中，恒量电荷(Q)由切换控制逻辑22控制移动到模拟滤波器3的节点30或从模拟滤波器3的节点30移出作为量化器12的数字输出信号(D)的函数。
在数字输出信号的第一逻辑状态(D＝1)，恒量电荷(Q)或电荷包被移动到模拟滤波器3的信号输入。在数字输出信号的第二逻辑状态(D＝0)，从模拟滤波器3的信号输入抽取恒量电荷(Q)。在图7所示的∑/Δ调制器的实施例中提供的是第二电流源32。为了从模拟滤波器3的信号输入抽取恒量电荷(Q)，依靠该电流源，基准电容器28能够被连续充电到第二基准电压(-VREF)。
相应于本发明输出比特序列D＝“0 1 1 0”，图8示出图7中示出的∑/Δ调制器1的操作模式。
图8a示出用于第一可控开关25的控制信号CTRL-S1，该控制信号通过切换控制逻辑22产生、由时钟信号CLK定时，并作为数字输出信号(D)的函数。
图8b示出了用于第二可控开关27的第二控制信号CTRL-S2，该控制信号同样由切换控制逻辑22产生并作为数字输出信号(D)的函数。最小时间偏移保证第二开关27不会在第一开关25之前进行切换。
如图7所示，本发明的∑/Δ模数转换器1在两种阶段操作。在准备阶段VP，基准电容器28被预充电。在积分阶段，基准电容器28随后被再充电。具有恒量电荷Q的电荷包作为数字输出信号D逻辑状态的函数被移动到求和节点30，或从求和节点30被抽取。
第一可控开关25可被反复切换到两个切换位置a1、b1作为时钟信号CLK的函数。在该过程中，第一可控开关25在切换位置a1处于准备阶段VP，在切换位置b1是处于积分阶段IP。在准备阶段VP，可控开关25连接基准电容器28的一端到基准电位GND。
第二可控开关27在切换位置a2、b2之间切换作为数字输出信号D的函数。
在该实施例中，在数字输出信号D的第一逻辑状态，开关27在准备阶段VP切换到切换位置a2。在积分阶段IP，从切换位置a2切换到切换位置b2。如果数字输出信号D有第二逻辑状态，在准备阶段VP，开关27反相切换到切换位置b2。在积分阶段，从切换位置b2切换到切换位置a2。在基准电容器28，输出比特的第一逻辑状态导致负信号边缘，第二逻辑状态导致正信号边缘。结果，在第一逻辑状态，通过关闭的开关25恒量电荷Q从求和节点30被抽取。在数字输出信号的第二逻辑状态，通过关闭的开关25恒量电荷被位移到求和节点30。
以下的表格示出了根据图7的∑/Δ模数转换器在准备阶段VP和积分阶段IP时，开关25、27的切换位置。
由于受实际电流源31、32的影响，在基准电容器28连续充电操作，在反相信号输入6就不会发生电压突变ΔU。如图8d所示，基准电容器的电压图表是连续的。结果，在运算放大器7的实际信号输入6没有电压突变发生。根据本发明的∑/Δ调制器1，利用相对缓慢操作有相对小电流或低功率消耗的运算放大器7是可能的。
由于在反馈支路上有可再充电的基准电容器28，根据本发明的∑/Δ调制器1对时钟信号的波动是不敏感的。因为即使当时钟信号波动或时钟信号抖动发生时，移动到求和节点30或者从求和节点抽取的电荷(Q)会根据指数下降放电曲线保持非常大的恒量，如图7所示，本发明的∑/Δ调制器1有低功率消耗，同时对时钟信号抖动也不敏感。
图8e示出了根据本发明的模数转换器，交替发生的积分阶段(IP)和准备阶段(VP)。
图9示出了根据本发明的时间连续∑/Δ模数转换器1优选实施例。如图9所示，∑/Δ调制器1具有完全不同的结构。
图10示出了用于解释如图9所示具有完全不同结构的∑/Δ调制器1的操作模式信号图，在量化器12输出示范性的数字输出比特序列(D＝“0 1 1 0”)。第一可控开关25a、25b各自包括开关S1A-1、S1A-2和S1B-1、S1B-2，这些开关作为控制信号的函数以补充的方式进行切换。如果S1A-1关闭，开关S1A-2打开，反之亦然。如果开关S1B-1打开，开关S1B-2就是关闭的，反之亦然。
如从图10e、10f所看到的，基准电容器28A、28B在运算放大器7的输入总是以相反的方向传送电荷包。基准电容器28A、28B通过关联的开关27A、27B，从各自电流源31A、31B交替移动包含恒量电荷的电荷包到求和节点30A、30B。
在图9所示的优选实施例中，开关位置有两种组合。
在开关位置的第一种组合，当开关S1A-2和S1B-1打开时，开关S1A-1和开关S1B-2是关闭的。
在开关位置的第二种组合，当开关S1B-2和S1A-1打开时，开关S1B-1和开关S1A-2是关闭的。
因为基准电容器28A，28B在运算放大器7的方向上交替移动电荷Q，当在量化器12输出的输出数据位序列有逻辑状态的改变，S＝“0 1”或D＝“1 0”，先前的开关位置组合仍被保留。如图10所示，在数据转变期间D＝“0 1”和D＝“1 0”，开关位置保持不变。
如果在量化器12的数据输出是没有状态变化，存在的开关组合发生变化。也就是说开关S1A-1、S1A-2、S1B-1、S1B-2从它们先前的开关状态切换到各自的互补开关状态。如图10所示，例如，当数字输出信号D有两个逻辑相等值1的连续输出比特的序列(D＝“...11...”)时，这些会发生。
与图7所示的∑/Δ调制器1的单端实施例相反的，根据本发明和图9示出的实施例具有完全不同的结构的∑/Δ调制器1的优点在于，根据图9的具有完全不同结构的∑/Δ调制器1不需要准备阶段，但是能在时钟信号的每个时钟阶段实现积分。因此，在如图7所示的实施例中，准备阶段没有电荷移动到求和节点30，因此，在此期间没有积分发生。在根据本发明的∑/Δ调制器1的完全不同的实施例的情况下，在求和节点30A、30B每个时刻都有电荷移动发生。也就是说，时钟信号CLK的每个时钟相位都会跟随一个积分。在图9所示的具有完全不同结构的∑/Δ调制器1的实施例的情况下，操作一个均匀低速的具有完全不同结构的运算放大器7，并因此而降低电流或者功率损耗是可以实现的。
根据图9的具有完全不同结构的∑/Δ调制器1，左侧电路部分和右侧电路部分在不同的方向操作。在每个时钟周期开始时，基准电容器28A、28B以不同的方向充电。
根据本发明，如图7、9所示的时间连续∑/Δ模数转换器1的两个实施例，电流源31、32与基准电容器28串行连接。电流源31、32优选地由晶体管形成。晶体管可以是二极管或者场效应晶体管。晶体管的控制电极在该情况下保持一偏置电流IBIAS。当基准电容器28是完全充电到提供的基准电压VREF，由晶体管形成的电流源31、32自动限制电流。根据本发明的∑调制器生成一电流脉冲，它的集中转移电荷Q与时钟信号抖动无关。每时钟周期T全部已位移或移动的电荷Q从基准电容器28 CREF的电容量和电压ΔU的乘积得到。
权利要求
1.一种用于将模拟输入信号转换成数字输出信号(D)的时间连续Σ/Δ模数转换器，包括(a)至少一个模拟滤波器(3)，用于滤波出现在模拟滤波器(3)信号输入(2)的模拟输入信号；(b)被时钟信号(CLK)定时的量化器(12)，量化模拟滤波器(3)输出的滤波的模拟信号，用于产生数字输出信号(D)；以及(c)至少一个基准电容器(28)，通过电流源(31)连续充电到基准电压值(VREF)，用于位移恒量电荷(Q)到模拟滤波器(3)或从模拟滤波器(3)位移出恒量电荷(Q)，这样在模拟滤波器(3)不会发生电压突变。
2.根据权利要求1所述的时间连续Σ/Δ模数转换器，其特征在于模拟滤波器(3)的一个输入级是积分器。
3.根据权利要求1所述的时间连续Σ/Δ模拟转换器，其特征在于恒量电荷(Q)位移到模拟滤波器(3)或从模拟滤波器(3)位移出是作为量化器(12)的数字输出信号(D)的函数。
4.根据权利要求1所述的时间连续Σ/Δ模拟转换器，其特征在于在数字输出信号第一逻辑状态(D＝1)，恒量电荷(Q)位移到模拟滤波器(3)；在数字输出信号的第二逻辑状态(D＝0)，从模拟滤波器(3)抽取恒定电荷(Q)。
5.根据权利要求1所述的时间连续Σ/Δ模拟转换器，其特征在于提供第二电流源(32)，为了从模拟滤波器(3)抽取一恒定电荷(Q)，通过该电流源，基准电容器(28)能够连续的充电到第二基准电压。
6.根据权利要求1所述的时间连续Σ/Δ模拟转换器，其特征在于量化器(12)具有多个量化级。
7.根据权利要求1所述的时间连续Σ/Δ模拟转换器，其特征在于基准电容器(28)通过第一可控开关(25)切换到模拟滤波器(3)。
8.根据权利要求1所述的时间连续Σ/Δ模拟转换器，其特征在于为了连续充电到基准电压，基准电容器(28)通过第二可控开关(27)切换到电流源(31)。
9.根据权利要求1所述的时间连续Σ/Δ模拟转换器，其特征在于提供切换控制逻辑(22)，用于驱动可控开关(25、27)而作为数字输出信号(D)的函数。
10.根据权利要求5所述的时间连续Σ/Δ模拟转换器，其特征在于电流源(31、32)由晶体管形成，在每个晶体管控制电极存在偏置电流。
11.根据权利要求1所述的时间连续Σ/Δ模拟转换器，其特征在于Σ/Δ模拟转换器(1)具有完全不同的结构。
12.根据权利要求7或8所述的时间连续Σ/Δ模拟转换器，其特征在于可控开关(25、27)是晶体管。
13.根据权利要求5所述的时间连续Σ/Δ模拟转换器，其特征在于在所有情况下，并联的电流源(31、32)是开关，在准备阶段(VP)，该开关将基准电容器(28)能够切换到基准电压。
全文摘要
用于将模拟输入信号转换成数字输出信号(D)的时间连续∑/Δ模数转换器，包括至少一个模拟滤波器，用于滤波出现在模拟滤波器(3)信号输入(2)的模拟信号，被时钟信号(CLK)定时的量化器(12)，为了生成数字信号(D)，量化模拟滤波器(3)输出滤波的模拟信号，以及至少一个基准电容器(28)，能够被电流源(31)连续充电到基准电压(V
文档编号H03M1/34GK1661923SQ20051006562
公开日2005年8月31日 申请日期2005年2月25日 优先权日2004年2月27日
发明者迪特尔·德拉克塞尔迈尔 申请人:印芬龙科技股份有限公司