技术总结
本发明公开了一种基于重定时的固定系数有限冲击响应滤波器结构，包括乘积累加单元，乘积累加单元完成乘积的延时与累加；所述乘积累加单元由一个加法器分割为两个子加法器，且分割后的两个子加法器进行寄存器重定时。本发明的FIR滤波器结构通过对多常系数乘法单元加法器与累加单元加法器的合理分割与重定时，大大减少了整个FIR滤波器电路的关键路径延时，从而提高了整个FIR滤波器电路的性能。同时，由于在进行加法器分割与重定时时最大限度的降低了所引入的额外寄存器的数目，所以本发明在提高滤波器电路性能的同时保证了整个电路的低硬件复杂度，进而可保证较低的静态功耗，尤其是在纳米级的集成电路制造工艺下，十分有益于电路总功耗的降低。
技术研发人员：叶文彬;娄鑫
受保护的技术使用者：深圳大学
文档号码：201610628391
技术研发日：2016.08.03
技术公布日：2017.01.04