技术总结
本发明公开了一种四输入端组合逻辑电路的晶体管级实现机构，其包括第一三极管等，第一三极管的漏极和第二三极管的漏极均与正极电源相连，第一三极管的栅极与第五三极管的栅极相连，第一三极管的源极与第三三极管的漏极相连，第二三极管的栅极与第七三极管的栅极相连，第二三极管的源极与第四三极管的漏极相连，第三三极管的栅极与第六三极管的栅极相连，第三三极管的源极与第五三极管的漏极相连，第四三极管的栅极与第八三极管的栅极相连。本发明保证逻辑电路内逻辑功能的同时削减电路中所使用的晶体管数目，取得了降低电路中的信号延迟及降低电路成本的效果。
技术研发人员：唐立伟;任军
受保护的技术使用者：合肥恒烁半导体有限公司
文档号码：201611265124
技术研发日：2016.12.30
技术公布日：2017.05.24