一种具有超宽带与超高延时的相控阵时延线电路的制作方法

本实用新型涉及一种具有超宽带与超高延时的相控阵时延线电路，属于通信电子技术领域。

背景技术：

目前公知的相控阵天线系统中，其核心部件相位延时线大多采用微带线或者传统低通LC网络来实现时延单元，并配合增益补偿放大器来形成完整时延线，存在平坦时延带宽与时延的乘积小的问题。

技术实现要素：

本实用新型所要解决的技术问题是提供一种提高相控阵系统中时延线的带宽，并且增加通带内相位时延的平坦性的具有超宽带与超高延时的相控阵时延线电路。

本实用新型解决上述技术问题所采用的技术方案是：一种具有超宽带与超高延时的相控阵时延线电路，包包括多个输入线时延单元T_n1、多个增益开关放大器G_n、多个输出线时延单元T_n2；

所述多个输入线时延单元T_n1之间串联连接，多个输出线时延单元T_n2之间串联连接，所述输入线时延单元T_n1、输出线时延单元T_n2之间通过增益开关放大器G_n连接；

所述输入线时延单元T_n1包括一对相互耦合的电感L、串联电容C_S和并联电容C_P，所述一对相互耦合的电感L中间具有连接点T_P，所述串联电容C_S两端分别连接在一对相互耦合的电感L的输入端、输出端，所述并联电容C_P一端连接在连接点T_P上，另一端接地；

所述输出线时延单元T_n2与输入线时延单元T_n1的电路结构相同，所述增益开关放大器G_n两端分别连接在输入线时延单元T_n1、输出线时延单元T_n2的连接点T_P上。

进一步的是，所述增益开关放大器G_n包括第一N型MOS晶体管M₁、第二N型MOS晶体管M₂、第一电容C₁、第二电容C₂、第三电容C₃、第一电感L₁、第一电阻R₁，所述第一电容C₁与第一电阻R₁并联连接，第一电容C₁、第一电阻R₁与第一N型MOS晶体管M₁的源极连接，第一电容C₁、第一电阻R₁与第三电容C₃连接，所述第二电容C₂、第一电感L₁与第一N型MOS晶体管M₁的漏极连接，所述第三电容C₃、第一电感L₁与第二N型MOS晶体管M₂的源极连接，所述第一电容C₁、第二电容C₂、第一电阻R₁均接地。

本实用新型的有益效果：本实用新型通过采用新型时延单元结构，提出了一种新型增益开关放大器，并创新性的分配增益开关放大器与时延单元的连接位置，有效的增加了时延电路系统的带宽与时延值乘积；同时，对增益开关放大器的改进，也进一步提高了系统的增益带宽积。

附图说明

图1为本实用新型的结构示意图；

图2为实施例中时延单元的电路结构图；

图3为实施例中增益开关放大器电路结构图。

具体实施方式

下面结合实施例对本实用新型的具体实施方式做进一步的描述，并不因此将本实用新型限制在所述的实施例范围之中。

如图1和2所示，本实用新型的一种具有超宽带与超高延时的相控阵时延线电路，包括多个输入线时延单元T_n1、多个增益开关放大器G_n、多个输出线时延单元T_n2；其中n为时延线的级数，如图1所述，该电路结构为喇叭结构，具有输入线和输出线，输入线由各级输入线时延单元T_n1串联而成，输出线由各级输出线时延单元T_n2串联而成，每一级输入线时延单元T_n1和输出线时延单元T_n2之间均通过增益开关放大器G_n连接，该放大器同时也作为各级时延状态的开关；

上述中输入线时延单元T_n1和输出线时延单元T_n2的电路结构如图2所示，所述输入线时延单元T_n1包括一对相互耦合的电感L、串联电容C_S和并联电容C_P，所述一对相互耦合的电感L中间具有连接点T_P，所述串联电容C_S两端分别连接在一对相互耦合的电感L的输入端、输出端，所述并联电容C_P一端连接在

连接点T_P上，另一端接地；电感之间的耦合电感值为M。其中，各个元件的值由下式确定：

该单元在DC附近的时延值为：

所述输出线时延单元T_n2与输入线时延单元T_n1的电路结构相同，所述增益开关放大器G_n两端分别连接在输入线时延单元T_n1、输出线时延单元T_n2的连接点T_P上。

本实用新型新性的使用T_P点为输入线时延单元T_n1、输出线时延单元T_n2与增益开关放大器G_n的连接点。其好处是时延单元本身的并联电容C_P可以有效的吸收所连接的增益开关放大器G_n自身的寄生电容，达到增大带宽的效果。例如，当使用传统传输线作为时延单元时，增益开关放大器G_n所带来的的寄生电容将导致其最大匹配频率下降，带内时延平坦度恶化等问题，极大的降低了传输线时延单元的性能。而普通LC时延单元中并联的电容，其容值极大的受限于LC时延单元的截止频率，故而对增益开关放大器G_n的寄生吸收效能也大打折扣。

本实用新型中使用的时延单元的时延值为：

其中τ₀为该时延单元在极低频(DC附近)的时延值，Q为时延单元中串联电容与并联电容的比值(C_S/C_P)，Ω为归一化频率，其计算公式为ωτ₀。可以看到，相对于传统时延单元，该时延单元产生了一个高阶低通响应，可以增加通带内时延响应的平坦性，从而增大了时延系统的最大可用带宽。理论上，时延变化在±5％内的可用频率可以达到例如在时延单元在DC附近的时延值为16ps时，其±5％时延变化的最大可用频率达到25GHz。而普通LC时延单元的截止频率最高为其最大平坦时延频率更是远远低于其截止频率。

为了提高增益开关放大器G_n的平坦增益带宽，优选的实施方式是，所述增益开关放大器G_n包括第一N型MOS晶体管M₁、第二N型MOS晶体管M₂、第一电容C₁、第二电容C₂、第三电容C₃、第一电感L₁、第一电阻R₁，所述第一电容C₁与第一电阻R₁并联连接，第一电容C₁、第一电阻R₁与第一N型MOS晶体管M₁的源极连接，第一电容C₁、第一电阻R₁与第三电容C₃连接，所述第二电容C₂、第一电感L₁与第一N型MOS晶体管M₁的漏极连接，所述第三电容C₃、第一电感L₁与第二N型MOS晶体管M₂的源极连接，所述第一电容C₁、第二电容C₂、第一电阻R₁均接地。其中的第二电容C₂、第三电容C₃表征了晶体管自身的寄生电容。区别于传统放大器结构，本实用新型创新性地使用了由第一电容C₁、第一电阻R₁组成的源极反馈电路来提高放大器的频率补偿带宽。该放大器的增益可以表示为：

其中，G_m1为第一N型MOS晶体管M₁的等效小型号跨导，Z_L为放大器的负载，s为复频率，g_m2为第二N型MOS晶体管M₂的小型号自跨导。C_Σ为第一电容C₁、第二电容C₂的和,C_Π为第一电容C₁、第二电容C₂的积。

其中增益开关放大器G_n的第一级等效跨导值G_m1可以由下式计算:

其中g_m1为第一N型MOS晶体管M₁的自跨导。可以看到，采用了源极反馈结构后，增益开关放大器G_n第一级的等效跨导随频率增加而缓慢增大：DC处的，G_m1的值为当频率足够高时，该值增大到g_m1。这种特性能够极大的补偿普通增益开关放大器G_n的增益总是随着频率的增大而降低的趋势，从而提高了增益开关放大器的平坦增益带宽。

综上所述，本实用新型通过采用新型时延单元结构，提出了一种新型增益开关放大器，并创新性的分配增益开关放大器与时延单元的连接位置，有效的增加了时延电路系统的带宽与时延值乘积；同时，对增益开关放大器的改进，也进一步提高了系统的增益带宽积。