电平移位器、数模转换器、缓冲放大器、源极驱动器和电子装置的制作方法

文档序号：11205422阅读：558来源：国知局

本发明涉及电平移位器、数模转换器和缓冲放大器以及包括其的源极驱动器和电子装置。

背景技术：

如今，诸如移动电话、计算机和显示装置的大多数电子装置利用基于硅的互补金属氧化物半导体(cmos)电路来实现。cmos电路包括当阈值电压或更小的电压被施加到其栅电极时导通的p型mos(pmos)器件以及当阈值电压或更大的电压被施加到其时导通的n型mos(nmos)器件，并且配置pmos器件和nmos器件彼此互补地工作的电路。

技术实现要素：

在互补金属氧化物半导体(cmos)电路中，n型mos(nmos)器件和p型mos(pmos)器件接收电源电压和地电压并且输出在所述电压之间摆动的信号，并且cmos电路的pmos器件和nmos器件即使在施加电源电压与地电压的电压差时也不应被破坏，以便执行期望的功能。作为示例，与以1.2v的电压差工作的nmos器件和pmos器件相比，没有被破坏并且以10v的电压差工作的nmos器件和pmos器件具有更大的沟道长度和沟道宽度。即，随着施加至器件的电源电压与地电压之差增加，被提供有电压的器件的尺寸增加。

然而，存在输出信号无需从电源电压至地电压摆动的情况。作为示例，可能需要在电源电压与非0v的下限电压之间摆动的信号。即使在这种情况下，在根据传统技术的cmos电路中，为了方便电路设计，通过将电源电压和地电压提供给电路来形成在期望的电压范围内摆动的信号。因此，由于提供给配置电路的各个器件的电压差增大，形成电路所需的晶片尺寸增加，因此形成电路的成本增加，使得不经济。

在源极驱动器中，用于将在低电压下工作的数字信号转换为模拟信号的电平移位器、数模转换器和缓冲器在比数字信号更高的电压区域中工作。源极驱动器被形成为具有大尺寸的器件以不被高电压破坏并且可靠地工作，并且由于源极驱动器中包括数以千计的通道，所以源极驱动器需要大晶片面积。

为了解决传统技术的问题，本发明涉及一种能够减小形成cmos电路所需的晶片尺寸的电路，该电路形成在上限电压和非0v的下限电压之间摆动的信号。

根据本发明的一个方面，提供了一种转换输入电平的电平移位器，该电平移位器包括：第一电平移位器模块，其被配置为接收输入信号并且输出在中等电压和基准电压之间摆动的信号；以及第二电平移位器模块，其被配置为响应于输入信号输出在上限电压和下限电压之间摆动的信号，其中，所述第二电平移位器模块包括nmos晶体管，并且所述下限电压被提供给所述nmos晶体管的体电极。

根据本发明的另一方面，提供了一种数模转换器(dac)，该数模转换器包括：电阻器串，其中多个电阻器连接；以及多个nmos晶体管，其中通过经由所述电阻器串的一端和另一端接收的上限电压和下限电压形成的多个灰度(gradation)电压分别被提供给漏电极，控制信号被提供给栅电极，并且通过源电极输出灰度电压，其中，所述多个nmos晶体管被布置在p阱中，所述p阱和所述多个nmos晶体管的体电极电连接并且接收阱偏置电压。

根据本发明的另一方面，提供了一种缓冲放大器，该缓冲放大器在上限电压与大于0v的下限电压之间工作并且包括输出被负反馈至输入的运算放大器，该运算放大器包括：第一级，其包括折叠式级联对以及转换所述折叠式级联对的输出信号的电平的电平转换器；以及第二级，其包括放大所述第一级的输出信号的ab类放大器，其中，所述第一级和所述第二级级联并连接，所述运算放大器包括多个nmos晶体管，并且所述下限电压被提供给所述多个nmos晶体管的体电极。

根据本发明的另一方面，提供了一种驱动显示面板的源极驱动器，该源极驱动器包括：电平移位器，其被配置为接收数字位并且提供电平移位的输出信号；dac，其包括电阻器串以及nmos开关和pmos开关，所述电阻器串被配置为提供通过经由一端和另一端接收的上限电压和下限电压形成的多个灰度电压，所述nmos开关和pmos开关被配置为由所述电平移位的输出信号控制并且输出与所述电平移位的输出信号对应的灰度电压；以及放大器，其被配置为放大由所述数模转换器提供的信号，其中，所述下限电压被提供给所述nmos开关的体电极。

根据本发明的另一方面，提供了一种电子装置，该电子装置包括：源极驱动器，其包括被配置为接收数字位并且提供电平移位的输出信号的电平移位器、dac以及被配置为放大从所述数模转换器提供的信号的放大器，所述dac包括电阻器串以及多个开关，所述电阻器串被配置为提供通过经由一端和另一端接收的上限电压和下限电压形成的多个灰度电压，所述多个开关被配置为由所述电平移位的输出信号控制并且输出与所述电平移位的输出信号对应的灰度电压，其中，所述开关包括所述下限电压被提供给体电极的nmos开关；以及显示面板，其由所述源极驱动器驱动。

附图说明

通过参照附图详细描述其示例性实施方式，对于本领域普通技术人员而言，本发明的以上和其它目的、特征和优点将变得更显而易见，附图中：

图1是示出显示系统的配置的示意图；

图2是示出根据本发明的实施方式的源极驱动器的示意性框图；

图3是示出形成有根据本发明的实施方式的源极驱动器的硅基板的横截面图的示意图；

图4是示出根据本发明的实施方式的源极驱动器通道的一部分的示意图；

图5是用于描述根据本发明的实施方式的数模转换器的示意图；

图6是示出根据本发明的实施方式的提供解码器的栅极驱动信号的电平移位器的示意性框图；

图7是示出利用交叉耦合反相器实现的第一电平移位器模块和第二电平移位器模块的示例的示意性电路图；

图8是示出一个或更多个电平移位器模块级进一步连接在第一电平移位器模块级和第二电平移位器模块级之间的示例的示意性电路图；

图9是示出根据本发明的实施方式的缓冲放大器的一个实现示例的示意性电路图；以及

图10是示出包括根据本发明的实施方式的源极驱动器10的电子装置1的示意图。

具体实施方式

由于与本发明有关的描述仅是为了在结构上或功能上说明实施方式，应该理解，本发明的范围不由说明书中所描述的实施方式限制。即，由于本发明的实施方式能够不同地改变并且可具有各种形式，所以应该理解，本发明的范围包括能够实现本发明的技术精神的等同物。

此外，说明书中描述的术语的含义应该如下理解。

尽管本文中可使用术语第一、第二等以便将一个元件与另一元件相区分，本发明的范围不应被解释为由这些术语限制。例如，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。

冠词“一个”、“一种”和“该”是单数的，因为它们具有单个指示物，然而在本文献中使用单数形式不排除超过一个指示物的存在。还应该理解，术语“包括”和/或“包含”当用在本文中时指明所述的特征、项、步骤、操作、元件、组件和/或其组的存在，但是不排除一个或更多个其它特征、项、步骤、操作、元件、组件和/或其组的存在或添加。

除非清楚地另外描述步骤，否则各个步骤可不同于说明书中所描述的操作流程来执行。即，各个步骤可同时执行，基本上同时执行，或者按照相反的顺序执行。

本文中用于描述本发明的实施方式的术语“和/或”可用于表示对应列表中的每一个元件和所有元件。作为示例，应该理解，术语“a和/或b”表示a和b中的每一个以及a和b全部。

为了描述本发明的实施方式，在附图中可能为了说明方便而故意夸大其尺寸、高度、厚度等，这些更改可不根据比例进行。另外，附图中所示的一个元件可通过被故意缩小来表示，另一元件可通过被故意放大来表示。

除非另外限定，否则本文中所使用的所有术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还应该理解，诸如常用字典中所定义的那些术语应该被解释为具有与其在相关技术的上下文以及本说明书中的含义一致的含义，而不应从理想化或过于形式的意义上解释，除非本文中明确地如此定义。

以下将描述的实施方式可被应用于使用金属氧化物半导体场效应晶体管(mosfet)的电子电路，将描述包括在源极驱动器中的数模转换器(dac)和电平移位器的示例，但是这是为了说明方便，并非旨在限制本发明的技术范围。

以下，将参照附图描述本发明的实施方式。图1是示出显示系统的配置的示意图。参照图1，根据本发明的实施方式的显示系统可包括显示面板、栅极驱动器以及源极驱动器10a、10b、…和10n，并且还可包括定时控制器，其改变从外部施加的画面源的特性或者根据显示系统的分辨率和特性来控制驱动时间。定时控制器和源极驱动器10a、10b、…和10n可根据显示面板的特性被实现为单独的芯片，或者被实现为一个芯片(如图中所示)。

图2是示出根据本发明的实施方式的源极驱动器10的示意性框图。参照图2，源极驱动器10可包括移位寄存器、数据锁存器、采样/保持(s/h)寄存器、电平移位器100、dac200和放大器300。

移位寄存器可将输入起始脉冲sp依次移位并输出。数据锁存器可锁存并提供图像数据，s/h寄存器可根据起始脉冲sp对所锁存的图像数据进行采样并且保持所采样的数据以将所采样的数据提供给电平移位器100。在实施方式中，移位寄存器、数据锁存器和s/h寄存器全部可接收数字信号作为输入并且提供数字信号作为输出。电平移位器100可接收数字位并且提供电平被移位以在期望的电压电平之间摆动的控制信号。dac200可接收伽马电压并且提供与从电平移位器100提供的控制信号对应的信号，放大器300可放大模拟信号并且将所放大的模拟信号提供给显示面板，从而显示与输入数据对应的图像。

图3是示出形成有根据本发明的实施方式的源极驱动器的硅基板的横截面图的示意图。源极驱动器10可形成在半导体基板sub中。根据图3所示的示例，半导体基板sub可由p型掺杂剂掺杂。半导体基板可被分成多个区域。作为示例，以相对低的电压工作的电路(例如，数字电路等)可形成在低电压区域中。向电路供电的电源单元(参照图1中的电源)可形成在高电压区域中，在介于低电压区域和高电压区域之间的中等电压区域工作的电路可被布置在中等电压区域中。

在本说明书中，可基于提供给各个区域以及从各个区域提供的输入电压和输出电压的相对幅度来划分低电压、高电压和中等电压。因此，本发明的内容不会被术语高电压、中等电压和低电压冲淡。

低电压区域和中等电压区域可被形成为具有三阱结构。三阱结构可包括形成在p型基板中的深n阱(dnw)、dnw中布置p型金属氧化物半导体(pmos)晶体管的n阱(nw)以及dnw中布置n型mos(nmos)晶体管的p阱(pw)。根据三阱的实施方式(未示出)，三阱结构可具有pw形成在dnw中并且布置有pmos晶体管的nw形成在pw中的结构。

比提供给高电压区域和中等电压区域的电压小的驱动电压可被供应给布置在低电压区域中的电路。根据图3所示的实施方式，低电压区域可被分成布置有由一对第一驱动电压vlva,h和vlva,l驱动的电路的区域以及布置有由一对第二驱动电压vlvb,h和vlvb,l驱动的电路的区域。布置有由一对第一驱动电压vlva,h和vlva,l驱动的电路的区域中的nw和pw可分别通过一对第一驱动电压vlva,h和vlva,l来偏置，布置有由一对第二驱动电压vlvb,h和vlvb,l驱动的电路的区域可分别通过一对第二驱动电压vlvb,h和vlvb,l来偏置。作为示例，一对第一驱动电压vlva,h和vlva,l可分别为1.2v和0v，第二驱动电压对vlvb,h、vlvb,l可分别为1.8v和0v。根据另一实施方式(未示出)，可在低电压区域中布置由单个电压驱动的电路。

高电压n阱(hnw)和高电压p阱(hpw)可被布置在高电压区域中。与布置在低电压区域中的器件相比具有较大沟道长度和沟道宽度而被形成为具有大面积的pmos器件和nmos器件可被布置在hnw和hpw中，以免在高电压下被破坏。可将高驱动电压vhv,h和vhv,l分别提供给包括在高电压区域中的hnw和hpw。作为示例，高驱动电压vhv,h和vhv,l可分别为10v和-10v。

中等电压区域可具有三阱结构，pmos器件和nmos器件可分别被布置在包括在三阱结构中的nw和pw中。可提供中等驱动电压vmv,h和vmv,l以驱动布置在中等电压区域中的电路。另外，可分别提供中等驱动电压vmv,h和vmv,l以使nw和pw偏置。根据本发明的实施方式，中等驱动电压vmv,h可以是大于低电压驱动电压vlva,h和vlvb,h并且小于或等于高驱动电压vhv,h的电压，中等驱动电压vmv,l可以是非0v的电压。

作为示例，当伽马电压为8v至2v时，中等驱动电压vmv,h可为8v(伽马电压的上限电压)，中等驱动电压vmv,l可为2v(伽马电压的下限电压)。作为另一示例，当伽马电压为8v至2v时，中等驱动电压vmv,h可为8.5v(上裕度电压与伽马电压的上限电压相加的电压)，中等驱动电压vmv,l可为1.5v(从伽马电压的下限电压减去下裕度电压的电压)。

图4是示出根据本发明的实施方式的源极驱动器通道中的一部分通道的示意图，其接收数字信号d[n]并且形成与数字信号对应的灰度电压vout以将该灰度电压提供给像素。参照图4，根据本发明的实施方式的源极驱动器可包括电平移位器100、dac200和缓冲放大器300。电平移位器100可接收从s/h寄存器提供的数字信号d[n]，将数字信号d[n]转换为具有能够驱动dac200的足够摆动的信号，并且将所转换的信号提供给dac200。

dac200可接收从电平移位器100提供的数字信号，形成与数字信号对应的灰度电压，并且将所形成的灰度电压提供给缓冲放大器300。缓冲放大器300可接收从dac200提供的灰度电压vout，并且将灰度电压vout提供给包括在显示面板中的像素以驱动像素。作为示例，放大器可以是具有单位增益的缓冲器300。

在图4所示的实施方式中，电平移位器100、dac200和缓冲放大器300可通过相同的上限电压vh和相同的下限电压vl来工作，作为示例，上限电压vh和下限电压vl可分别是伽马电压的最大电压和最小电压。作为另一示例，上限电压vh和下限电压vl可分别是上裕度电压与伽马电压的最大电压相加的电压以及从伽马电压的下限电压减去下裕度电压的电压。

根据本发明的实施方式的源极驱动器可输出在上限电压vh与大于0v的下限电压vl之间摆动的信号。在根据传统技术的源极驱动器中，作为示例，即使当用于驱动源极驱动器的上限电压vh和下限电压vl分别为8v和2v，因此包括在源极驱动器中的器件的电极之间的最大电压差为6v时，源极驱动器也可通过基于地电压计算耐受电压利用具有8v耐受电压的器件来形成，以便根据耐受电压确保可靠性并且容易地设计电路。

然而，在根据本发明的实施方的源极驱动器式中，电平移位器100、dac200和缓冲放大器300可利用具有与上限电压vh和下限电压vl的电压差对应的耐受电压的器件来形成。如上所述，当源极驱动器在8v的上限电压vh与2v的下限电压vl之间工作时，电平移位器100、dac200和缓冲放大器300可利用具有6v耐受电压的器件来形成。由于使用具有低耐受电压的器件，所以形成源极驱动器所需的晶片尺寸可减小，因此可更经济地形成源极驱动器。

以下，将描述根据本发明的实施方式的源极驱动器中所包括的电平移位器100、dac200和缓冲放大器300的实施方式。

图5是用于描述根据本发明的实施方式的dac200的示意图。尽管示出了通过预解码器接收4位数字输入d[0:3]并且输出与4位数字输入d[0:3]对应的灰度信号vout的配置，该配置仅是用于清楚地描述本发明的示例，并非限制本发明的技术范围，本领域普通技术人员应该理解，可使用没有预解码器的具有树形式的dac以满足本发明的技术范围。

参照图5，根据本发明的实施方式的dac200可包括多个电阻器r0、r1、…和r14连接的电阻器串210以及nmos通道晶体管n0、n1、n2、…和n7，其中通过经由电阻器串210的一端和另一端接收的上限电压vh和下限电压vl形成的灰度电压v0、v1、…和v7被提供给由被提供以控制栅电极的控制信号控制的漏电极，并且其中灰度电压被输出至源电极，所述多个nmos晶体管可被布置在pw中，nmos晶体管的体电极和pw可电连接，并且nmos晶体管可通过p阱偏置电压vpw来偏置。

作为实施方式，上限电压vh和下限电压vl可分别是伽马电压的最大电压和最小电压。作为另一实施方式，上限电压vh和下限电压vl可分别是上裕度电压与伽马电压的最大电压相加的电压以及从伽马电压的下限电压减去下裕度电压的电压。

dac200可包括多个pmos晶体管p8、…、p14和p15，其中灰度电压v8、v9、…和v15被提供给源电极，从预解码器提供的控制信号被提供给栅电极，并且与控制信号对应的灰度电压被输出至漏电极。所述多个pmos晶体管可被布置在nw中，pmos晶体管的体电极和nw可电连接，并且所述多个pmos晶体管可通过n阱偏置电压vnw来偏置。

nw和pw可形成在具有单一形式或者分割形式的dnw中。作为实施方式，当不需要接收高电压或提供高电压的电路时，nw可形成为dnw。

作为实施方式，灰度电压可通过被分成高灰度电压组和低灰度电压组来形成，提供高灰度电压组的通道晶体管可利用pmos通道晶体管来实现，提供低灰度电压组的通道晶体管可利用nmos通道晶体管来实现。作为示例，输出灰度电压v8至v15的通道晶体管可利用pmos晶体管来实现，输出灰度电压v0至v7的通道晶体管可利用nmos晶体管来实现。nmos通道晶体管可被布置在三阱结构中的pw中，nmos晶体管的体电极可通过p阱偏置电压vpw来偏置，pmos晶体管可被布置在三阱结构中的nw中，并且pmos晶体管的体电极可通过n阱偏置电压vnw来偏置。类似于图5所示的实施方式，包括在高灰度电压组中的灰度电压的数量可等于包括在低灰度电压组中的灰度电压的数量。作为另一实施方式(未示出)，包括在高灰度电压组中的灰度电压的数量可不同于包括在低灰度电压组中的灰度电压的数量。

电阻器串210可包括多个电阻器r0、r1、…、r14，并且上限电压vh可被提供给其一端，下限电压vl可被供应给其另一端。作为示例，上限电压和下限电压可以是值根据显示面板(参照图1中的显示面板)改变的伽马电压。作为另一示例，上限值可以是正裕度电压与伽马电压的上限值相加的电压值，下限值可以是负裕度电压与伽马电压的下限值相加的电压值。当上限电压vh和下限电压vl被提供给电阻器串210时可生成多个灰度电压v0、v1、…、v15。所生成的灰度电压可被提供给显示面板的像素。

在图5所示的实施方式中，示出了下限电压vl为v0(最小灰度电压)的示例，但是一个或更多个电阻器可存在于被提供有下限电压vl的节点与被提供有最小灰度电压v0的节点之间，并且下限电压vl和最小灰度电压v0的电压值可不同。另外，示出了上限电压vh为v15(最大灰度电压)的示例，但是上限电压vh和最大灰度电压v15可不同。

作为实施方式，可通过被形成为具有相同值的多个电阻器来使相邻灰度电压之差均匀化。作为另一实施方式，由于显示在显示器上的图像的亮度和灰度电压为非线性关系，所以多个电阻器可被形成为具有不同值，并且相邻灰度电压之差可不同。

dac200可包括接收并解码电平移位的输入位d[0:3]的预解码器202。预解码器202可控制pmos通道晶体管p8、p9、…、p15、nmos通道晶体管n0、n1、…、n7以便接收输入位d[0:3]并且输出与输入位d[0:3]对应的灰度电压v0至v15当中的任一个。作为实施方式，p阱偏置电压vpw可以是包括在pw中的通道晶体管所提供的灰度电压当中的最小电压。作为另一实施方式，下限电压vl可作为p阱偏置电压vpw被提供。

布置有pmos通道晶体管的nw可通过n阱偏置电压vnw来偏置，并且pmos通道晶体管的体电极可电连接至nw。作为实施方式，提供给nw的n阱偏置电压vnw可以是布置在nw中的pmos晶体管所提供的灰度电压当中的最大电压。作为另一实施方式，上限电压vh可作为提供给nw的n阱偏置电压vnw被提供。

预解码器202可生成在上限电压vh和下限电压vl之间摆动的控制信号以控制pmos通道晶体管和nmos通道晶体管。作为示例，假设上限电压vh为8v，下限电压vl为2v，pmos通道晶体管的阈值电压为-0.3v，并且nmos晶体管的阈值电压为0.3v。预解码器202可生成在2v和8v之间摆动的控制信号并且控制通道晶体管。

作为示例，当8v的控制信号被提供给pmos晶体管p15的栅电极时，由于栅源电压为0v并且大于-0.3v(其阈值电压)，所以pmos晶体管p15可截止。然而，当提供2v电压作为控制信号时，由于栅源电压为-6v并且小于-0.3v(阈值电压)，所以pmos晶体管p15可导通。另外，当8v的控制信号被提供给nmos通道晶体管n0的栅电极时，由于栅源电压为6v并且大于0.3v(其阈值电压)，所以nmos通道晶体管n0可导通。然而，当提供2v电压作为控制信号时，由于栅源电压为0v并且小于阈值电压，所以nmos通道晶体管n0可截止。如上所述，由于预解码器利用具有相同摆动的控制信号来控制nmos通道晶体管n0、n1、…、n7和pmos通道晶体管p8、p9、…、p15，所以解码器的电路配置可简化。

在图5所示的实施方式中，示出了下限电压vl作为v0(最小灰度电压)被提供并且上限电压vh作为v15(最大灰度电压)被提供的示例，但是一个或更多个电阻器可存在于被提供有下限电压vl的节点与被提供有最小灰度电压v0的节点之间，以使得下限电压vl和最小灰度电压v0可不同和/或上限电压vh和最大灰度电压v15可不同。

预解码器202可根据需要形成在上限电压vh和灰度电压当中的最大灰度电压中的任一个与下限电压vl和灰度电压当中的最小灰度电压中的任一个之间摆动的信号，并且控制通道晶体管。

在图5所示的实施方式中，最大值8v可被提供给通道晶体管n0的栅电极，2v可被提供给漏电极，因此两个电极之间的最大电压差可为6v。另外，由于最小值2v被提供给通道晶体管p15的栅电极，8v被提供给源电极，所以两个电极之间的最大电压差可为6v，并且在nmos通道晶体管n1至n7以及pmos通道晶体管p9至p15中，电极的最大电压差也可为6v。因此，dac可利用具有6v耐受电压的器件来实现。

在根据传统技术的dac中，器件的电极之间的最大电压差可基于包括该器件的电路中的地电压来计算，以便容易地设计电路并且确保其耐受电压。因此，在上述实施方式中，可相对于0v(地电压)识别通道晶体管的电极之间的电压差，因此dac的通道晶体管可利用具有8v耐受电压的器件来设计。因此，电路中所使用的器件可被设计为具有大尺寸以能够耐受比实际施加的电压大的电压。

然而，根据本发明的实施方式，可通过向体电极提供阱偏置电压来使电极之间的电压差减小，因此可使用具有小很多的耐受电压的器件。因此，可在没有任何可靠性问题的情况下使用具有小尺寸的器件，并且可在小面积中设计电路。

图6是示出根据本发明的实施方式的提供解码器的栅极驱动信号的电平移位器100的示意性框图。参照图6，根据本发明的实施方式的电平移位器100可包括：第一电平移位器模块110，其接收输入信号vin和vinb并且输出在中等电压vm和基准电压vss之间摆动的输出信号vt和vtb；以及第二电平移位器模块120，其输出在上限电压vh和下限电压vl之间摆动的控制信号vo和vob以对应于输入信号vin和vinb，并且第二电平移位器模块120可包括nmos晶体管na和nb，下限电压可被提供给nmos晶体管的源电极和体电极。作为示例，上限电压vh可以是大于灰度电压的上限电压的电压，下限电压vl可以是小于灰度电压的下限电压的电压。

驱动通道晶体管的预解码器(参照图5中的202)可在维持信号的电平的同时将从电平移位器100提供的信号解码，并且可将所解码的信号提供给通道晶体管的栅电极。因此，电平移位器100可使从s/h寄存器提供的输入信号移位至能够使nmos通道晶体管和pmos通道晶体管导通/截止的电压电平，并且将电平移位的信号提供给预解码器。

在实施方式中，电平移位器100可输出两个电平，即，具有使nmos通道晶体管导通(pmos通道晶体管截止)的电压电平的上限电压vh以及具有使nmos通道晶体管截止(pmos通道晶体管导通)的电压电平的下限电压vl，并且控制通道晶体管，因此电平移位器和预解码器的驱动电路可简化。

在将电平移位器100配置为具有单级时，由于s/h寄存器的输出信号的电平较小，所以s/h寄存器(参照图2)可能难以驱动电平移位器。因此，可配置能够由s/h寄存器的输出信号驱动的第一电平移位器模块110，可利用第一电平移位器模块110的输出信号来驱动第二电平移位器模块120，因此电平移位器100可由s/h寄存器的输出信号来驱动。

图7是示出利用交叉耦合反相器实现的第一电平移位器模块110和第二电平移位器模块120的示例的示意性电路图。这仅是能够实现电平移位器的配置的示例，并非旨在限制本发明的范围。参照图7，第一电平移位器模块110可接收输入信号vin和vinb并且提供通过使输入信号反相而生成的一对输出信号vt和vtb。类似于图5所示的实施方式，第一电平移位器模块110可包括差分对并且差分地工作，并且尽管未示出，第一电平移位器模块110可以是单端反相器。

提供给第一电平移位器模块110的输入信号vin和vinb可以是从s/h寄存器提供的数字信号，并且对于驱动电平移位器100而言输入信号的电平可能较小。因此，第一电平移位器模块110可由从s/h寄存器提供的数字信号来驱动，以驱动第二电平移位器模块120。作为示例，第一电平移位器模块110的输出信号可具有在基准电压vss(地电压)与足以驱动第二电平移位器模块120的中等电压vm之间摆动的信号。

第二电平移位器模块120可响应于输入信号来输出在上限电压vh和下限电压vl之间摆动的一对控制信号vo和vob。类似于图7所示的实施方式，第二电平移位器模块120可包括差分对并且差分地工作，并且尽管未示出，第二电平移位器模块120可为单端反相器。作为实施方式，下限电压vl可以是不同于第一电平移位器模块110的基准电压vss的电压，并且可以是大于基准电压vss的电压。

包括在第二电平移位器模块120中的nmos晶体管na和nb的体电极可与源电极一起电连接至布置有nmos晶体管na和nb的三阱结构的pw。下限电压vl可被提供给nmos晶体管na和nb的体电极和源电极。

在所示的实施方式中，第一电平移位器模块110的一对输出信号vt和vtb可被提供给nmos晶体管nb和na的栅电极。作为实施方式，当提供给nmos晶体管nb的栅电极的电压vt使nmos晶体管nb导通时，下限电压vl可作为信号vob输出，并且由于下限电压vl被提供给pmos晶体管pa的栅电极，所以pmos晶体管pa可导通。因此，上限电压vh可作为信号vo输出。反之，当提供给nmos晶体管na的栅电极的信号vt使nmos晶体管na导通时，下限电压vl可作为信号vo输出，并且由于下限电压vl被提供给pmos晶体管pb的栅电极，所以pmos晶体管pb可导通。因此，上限电压vh可作为信号vob输出。作为实施方式，可通过控制提供给布置有nmos晶体管na和nb的pw的电压来控制由第二晶体管输出的一对控制信号vo和vob的下限电压。

当具有基准电压vss(第一电平移位器模块110的地电压)的信号被提供给包括在第二电平移位器模块120中的nmos晶体管na和nb的栅电极时，nmos晶体管na和nb可截止。当第一电平移位器模块110的中等电压vm被设定为能够使包括在第二电平移位器模块120中的nmos晶体管na和nb导通的电压时，可通过利用第一电平移位器模块110的一对输出信号vt和vtb控制第二电平移位器模块120来输出在上限电压vh和下限电压vl之间摆动的信号。

如上所述，上限电压vh可以是能够通过被提供给nmos通道晶体管的栅电极来控制nmos通道晶体管导通的电压，下限电压vl可以是能够通过被提供给pmos通道晶体管的栅电极来控制pmos通道晶体管导通的电压。作为示例，上限电压可至少比灰度电压的最大值大通道晶体管的阈值电压以及等于最大值，下限电压可以是至少比灰度电压的最小值小通道晶体管的阈值电压以及等于最小值的电压。

在图7所示的实施方式中，当基准电压vss是地电压时，由于一对输出信号vt和vtb的最小电压是基准电压vss并且第二电平移位器模块120的nmos晶体管na和nb的漏电压是上限电压vh，所以在第二电平移位器模块120中，电极的最大电压差可为vh。因此，当利用具有耐受电压vh-vl(上限电压vh和下限电压vl之差)的器件来形成第二电平移位器模块120时，由于偏离于晶体管的耐受电压，晶体管可能被破坏或者可能无法可靠地工作，因此可通过利用以电极的最大电压差vh工作的器件形成的nmos晶体管na和nb来确保工作可靠性。然而，由于没有向包括在第二电平移位器模块120中的pmos晶体管pa和pb提供小于下限电压vl的电压，所以可使用具有耐受电压vh-vl的器件。

类似于图8所示的实施方式，一个或更多个电平移位器模块级可进一步连接在第一电平移位器模块110级与第二电平移位器模块120级之间。第三电平移位器模块130可接收从第一电平移位器模块110提供的输出信号vt和vtb，并且提供在中等电压vm和下限电压vl之间摆动的输出信号v和vb。因此，输出给第二电平移位器模块120的输出信号v和vb的下限电压可以不是基准电压vss，而是可为下限电压vl。因此，提供给第二电平移位器模块120的信号的摆动宽度可减小，并且包括在第二电平移位器模块120中的nmos晶体管na和nb可利用具有耐受电压vh-vl的器件来形成。因此，nmos晶体管na和nb可利用与图7所示的实施方式相比具有更小的耐受电压的器件来形成。

在根据传统技术的电平移位器中，作为示例，即使当执行使输入信号移位成在8v和2v之间摆动的信号的操作时，也使用电极之间使用8v电压差的器件以便容易地设计电路。然而，在根据本发明的实施方式的电平移位器中，nmos晶体管的体电极可通过电平移位器的输出信号的下限电压来偏置。因此，nmos晶体管的电极的电压差可减小，并且可实现与传统技术相比具有较小面积的电平移位器。

图9是示出根据本发明的实施方式的缓冲放大器300的一个实现示例的示意性电路图。参照图9，根据本发明的实施方式的缓冲放大器300可以是包括输出被负反馈至输入的运算放大器的缓冲放大器，并且运算放大器可包括：第一级310，其包括折叠式级联对312和314以及转换折叠式级联对312和314的输出信号的电平的电平转换器316；以及第二级320，其包括放大第一级的输出信号的ab类放大器，第一级和第二级可级联并连接，并且运算放大器可在上限电压vh和下限电压vl之间工作。

nmos输入电路312a可接收向上限电压vh增大的输入电压，pmos输入电路312b可接收向下限电压vl减小的输入电压。因此，提供给第一级310的输入信号可在上限电压vh和下限电压vl之间摆动。另外，可通过级联电路314a和314b来改进第一级310的输出电阻特性，并且第一级310的增益可大于未应用级联电路时。

电平转换器316可转换偏置电压的电平以使得当包括在第二级320中的nmos晶体管和pmos晶体管同时导通时没有从上限电压至下限电压生成冲击电流，并且将所转换的偏置电压提供给其输出节点。作为示例，电平转换器316可接收偏置电压vbp3，将偏置电压vbp3的电平转换与pmos晶体管的栅源电压差对应的电平那么多，将所转换的偏置电压提供给输出节点oa，接收偏置电压vbn3，将偏置电压vbn3的电平转换与nmos晶体管的栅源电压差对应的电平那么多，并且将所转换的偏置电压提供给输出节点ob。

级联电路314a和314b可分别将通过放大输入信号而生成的信号提供给电平转换器316的输出节点oa和ob。因此，通过将输入信号vin和vinb提供给第一级而生成的信号可通过与所转换的偏置电压交叠来被提供作为第二级的输入，以使得包括在第二级中的pmos晶体管和nmos晶体管不同时导通。第二级320可包括ab类放大器，接收通过输出节点oa和ob提供的输入信号，并且提供在上限电压vh和下限电压vl之间摆动的输出信号。由于运算放大器的输出信号vout被反馈作为反相输入信号vinb，所以可形成具有单位增益的缓冲放大器。

在实施方式中，在第一级与第二级之间还可包括频率补偿电容器cm。频率补偿电容器cm可连接在第二级的输入和输出之间。连接在放大器的输入和输出之间的频率补偿电容器cm可使频率增益特性劣化，但是可起到通过改进频率裕度特性来去除高频处所出现的寄生振荡的功能。

包括在第一级310和第二级320中的nmos晶体管可被布置在三阱结构的pw中。pw可通过下限电压vl偏置，并且布置在pw中的nmos晶体管的体电极可电连接至pw并从其接收阱偏置电压。

在根据传统技术的缓冲放大器中，即使当在上限电压与下限电压(不是地电压)之间工作时，也提供地电压作为提供给用作放大器的器件的最小电压，以便容易地设计电路并确保其耐受电压，因此可基于地电压来计算器件的耐受电压。作为示例，即使在以8v的上限电压和2v的下限电压来工作的缓冲放大器中，也使用以电极的8v电压差来工作的器件。

然而，在根据本发明的实施方式的缓冲放大器中，布置有nmos晶体管的阱通过下限电压偏置，并且下限电压(阱偏置电压)可被提供给电连接至阱的nmos晶体管的体电极。因此，nmos晶体管的电极的电压差可减小提供给阱的阱偏置电压那么多。即，在以8v的上限电压和2v的下限电压工作的缓冲放大器中，通过将2v下限电压(阱偏置电压)提供给nmos晶体管的体电极，电极的电压差可减小为6v，并且可利用具有6v耐受电压的器件来实现与传统技术相比具有较小面积的缓冲放大器。

图10是示出包括根据本发明的实施方式的源极驱动器10的电子装置1的示意图。以下，为了说明方便，与上述实施方式相同的内容将被省略。参照图10，根据本发明的实施方式的电子装置1可包括源极驱动器10以及由源极驱动器10驱动的显示面板，源极驱动器10包括：电平移位器100，其接收数字位并提供电平移位的输出信号；dac200，其包括电阻器串以及多个开关，所述电阻器串提供通过分别经由一端和另一端接收上限电压和下限电压而形成的多个灰度电压，所述多个开关由输出信号控制并且输出与输出信号对应的灰度电压；以及缓冲放大器300，其放大从dac200提供的信号，其中，所述多个开关包括电压被提供给其体电极的nmos开关。

显示面板可以是由源极驱动器10和栅极驱动器(参照图1的栅极驱动器)驱动的显示面板。作为示例，显示面板可以是液晶显示(lcd)面板。lcd面板可包括液晶以及中间夹有所述液晶的透明电极和偏振板。当电压被提供给一对透明电极时，由布置在一对透明电极后面的背光单元提供的光由于布置在透明电极之间的液晶的排列方式改变而被透射或阻挡。

作为另一示例，显示面板可以是有机发光器件(oled)显示面板。oled显示面板可包括在阴极和阳极(两个电极)之间传输电子的电子传输层、传输空穴的空穴传输层以及随着传输的电子和空穴复合而发射光的光发射层，并且与无法自主地发射光并且透射和阻挡从其后侧提供的光的lcd不同，oled显示面板可具有通过提供给它的能量来自主地发射光的特性。

根据本发明的实施方式的电子装置1可包括电平移位器100、dac200和缓冲放大器300，并且可由介于上限电压vh和下限电压vl之间的电压驱动。

图10示出电子装置1是移动装置的示例，但仅是示例，电子装置1可以是诸如平板个人计算机(pc)、膝上型计算机等的包括显示面板的移动电子装置，并且可以是类似电视(tv)、计算机监视器等的在固定位置显示图像的电子装置。

依据根据本发明的实施方式的源极驱动器10、电平移位器100、dac200和缓冲放大器300，与传统技术中不同，当在上限电压与非0v的下限电压之间驱动器件时，源极驱动器10、电平移位器100、数模转换器200和缓冲放大器300可通过减小器件的耐受电压利用具有小尺寸的器件来形成。因此，由于晶片尺寸减小，所以与传统技术相比可经济地制造器件。

根据本发明的实施方式，与传统技术中相比，通过减小mos器件的电极的电压差，可通过利用较小器件形成电路来减小晶片尺寸。因此，可经济地制造电路。

尽管参照附图中所示的实施方式描述了本发明以方便本发明的理解，本领域技术人员应该理解，这些实施方式仅是示例并且仅是例示性的，各种修改以及等同的其它实施方式也是可以的。因此，本发明的技术精神和范围可由所附权利要求书限定。