本发明属于数字频率合成设计技术领域，特别涉及对现有基于高速dac芯片的数字频率合成方法的完善和改进，具体涉及一种提升高速dac工作稳定度的结构及方法。
背景技术：
随着fpga及高速dac芯片器件性能的不断提升，基于fpga+dac来实现频率合成的方法已经逐渐被应用到通信、干扰机、雷达等领域，虽然采用这种方式来实现信号合成比较灵活，但该方式相较于基于专用dds芯片的频率合成方式，其电路稳定性不及后者，偶尔会出现刚上电时无信号输出或频谱异常的现象，或是在-55℃至+85℃的结构工作温度范围内，在某些温度点输出的信号会出现噪声基底偏高或信号杂散偏高等异常现象。究其原因，是因为高速dac工作时，其数据传输速率及数模转换速率非常高，在其工作过程中有多个因素都能导致数据流错位或同步性变差从而引发信号异常，比如说fpga内部高速数据生成的时序、fpga内部的布局布线、fpga至dac高速数据传输线等，而这些在环境温度发生变化时，都会发生细微的变化，当变化超出一定范围时，就有可能引发dac输出信号异常的情况。
技术实现要素：
本发明的目的在于提供一种提升高速dac工作稳定度的结构及方法，克服或减轻现有技术的至少一个上述缺陷。
本发明的目的通过如下技术方案实现：一种提升高速dac工作稳定度的结构，包括时钟电路、dac电路、控制电路、温度传感器、并串转换器，其中时钟电路、温度传感器、并串转换器、dac电路四者均与控制电路连通，同时时钟电路、并串转换器也与dac电路相连，温度传感器为控制电路传送环境温度参数，控制电路根据获得的环境温度参数调整控制电路输送给dac电路的输入数据时钟与控制电路输出给并串转换器的快、慢时钟之间的相位关系，以使信号输出正常。
优选地是，所述时钟电路是ad9516为核心的电路；所述控制电路、所述温度传感器、所述并串转换器三者集成到一片型号为xc5vsx95t的fpga中；所述dac电路是ad9739为核心的电路。
一种提升高速dac工作稳定度的方法，包括如下步骤：
步骤一：将结构放进温箱，并将温箱的温度设置成结构工作的最低极限温度，待结构各部件达到最低极限温度时结构通电；
步骤二：结构稳定后开始测试信号是否正常，如果正常则直接跳过，否则调整所述控制电路输送给所述dac电路的输入数据时钟与所述控制电路输出给所述并串转换器的快、慢时钟之间的相对相位关系，直至信号正常，并记录三个时钟间的相位关系；
步骤三：温箱温度上调1摄氏度，待结构各部件达到设定温度时结构通电，并重复步骤二；
步骤四：重复步骤三直至结构的最高极限工作温度；
步骤五：统计整个温度区间内，信号异常温度点以及异常温度点对应的三个时钟间的相对相位关系，将两者做成温度-相位查找表，并将表中数据写入所述控制电路的中；
步骤六：所述控制电路时时读取所述温度传感器的温度信息，当读取的温度信息为异常温度点时，按照温度-相位查找表中该异常温度点所对应的三个时钟相位关系执行，当读取的信息为非异常温度点时按照结构预设的相位关系执行。
优选地是，在dac电路中预设通电后实施以下步骤：控制电路先通过spi端口配置dac电路，并使能dac电路的失锁监控功能；然后等配置结束后，控制电路读取dac电路反馈回来的数据信息，据此来判断dac电路内部的数据接收、主控等电路是否已锁定，如果失锁则复位dac电路，并通过spi端口重新配置dac电路，如此反复直至dac电路内部的数据接收、主控等电路锁定成功。
本发明所提供的一种提升高速dac工作稳定度的结构及方法的有益效果在于，纠正了dac输出信号偶发异常的问题，提高了工作的稳定性，并且实施简单、成本低廉。
附图说明
图1为本发明的结构原理框图。
附图标记：
1-时钟电路、2-控制电路、3-dac电路、4-温度传感器、5-并串转换器。
具体实施方式
为使本发明实施的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图对本发明的提升高速dac工作稳定度的结构及方法做进一步详细说明。
如图1所示，一种提升高速dac工作稳定度的结构，包括时钟电路1、控制电路2、dac电路3、温度传感器4、并串转换器5，时钟电路1选用ad9516为核心的电路，控制电路2、温度传感器4、并串转换器5三者选择集成到一片型号为xc5vsx95t的fpga中，dac电路3则选用ad9739为核心的电路。其中时钟电路1、dac电路3、温度传感器4、并串转换器5四者均与控制电路2连通，同时时钟电路1、并串转换器5也与dac电路3相连，温度传感器4为控制电路2传送环境温度参数，控制电路2根据获得的环境温度参数调整控制电路2输送给dac电路3的输入数据时钟与控制电路2输出给并串转换器5的快、慢时钟之间的相位关系，以使信号输出正常。
本发明的提升高速dac工作稳定度的结构的连接关系如下：
时钟电路1的控制电路时钟输出端1a连接到控制电路2的时钟输入端2a，时钟电路1的dac时钟输出端1b连接到dac电路3的时钟输入端3b，温度传感器4的温度数据输出端连接控制电路2的温度数据输入端2b,控制电路2的spi控制信号输出端2c连接到dac电路3的spi控制信号输入端3c，控制电路2的dac输入数据时钟输出端2d连接到dac电路3的dac输入数据时钟输入端3d，控制电路2的快时钟输出端2g连接到并串转换器5的快时钟输入端5a，控制电路2的慢时钟输出端2h连接到并串转换器5的慢时钟输入端5b，控制电路2的并行数据输出端2i连接到并串转换器5的并行数据输入端5c，并串转换器5的数据输出端5d连接到dac电路3数据输入端3g,dac电路3的dac输出数据时钟输出端3e连接到控制电路2的dac输出数据时钟输入端2e,dac电路3的数据输出端3f连接到控制电路2的数据输入端2f,dac电路3的模拟信号输出端3a即为最终的信号输出端。
下面介绍本发明提升高速dac工作稳定度的方法，包括如下步骤：
步骤一：将结构放进温箱，并将温箱的温度设置成结构工作的最低极限温度，待结构各部件达到最低极限温度时结构通电。
步骤二：结构稳定后开始测试信号是否正常，如果正常则直接跳过，否则调整控制电路2输送给dac电路3的输入数据时钟与控制电路2输出给并串转换器5的快、慢时钟之间的相对相位关系，直至信号正常，并记录三个时钟间的相位关系。
步骤三：温箱温度上调1摄氏度，保温足够长时间，结构通电并确保结构已经稳定，开始测试信号质量，如果正常，则直接跳过，否则调整控制电路输送给dac的输入数据时钟与控制电路输出给并串转换器的快、慢时钟之间的相对相位关系，直至信号正常，记录上述三个时钟间的相位关系。
步骤四：重复上一步直至温箱温度到达结构的最高极限工作温度。
步骤五：
步骤五：统计整个温度区间内，信号异常的温度点，及这些异常温度点对应的三个时钟间的相对相位关系，将其做成温度-相位查找表，写入控制电路2的软件代码里，如果整个温度区间全部正常，则不需要修改软件代码。
步骤六：控制电路2时时读取温度传感器4的温度信息，当读取的温度信息为异常温度点时，按照温度-相位查找表中该异常温度点所对应的三个时钟相位关系，据此将这三个时钟的相位关系调整到位，当读取的信息为非异常温度点时按照结构预设的相位关系执行。
为了进一步提升dac工作稳定度，还可进行以下操作。在dac电路3中预设通电后实施以下步骤：控制电路2先通过spi端口配置dac电路3，并使能dac电路3的失锁监控功能。然后等配置结束后，控制电路2读取dac电路3反馈回来的数据信息，据此来判断dac电路3内部的数据接收、主控等电路是否已锁定，如果失锁，则复位dac电路3，并通过spi端口重新配置dac电路3，如此反复，直至dac电路3内部的数据接收、主控等电路锁定成功。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。