一种基于电压域与时域结合量化的流水线逐次逼近ADC的制作方法

本发明属于模拟集成电路技术领域，特别涉及一种采用电压域与时域结合量化的流水线逐次逼近型的模数转换器。

背景技术：

近年来，计算机、通信和多媒体技术飞速发展，全球高新领域的数字化程度不断加深，在许多电子系统中都需要用到模数转换器来将电压、电流等模拟信号转化为数字编码后再进行处理，以利用大规模数字集成电路强大的数据处理能力。

随着半导体制造工艺的革新与芯片供电电压的下降，高性能的模数转换器设计面临新的挑战。传统的逐次逼近sar模数转换器与流水线pipelined模数转化器难以实现高转化速率、高精度与低功耗的性能指标，常常需要牺牲某个指标来满足其他要求。

传统的sar模数转换器由比较器、数模转化器和数字控制逻辑组成。数字控制逻辑根据比较器的输出结果依次决定输出编码每一位的值。利用逐次逼近的二分算法方式每次转化都需要n个量化周期，经历n次比较，其转换速率受到了很大的限制。除此之外，传统的sar模数转换器只利用了比较器输出的电压比较结果而忽略了比较器可以提供的其他信息，使得每次量化只能单位进行，这也严重限制了sar模数转换器的转换速率。

传统的流水线pipelined模数转化器属于多级转换器，每一级都有采样保持电路，并有一个级间放大器对本级的量化余量进行放大，再输出给后级作进一步的量化。采样保持电路使得在一个周期内只需每个流水线级分别完成量化与残差放大，而无需整个转换器一次性完成转化，因此转换速率不会随着级数的增加而下降，但由于需要用到增益精确的级间放大器，整体功耗较大，特别是在低压短沟道的先进工艺下，实现高增益的运算放大器用以设计增益稳定的反馈网络显得更加困难。

技术实现要素：

针对传统模数转换器电路结构在精度、转换速率以及功耗方面的不足之处，本发明提供了一种基于电压域与时域结合量化的流水线逐次逼近adc，采用两级流水线结构，第二级采用电压域与时域结合量化的sar模数转换器实现，可以充分利用输入电压幅值较小的特点，实现整体电路性能的优化。

本发明的技术方案为：

一种基于电压域与时域结合量化的流水线逐次逼近adc，包括第一级adc、第二级adc和缓冲器，

所述第一级adc的输入端连接输入信号，其第一输出端输出所述第一级adc对输入信号的高位进行量化后得到的第一级量化结果，其第二输出端输出输入信号中未被第一级adc处理的部分并经过所述缓冲器后输入第二级adc的输入端，所述第二级adc的输出端输出所述第二级adc对输入其中的信号进行量化后的第二级量化结果，所述第一级量化结果和第二级量化结果作为最终输出码字的高位与低位并依次编码后得到最终量化结果；

所述第二级adc包括时域基准的模数转换器、电压域基准的模数转换器和数字逻辑控制模块，

所述时域基准的模数转换器包括第一比较器和n位的第一电容阵列，所述第一电容阵列包括两组分别与第一比较器的第一输入端和第二输入端连接的相同的电容组，每组电容组包括n个量化电容和一个寄生单位电容，所述n个量化电容相间的接地或者通过开关分别与地电位、共模电位或基准电位中的一个连接，所述寄生单位电容通过开关分别与地电位、共模电位或基准电位中的一个连接；

所述电压域基准的模数转换器包括第二比较器和n位的第二电容阵列，所述第二电容阵列的输出端连接所述第二比较器的输入端，其输入端通过开关分别与地电位、输入到第二级adc中的输入信号或基准电压中的一个连接；

所述数字逻辑控制模块的输入端连接所述第一比较器和第二比较器的输出端，其输出端作为所述第二级adc的输出端。

具体的，所述第一级adc为逐次逼近型adc。

具体的，所述缓冲器为单位增益缓冲器。

具体的，所述第一电容阵列和第二电容阵列为偶数位的电容阵列。

具体的，所述第一比较器和第二比较器为相同的比较器。

本发明的有益效果为：本发明利用两级流水线的整体架构，在第二级采用电压域与时域结合量化的方式，可以实现每周期两位的输出码字，有效提高了电路的转换速率；实施例中第一级adc为逐次逼近型adc，缓冲器为单位增益缓冲器，由于时域的量化在低压下更为准确，因而不用像传统pipelined模数转换器需将前一级的残差电压进行放大，只需用一个单位增益缓冲器来实现两级间的转换，线性度有了提升，有效提高整体电路的精度；同时用sar模数转换器实现每个流水线级可以有效降低整体电路的功耗。

附图说明

图1是本发明提出的基于电压域与时域结合量化的流水线逐次逼近adc的整体电路系统架构；

图2是电压域与时域结合量化过程原理说明图；

图3是实施例中第一级adc采用传统sar模数转换器的电路原理图；

图4是实施例中第二级adc采用10位的电压域与时域结合量化的sar模数转换器的原理图；

图5是实施例中整体电路量化时序图。

具体实施方式

下面结合附图和具体实施例对本发明的流水线逐次逼近adc结构作进一步的阐述。需要说明的是：实施实例中的参数并不影响本发明的一般性。

如图1所示是本发明提出的基于电压域与时域结合量化的流水线逐次逼近adc的整体电路系统架构，包括第一级adc、第二级adc和缓冲器，所述第一级adc的输入端连接输入信号，其第一输出端输出所述第一级adc将输入信号的高位进行量化后得到的第一级量化结果，其第二输出端输出输入信号中未被第一级adc处理的部分并经过所述缓冲器后输入第二级adc的输入端，所述第二级adc的输出端输出通过所述第二级adc量化后的第二级量化结果，所述第一级量化结果和第二级量化结果作为最终输出码字的高位与低位并依次编码后得到最终量化结果；所述第二级adc包括时域基准的模数转换器、电压域基准的模数转换器和数字逻辑控制模块，所述时域基准的模数转换器包括第一比较器和n位的第一电容阵列，所述第一电容阵列包括两组分别与第一比较器的第一输入端和第二输入端连接的相同的电容组，每组电容组包括n个量化电容和一个寄生单位电容，所述n个量化电容相间的接地或者通过开关分别与地电位、共模电位或基准电位中的一个连接，所述寄生单位电容通过开关分别与地电位、共模电位或基准电位中的一个连接；所述电压域基准的模数转换器包括第二比较器和n位的第二电容阵列，所述第二电容阵列的输出端连接所述第二比较器的输入端，其输入端通过开关分别与地电位、输入到第二级adc中的输入信号或基准电压中的一个连接；所述数字逻辑控制模块的输入端连接所述第一比较器和第二比较器的输出端，其输出端作为所述第二级adc的输出端。

本实施例中第一级adc为逐次逼近型adc，其结构如图3所示，缓冲器为单位增益缓冲器。本实施例通过两级流水线的方式实现量化，每一级adc为逐次逼近模数转换器。输入信号经过第一级量化，输入信号的幅度在逐次逼近中不断减小。比较器的输出延时随着比较器输入电压幅值的减小而呈指数增大，而比较时间随幅值的变化差异越大，比较的精度也越高。利用这样一个特性，不需将第一级量化后的残差电压进行放大，只需级联一个单位增益缓冲器将第一级的输出电压传递到第二级作为输入电压。

本实施例中第二级adc用一个10位的模数转换器来加以说明，如图4所示，值得说明的是本发明不仅适用于第二级adc采用10位的电压域与时域结合量化的sar模数转换器。电压域基准模数转换器502的连接方式与传统sar模数转换器的连接方式一致。时域基准模数转换器501的最高位电容下极板始终接地电位，相应的第三位、第五位、第七位与第九位电容下极板也始终接地电位，除此之外的其他电容下极板会通过开关分别连接基准电压vref、地电位gnd与共模电位vcm，这个数模转换器的作用是在量化过程中顺序地提供1/4vref、1/16vref、1/32vref、1/64vref与1/128vref的电压幅值。以第一次量化来具体说明，如图2所示，第一比较器的每一位输出结果包含两位信息，一位是输入电压与参考电压的比较结果，另外一位是与输入电压大小相关的输出延时时间1。当增加一个相同的第二比较器，输入电压差为每个周期的参考电压的1/4时，第二比较器的输出时间延时0就是每个比较周期的基准时间。将该时间与第一比较器的延时时间1做比较可以判断第一比较器的输入电压压差与1/4vref的大小关系，从而将每次量化分为4个区间，完成两位的量化。

本实施例中的第一电容阵列和第二电容阵列采用偶数位的电容阵列，但也可以为奇数位，采用奇数位电容阵列时最后一次就量化一位。

本实施例的量化时序图如图5所示，第一级、第二级模数转换器采用流水线的方式进行量化，第一级adc按照传统sar的工作方式进行逐次逼近，每个周期量化1位，经历采样、量化和缓冲保持的过程。第二级adc利用电压域与时域相结合的方式实现每个周期量化2位，提高了电路转换的速率。第一级adc和第二级adc通过流水线的工作方式实现了在同时间内的量化，提高了整体的转换速率，本实施例采用两级sar而不是整体流水线的实现方式是考虑到sar模数转化器的低功耗特性，这也会降低整个电路的功耗。综上所述，本发明在电路的转换速率、量化精度以及功耗等方面都有较好的特性。

本领域的技术人员应明确，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。