预驱动器、复制电路以及驱动器系统的制作方法

本发明关于一种预驱动器(pre-driver)，特别是关于一种以负电容机制(negativecapacitancemechanism)进行高速传输及操作的预驱动器和复制电路(replicacircuit)。

背景技术：

对于现今的高速通信而言，抖动表现(jitterperformance)主要取决于具备较短的上升或下降时间(rising/fallingtime)的时脉信号(clocksignal)。然而，走线(wiring)和栅极(gate)的布局(layout)往往会产生较大的寄生电容(parasiticcapacitance)，其增长了前述的上升或下降时间，并限制了电路的传输速度。部分的现有文献使用一电感器(inductor)来克服此一问题，此电感器可与寄生电容器作并联耦接，然而这种设计的缺陷却在其仅可涵盖较窄的频率范围。因此，有必要提出一种全新的设计方式，以解决现有技术所面临的各种困境。

技术实现要素：

在较佳实施例中，本发明提供一种预驱动器，用于驱动一输出驱动器，并包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端于该预驱动器的一输入节点处接收一输入信号，而该第一反相器的该输出端耦接至一第一节点；一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该第一节点，该第二反相器的该输出端于该预驱动器的一输出节点处输出一输出信号，而该输出信号是根据该输入信号而产生，以驱动该输出驱动器；一放大器，将该输入信号放大一增益倍数，以产生一放大信号和一反相放大信号；一第一电容器，具有一第一端和一第二端，其中该第一电容器的该第一端耦接至该输出节点，而该第一电容器的该第二端用于接收该放大信号；以及一第二电容器，具有一第一端和一第二端，其中该第二电容器的该第一端耦接至该第一节点，而该第二电容器的该第二端用于接收该反相放大信号。

在一些实施例中，该第一电容器的电容值大致等于该输出节点处的总寄生电容值，而该第二电容器的电容值大致等于该第一节点处的总寄生电容值。

在一些实施例中，该增益倍数大致等于2。

在一些实施例中，该放大器由一可调供应电压和一固定供应电压来进行供电，而该增益倍数根据该可调供应电压来决定。

在一些实施例中，该放大器包括：一第一n型晶体管，具有一控制端、一第一端以及一第二端，其中该第一n型晶体管的该控制端耦接至一放大器输入节点，该第一n型晶体管的该第一端耦接至一接地电压，该第一n型晶体管的该第二端耦接至一第二节点，而该放大器输入节点用于接收该输入信号；一第一p型晶体管，具有一控制端、一第一端以及一第二端，其中该第一p型晶体管的该控制端耦接至该第二节点，该第一p型晶体管的该第一端耦接至该可调供应电压，而该第一p型晶体管的该第二端耦接至该第二节点；一第二p型晶体管，具有一控制端、一第一端以及一第二端，其中该第二p型晶体管的该控制端耦接至该第二节点，该第二p型晶体管的该第一端耦接至该可调供应电压，该第二p型晶体管的该第二端耦接至一第一放大器输出节点，而该第一放大器输出节点用于输出该放大信号；一第三p型晶体管，具有一控制端、一第一端以及一第二端，其中该第三p型晶体管的该控制端耦接至该放大器输入节点，该第三p型晶体管的该第一端耦接至该固定供应电压，而该第三p型晶体管的该第二端耦接至一第三节点；一第二n型晶体管，具有一控制端、一第一端以及一第二端，其中该第二n型晶体管的该控制端耦接至该第三节点，该第二n型晶体管的该第一端耦接至该接地电压，而该第二n型晶体管的该第二端耦接至该第三节点；以及一第三n型晶体管，具有一控制端、一第一端以及一第二端，其中该第三n型晶体管的该控制端耦接至该第三节点，该第三n型晶体管的该第一端耦接至该接地电压，而该第三n型晶体管的该第二端耦接至该第一放大器输出节点。

在一些实施例中，该放大器更包括：一第四n型晶体管，具有一控制端、一第一端以及一第二端，其中该第四n型晶体管的该控制端耦接至该第二节点，该第四n型晶体管的该第一端耦接至一第二放大器输出节点，该第四n型晶体管的该第二端耦接至该可调供应电压，而该第二放大器输出节点用于输出该反相放大信号；一电流沉，由该第二放大器输出节点处汲取一第一电流，再将该第一电流送往该接地电压；一第四p型晶体管，具有一控制端、一第一端以及一第二端，其中该第四p型晶体管的该控制端耦接至该第三节点，该第四p型晶体管的该第一端耦接至该第二放大器输出节点，而该第四p型晶体管的该第二端耦接至该接地电压；以及一电流源，供应一第二电流至该第二放大器输出节点，其中该第二电流来自该固定供应电压。

在另一较佳实施例中，本发明提供一种复制电路，用于驱动至少一输出驱动器，并包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端于该复制电路的一输入节点处接收一输入信号，而该第一反相器的该输出端耦接至一第一节点；一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该第一节点，该第二反相器的该输出端于该复制电路的一输出节点处输出一输出信号，而该输出信号是根据该输入信号而产生，以驱动该至少一输出驱动器；一放大器，将该输入信号放大一增益倍数，以产生一放大信号和一反相放大信号；一第一电容器，具有一第一端和一第二端，其中该第一电容器的该第一端耦接至该输出节点，而该第一电容器的该第二端用于接收该放大信号；一第二电容器，具有一第一端和一第二端，其中该第二电容器的该第一端耦接至该第一节点，而该第二电容器的该第二端用于接收该反相放大信号；一上升时间比较及计数器，比较该输出信号与该输入信号，其中若该输出信号的上升时间与该输入信号的上升时间不相匹配，则该上升时间比较及计数器将逐渐增加一计数器数字；一数字转模拟转换器，将该计数器数字转换成为一参考电压；以及一稳压器，根据该参考电压来供应一可调供应电压至该放大器，其中该可调供应电压大致等于该参考电压。

在一些实施例中，若该输出信号的该上升时间与该输入信号的该上升时间已经互相匹配，则该上升时间比较及计数器即停止增加该计数器数字，并将该计数器数字维持于一恒定值。

在一些实施例中，该第一电容器的电容值大致等于该输出节点处的总寄生电容值，而该第二电容器的电容值大致等于该第一节点处的总寄生电容值。

在一些实施例中，该增益倍数大致等于2。

在一些实施例中，该放大器由该可调供应电压和一固定供应电压来进行供电，而该增益倍数根据该可调供应电压来决定。

在一些实施例中，该放大器包括：一第一n型晶体管，具有一控制端、一第一端以及一第二端，其中该第一n型晶体管的该控制端耦接至一放大器输入节点，该第一n型晶体管的该第一端耦接至一接地电压，该第一n型晶体管的该第二端耦接至一第二节点，而该放大器输入节点用于接收该输入信号；一第一p型晶体管，具有一控制端、一第一端以及一第二端，其中该第一p型晶体管的该控制端耦接至该第二节点，该第一p型晶体管的该第一端耦接至该可调供应电压，而该第一p型晶体管的该第二端耦接至该第二节点；一第二p型晶体管，具有一控制端、一第一端以及一第二端，其中该第二p型晶体管的该控制端耦接至该第二节点，该第二p型晶体管的该第一端耦接至该可调供应电压，该第二p型晶体管的该第二端耦接至一第一放大器输出节点，而该第一放大器输出节点用于输出该放大信号；一第三p型晶体管，具有一控制端、一第一端以及一第二端，其中该第三p型晶体管的该控制端耦接至该放大器输入节点，该第三p型晶体管的该第一端耦接至该固定供应电压，而该第三p型晶体管的该第二端耦接至一第三节点；一第二n型晶体管，具有一控制端、一第一端以及一第二端，其中该第二n型晶体管的该控制端耦接至该第三节点，该第二n型晶体管的该第一端耦接至该接地电压，而该第二n型晶体管的该第二端耦接至该第三节点；以及一第三n型晶体管，具有一控制端、一第一端以及一第二端，其中该第三n型晶体管的该控制端耦接至该第三节点，该第三n型晶体管的该第一端耦接至该接地电压，而该第三n型晶体管的该第二端耦接至该第一放大器输出节点。

在一些实施例中，该放大器更包括：一第四n型晶体管，具有一控制端、一第一端以及一第二端，其中该第四n型晶体管的该控制端耦接至该第二节点，该第四n型晶体管的该第一端耦接至一第二放大器输出节点，该第四n型晶体管的该第二端耦接至该可调供应电压，而该第二放大器输出节点用于输出该反相放大信号；一电流沉，由该第二放大器输出节点处汲取一第一电流，再将该第一电流送往该接地电压；一第四p型晶体管，具有一控制端、一第一端以及一第二端，其中该第四p型晶体管的该控制端耦接至该第三节点，该第四p型晶体管的该第一端耦接至该第二放大器输出节点，而该第四p型晶体管的该第二端耦接至该接地电压；以及一电流源，供应一第二电流至该第二放大器输出节点，其中该第二电流来自该固定供应电压。

在一些实施例中，该上升时间比较及计数器包括：一第一边缘侦测器，侦测该输入信号的该上升时间，以产生一第一侦测信号；一第二边缘侦测器，侦测该输出信号的该上升时间，以产生一第二侦测信号；一第一或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第一或非门的该第一输入端用于接收该第一侦测信号，该第一或非门的该第二输入端耦接至一第四节点，而该第一或非门的该输出端耦接至一第五节点；一第二或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第二或非门的该第一输入端耦接至该第五节点，该第二或非门的该第二输入端用于接收该第二侦测信号，该第二或非门的该输出端耦接至该第四节点，而该第四节点用于输出一控制时脉；以及一计数器，根据该控制时脉来产生该计数器数字，其中该计数器数字包括多个位；其中每次当该计数器接收到该控制时脉的一脉冲时，该计数器即将该计数器数字增加1。

在一些实施例中，该第一边缘侦测器和该第二边缘侦测器各自包括：一与门，具有一第一输入端、一第二输入端以及一输出端，其中该与门的该第一输入端耦接至一第六节点，而该与门的该第二输入端耦接至一第七节点；一第一电阻器，具有一第一端和一第二端，其中该第一电阻器的该第一端耦接至该第六节点，而该第一电阻器的该第二端耦接至该第七节点；以及一第三电容器，具有一第一端和一第二端，其中该第三电容器的该第一端耦接至该第七节点，而该第三电容器的该第二端耦接至该接地电压；其中该第六节点用于接收该输入信号或该输出信号，而该与门的该输出端用于输出该第一侦测信号或该第二侦测信号。

在一些实施例中，该稳压器包括：一第五p型晶体管，具有一控制端、一第一端以及一第二端，其中该第五p型晶体管的该控制端耦接至一第八节点，该第五p型晶体管的该第一端耦接至一独立供应电压，而该第五p型晶体管的该第二端耦接至该第八节点；一第六p型晶体管，具有一控制端、一第一端以及一第二端，其中该第六p型晶体管的该控制端耦接至该第八节点，该第六p型晶体管的该第一端耦接至该独立供应电压，而该第六p型晶体管的该第二端耦接至一第九节点；一第七p型晶体管，具有一控制端、一第一端以及一第二端，其中该第七p型晶体管的该控制端耦接至该第九节点，该第七p型晶体管的该第一端耦接至该独立供应电压，该第七p型晶体管的该第二端耦接一稳压器输出节点，而该稳压器输出节点用于输出该可调供应电压；一第五n型晶体管，具有一控制端、一第一端以及一第二端，其中该第五n型晶体管的该控制端耦接至一第十节点，该第五n型晶体管的该第一端耦接至一第十一节点，而该第五n型晶体管的该第二端耦接至该第八节点；一第六n型晶体管，具有一控制端、一第一端以及一第二端，其中该第六n型晶体管的该控制端耦接至一稳压器输入节点，该第六n型晶体管的该第一端耦接至该第十一节点，该第六n型晶体管的该第二端耦接至该第九节点，而该稳压器输入节点用于接收该参考电压；一独立电流沉，由该第十一节点处汲取一第三电流，再将该第三电流送往该接地电压；一第二电阻器，具有一第一端和一第二端，其中该第二电阻器的该第一端耦接至该稳压器输出节点，而该第二电阻器的该第二端耦接至该第十节点；以及一第三电阻器，具有一第一端和一第二端，其中该第三电阻器的该第一端耦接至该第十节点，而该第三电阻器的该第二端耦接至该接地电压。

在另一较佳实施例中，本发明提供一种驱动器系统，包括：多个预驱动器；多个输出驱动器，分别耦接至该多个预驱动器；以及一复制电路，如前所述，其中该复制电路用于供应该可调供应电压至每一该多个预驱动器。

在一些实施例中，每一该多个预驱动器各自如前所述。

在一些实施例中，每一该多个预驱动器各自接收多个输入数据信号的对应一者，该复制电路接收一参考时脉信号，而该参考时脉信号的频率对应于该多个输入数据信号的频率。

本发明可自动补偿非理想的寄生电容，且可改善电路的传输速度和操作速度。

附图说明

图1a是显示根据本发明一实施例所述的预驱动器的示意图；

图1b是显示根据本发明一实施例所述的负电容机制的示意图；

图2a是显示根据本发明一实施例所述的预驱动器的示意图；

图2b是显示根据本发明一实施例所述的放大器的示意图；

图3a是显示根据本发明一实施例所述的预驱动器的示意图；

图3b是显示根据本发明一实施例所述的放大器的示意图；

图4是显示根据本发明一实施例所述的复制电路的示意图；

图5是显示根据本发明一实施例所述的上升时间比较及计数器的示意图；

图6是显示根据本发明一实施例所述的边缘侦测器的示意图；

图7是显示根据本发明一实施例所述的稳压器的示意图；

图8是显示根据本发明一实施例所述的复制电路的信号波形图；以及

图9是显示根据本发明一实施例所述的驱动器系统的示意图。

其中，附图中符号的简单说明如下：

100、200、300、910-1、910-2、…、910-n～预驱动器；111、211～第一反相器；112、212～第二反相器；120～负电容机制；130、230、330～放大器；341～电流沉；342～独立电流沉；351～电流源；400～复制电路；460～上升时间比较及计数器；461～第一边缘侦测器；462～第二边缘侦测器；463～第一或非门；464～第二或非门；465～计数器；466～与门；470～数字转模拟转换器；480～稳压器；900～驱动器系统；920-1、920-2、…、920-n～输出驱动器；c～寄生电容器(或是正电容器)；-c～负电容器；c1～第一电容器；c2～第二电容器；c3～第三电容器；cb～计数器数字；ck～控制时脉；cp1～第一寄生电容器；cp2～第二寄生电容器；i1～第一电流；i2～第二电流；i3～第三电流；ia～电流；k～增益倍数；mp1～第一p型晶体管；mp2～第二p型晶体管；mp3～第三p型晶体管；mp4～第四p型晶体管；mp5～第五p型晶体管；mp6～第六p型晶体管；mp7～第七p型晶体管；mn1～第一n型晶体管；mn2～第二n型晶体管；mn3～第三n型晶体管；mn4～第四n型晶体管；mn5～第五n型晶体管；mn6～第六n型晶体管；n1～第一节点；n2～第二节点；n3～第三节点；n4～第四节点；n5～第五节点；n6～第六节点；n7～第七节点；n8～第八节点；n9～第九节点；n10～第十节点；n11～第十一节点；nin～输入节点；nout～输出节点；nai～放大器输入节点；nao～放大器输出节点；nao1～第一放大器输出节点；nao2～第二放大器输出节点；nri～稳压器输入节点；nro～稳压器输出节点；r1～第一电阻器；r2～第二电阻器；r3～第三电阻器；sa～放大信号；sab～反相放大信号；sd1～第一侦测信号；sd2～第二侦测信号；sin、sin-1、sin-2、…、sin-n～输入信号；sin-r～参考时脉信号；sout、sout-1、sout-2、…、sout-n～输出信号；t1、t2、t3、t4～时间点；va～第一电压；vb～第二电压；vddt～可调供应电压；vdde～独立供应电压；vddf～固定供应电压；vref～参考电压；vss～接地电压。

具体实施方式

为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。

在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，达到所述基本的技术效果。此外，“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电性连接至该第二装置，或经由其它装置或连接手段而间接地电性连接至该第二装置。

图1a是显示根据本发明一实施例所述的预驱动器(pre-driver)100的示意图。在图1a的实施例中，预驱动器100包括一第一反相器(inverter)111和一第二反相器112，此二者为串联耦接(coupledinseries)。预驱动器100具有一输入节点nin和一输出节点nout，其中预驱动器100的输入节点nin用于接收一输入信号sin，预驱动器100的输出节点nout用于输出一输出信号sout，输出信号sout是根据输入信号sin而产生，而输出信号sout可用于驱动后续的电路级，例如：一输出驱动器(outputdriver)。通过使用预驱动器100，输出信号sout会具有较强大的驱动能力，可驱动一输出电流。然而，输出节点nout处可能产生一寄生电容(parasiticcapacitance)，其可模拟为耦接于输出节点nout和一接地电压vss之间的一寄生电容器c。寄生电容器c可由预驱动器100的走线(wiring)和栅极(gate)的布局(layout)而产生。不幸的是，此寄生电容器c会增加输出信号sout的上升或下降时间(rising/fallingtime)，并会降低预驱动器100的传输速度。为解决此一问题，图1a及1b的实施例使用一负电容机制(negativecapacitancemechanism)120来补偿此非理想的寄生电容器c，其可模拟为耦接于输出节点nout和接地电压vss之间的一负电容器-c。在此设计下，因为寄生电容器c由并联的负电容器-c所抵消，预驱动器100的传输、操作速度皆将显著改善。另外，预驱动器100的操作频率范围不会因负电容机制120而有所限制。

图1b是显示根据本发明一实施例所述的负电容机制120的示意图。图1b的实施例描述可产生负电容器-c的一电路解决方案。负电容机制120可由一正电容器c和一放大器(amplifier)130所形成。放大器130具有一增益倍数(gainfactor)k，其可将一第一电压va放大k倍，以产生一第二电压vb。正电容器c耦接于第一电压va和第二电压vb之间(亦即，耦接于放大器130的一输入端和一输出端之间)。一电流ia流经正电容器c。第一电压va处所量测的等效阻抗值(effectiveimpedance)可根据下列方程式(1)至(5)进行计算。

vb＝k·va……………………………………………(2)

ia＝(1-k)·va·s·c…………………………………(3)

ce＝(1-k)·c………………………………………(5)

其中“va”代表第一电压va的电压电平，“vb”代表第二电压vb的电压电平，“c”代表正电容器c的电容值，“k”代表放大器130的增益倍数k，“s”代表拉普拉斯转换(laplacetransform)的变数(variable)，“z”代表于第一电压va处所量测的等效阻抗值，而“ce”代表于第一电压va处所量测的等效电容值。

根据方程式(1)至(5)，若将增益倍数k设定为2，则能产生负电容器-c。以下实施例将介绍本发明利用负电容机制120的设计方式，其可改善电路的传输速度和操作速度。必须注意的是，这些实施例仅为举例，非构成本发明的限制条件。

图2a是显示根据本发明一实施例所述的预驱动器200的示意图。在图2a的实施例中，预驱动器200具有一输入节点nin和一输出节点nout，而预驱动器200包括一第一反相器211、一第二反相器212、一放大器230以及一第一电容器c1。第一反相器211具有一输入端和一输出端，其中第一反相器211的输入端于输入节点nin处接收一输入信号sin，而第一反相器211的输出端耦接至一第一节点n1。第二反相器212具有一输入端和一输出端，其中第二反相器212的输入端耦接至第一节点n1，而第二反相器212的输出端于输出节点nout处输出一输出信号sout，以驱动后续的电路级，例如：一输出驱动器。输入信号sin和输出信号sout两者可以皆为数据信号(datasignal)或时脉信号(clocksignal)，但输入信号sin和输出信号sout可具有不同的上升时间(risingtime)。放大器230具有一增益倍数(gainfactor)k，其可将输入信号sin放大k倍，以产生一放大信号sa。第一电容器c1具有一第一端和一第二端，其中第一电容器c1的第一端耦接至输出节点nout，而第一电容器c1的第二端用于接收放大信号sa。

输出节点nout处的总寄生电容(totalcapacitance)可模拟为一第一寄生电容器cp1。例如，第一电容器c1的电容值可大致等于第一寄生电容器cp1的电容值，且放大器230的增益倍数k可大致等于2，使得第一寄生电容器cp1可因前述的负电容机制而由第一电容器c1所抵消(cancelled)。因此，预驱动器200的传输速度及操作速度均能有效改善。须注意的是，本发明并不仅限于此。在一些实施例中，放大器230由一可调供应电压(tunablesupplyvoltage)vddt和一固定供应电压(fixedsupplyvoltage)vddf来进行供电，其中放大器230的增益倍数k根据可调供应电压vddt来决定。亦即，前述的负电容机制为可调整的，其能适用于各种电路应用，并符合不同的应用需求。

图2b是显示根据本发明一实施例所述的放大器230的示意图。在图2b的实施例中，放大器230包括一第一p型晶体管(p-typetransistor)mp1、一第二p型晶体管mp2、一第三p型晶体管mp3、一第一n型晶体管(n-typetransistor)mn1、一第二n型晶体管mn2以及一第三n型晶体管mn3。举例而言，每一p型晶体管可以是一p型金属氧化物半导体场效应晶体管(p-channelmetal-oxide-semiconductorfield-effecttransistor，pmostransistor)，而每一n型晶体管可以是一n型金属氧化物半导体场效应晶体管(n-channelmetal-oxide-semiconductorfield-effecttransistor，nmostransistor)。第一n型晶体管mn1具有一控制端、一第一端以及一第二端，其中第一n型晶体管mn1的控制端耦接至一放大器输入节点nai，第一n型晶体管mn1的第一端耦接至接地电压vss，而第一n型晶体管mn1的第二端耦接至一第二节点n2。放大器输入节点nai用于接收输入信号sin。第一p型晶体管mp1具有一控制端、一第一端以及一第二端，其中第一p型晶体管mp1的控制端耦接至第二节点n2，第一p型晶体管mp1的第一端耦接至可调供应电压vddt，而第一p型晶体管mp2的第二端耦接至第二节点n2。第二p型晶体管mp2具有一控制端、一第一端以及一第二端，其中第二p型晶体管mp2的控制端耦接至第二节点n2，第二p型晶体管mp2的第一端耦接至可调供应电压vddt，而第二p型晶体管mp2的第二端耦接至一放大器输出节点nao。放大器输出节点nao用于输出放大信号sa。第一p型晶体管mp1和第二p型晶体管mp2共同形成一第一电流镜(currentmirror)。第三p型晶体管mp3具有一控制端、一第一端以及一第二端，其中第三p型晶体管mp3的控制端耦接至放大器输入节点nai，第三p型晶体管mp3的第一端耦接至固定供应电压vddf，而第三p型晶体管mp3的第二端耦接至一第三节点n3。第二n型晶体管mn2具有一控制端、一第一端以及一第二端，其中第二n型晶体管mn2的控制端耦接至第三节点n3，第二n型晶体管mn2的第一端耦接至接地电压vss，而第二n型晶体管mn2的第二端耦接至第三节点n3。第三n型晶体管mn3具有一控制端、一第一端以及一第二端，其中第三n型晶体管mn3的控制端耦接至第三节点n3，第三n型晶体管mn3的第一端耦接至接地电压vss，而第三n型晶体管mn2的第二端耦接至放大器输出节点nao。第二n型晶体管mn2和第三n型晶体管mn3共同形成一第二电流镜。

在图2b的实施例中，放大器230的增益倍数k根据可调供应电压vddt对固定供应电压vddf的一比值(ratio，亦即vddt/vddf)来进行计算。例如，若可调供应电压vddt等于2v，且固定供应电压vddf等于1v，则放大器230的增益倍数k可等于2(2v/1v＝2)，但亦不仅限于此。通过控制可调供应电压vddt，可轻易地调整放大器230的增益倍数k。在一实施例中，固定供应电压vddf可与输入信号sin的一高逻辑电平(highlogiclevel)相等。

图3a是显示根据本发明一实施例所述的预驱动器300的示意图。在图3a的实施例中，预驱动器300具有一输入节点nin和一输出节点nout，而预驱动器300包括一第一反相器211、一第二反相器212、一放大器330、一第一电容器c1以及一第二电容器c2。第一反相器211具有一输入端和一输出端，其中第一反相器211的输入端于输入节点nin处接收一输入信号sin，而第一反相器211的输出端耦接至一第一节点n1。第二反相器212具有一输入端和一输出端，其中第二反相器212的输入端耦接至第一节点n1，而第二反相器212的输出端于输出节点nout处根据输入信号sin来输出一输出信号sout，以驱动后续的电路级，例如：一输出驱动器。输入信号sin和输出信号sout两者可皆为数据信号(datasignal)或时脉信号(clocksignal)，但输入信号sin和输出信号sout可具有不同的上升时间(risingtime)。放大器330具有一增益倍数(gainfactor)k，其可将输入信号sin放大k倍，以产生一放大信号sa和一反相放大信号sab。反相放大信号sab可与放大信号sa具有互补(complementary)的逻辑电平。第一电容器c1具有一第一端和一第二端，其中第一电容器c1的第一端耦接至输出节点nout，而第一电容器c1的第二端用于接收放大信号sa。第二电容器c2具有一第一端和一第二端，其中第二电容器c2的第一端耦接至第一节点n1，而第二电容器c2的第二端用于接收反相放大信号sab。前述信号之间的关系可用下列方程式(6)、(7)来表示。

sa＝k·sin…………………………………………….(6)

sab＝-k·sin……………………………..………….(7)

其中“sa”代表放大信号sa的电压电平，“sab”代表反相放大信号sab的电压电平，“sin”代表输入信号sin的电压电平，而“k”代表放大器330的增益倍数k。在一实施例中，第一反相器211和第二反相器212可以是互补式金属氧化物半导体(complementarymetaloxidesemiconductor，简称cmos)的反相器。在一实施例中，第二晶体管212的尺寸(亦即，第二反相器212的cmos晶体管的宽长比(aspectratio，即w/l))大于第一晶体管211的尺寸(亦即，第一反相器211的cmos晶体管的宽长比(aspectratio，即w/l))，使得第二晶体管212具有相较于第一晶体管211更强的电流驱动能力。

输出节点nout处的总寄生电容(totalcapacitance)可模拟为一第一寄生电容器cp1。第一节点n1处的总寄生电容可模拟为一第二寄生电容器cp2。例如，第一电容器c1的电容值可大致等于第一寄生电容器cp1的电容值，第二电容器c2的电容值可大致等于第二寄生电容器cp2的电容值，且放大器330的增益倍数k可大致等于2，使得第一寄生电容器cp1可因前述的负电容机制而由第一电容器c1所抵消(cancelled)，且第二寄生电容器cp2亦可因前述的负电容机制而由第二电容器c2所抵消。与图2a的实施例相比，第一反相器211和第二反相器212之间的寄生电容(亦即，第二寄生电容器cp2)于图3a的实施例中亦被考虑且消除，此种设计可更加快预驱动器300的传输速度及操作速度。须注意的是，本发明并不仅限于此。在一些实施例中，放大器330由一可调供应电压(tunablesupplyvoltage)vddt和一固定供应电压(fixedsupplyvoltage)vddf来进行供电，其中放大器330的增益倍数k根据可调供应电压vddt来决定。亦即，前述的负电容机制为可调整的，其能适用于各种电路应用，并符合不同的应用需求。

图3b是显示根据本发明一实施例所述的放大器330的示意图。在图3b的实施例中，放大器330包括一第一p型晶体管(p-typetransistor)mp1、一第二p型晶体管mp2、一第三p型晶体管mp3、一第四p型晶体管mp4、一第一n型晶体管(n-typetransistor)mn1、一第二n型晶体管mn2、一第三n型晶体管mn3、一第四n型晶体管mn4、一电流沉(currentsink)341以及一电流源(currentsource)351。举例而言，每一p型晶体管可以是一p型金属氧化物半导体场效应晶体管(p-channelmetal-oxide-semiconductorfield-effecttransistor，pmostransistor)，而每一n型晶体管可以是一n型金属氧化物半导体场效应晶体管(n-channelmetal-oxide-semiconductorfield-effecttransistor，nmostransistor)。第一n型晶体管mn1具有一控制端、一第一端以及一第二端，其中第一n型晶体管mn1的控制端耦接至一放大器输入节点nai，第一n型晶体管mn1的第一端耦接至接地电压vss，而第一n型晶体管mn1的第二端耦接至一第二节点n2。放大器输入节点nai用于接收输入信号sin。第一p型晶体管mp1具有一控制端、一第一端以及一第二端，其中第一p型晶体管mp1的控制端耦接至第二节点n2，第一p型晶体管mp1的第一端耦接至可调供应电压vddt，而第一p型晶体管mp2的第二端耦接至第二节点n2。第二p型晶体管mp2具有一控制端、一第一端以及一第二端，其中第二p型晶体管mp2的控制端耦接至第二节点n2，第二p型晶体管mp2的第一端耦接至可调供应电压vddt，而第二p型晶体管mp2的第二端耦接至一第一放大器输出节点nao1。第一放大器输出节点nao1用于输出放大信号sa。第一p型晶体管mp1和第二p型晶体管mp2共同形成一第一电流镜(currentmirror)。第三p型晶体管mp3具有一控制端、一第一端以及一第二端，其中第三p型晶体管mp3的控制端耦接至放大器输入节点nai，第三p型晶体管mp3的第一端耦接至固定供应电压vddf，而第三p型晶体管mp3的第二端耦接至一第三节点n3。第二n型晶体管mn2具有一控制端、一第一端以及一第二端，其中第二n型晶体管mn2的控制端耦接至第三节点n3，第二n型晶体管mn2的第一端耦接至接地电压vss，而第二n型晶体管mn2的第二端耦接至第三节点n3。第三n型晶体管mn3具有一控制端、一第一端以及一第二端，其中第三n型晶体管mn3的控制端耦接至第三节点n3，第三n型晶体管mn3的第一端耦接至接地电压vss，而第三n型晶体管mn2的第二端耦接至第一放大器输出节点nao1。第二n型晶体管mn2和第三n型晶体管mn3共同形成一第二电流镜。第第四n型晶体管mn4具有一控制端、一第一端以及一第二端，其中第四n型晶体管mn4的控制端耦接至第二节点n2，第四n型晶体管mn4的第一端耦接至一第二放大器输出节点nao2，而第四n型晶体管mn4的第二端耦接至可调供应电压vddt。第二放大器输出节点nao2用于输出反相放大信号sab。电流沉341由第二放大器输出节点nao2处汲取一第一电流i1，再将第一电流i1送往接地电压vss。第四p型晶体管mp4具有一控制端、一第一端以及一第二端，其中第四p型晶体管mp4的控制端耦接至第三节点n3，第四p型晶体管mp4的第一端耦接至第二放大器输出节点nao2，而第四p型晶体管mp4的第二端耦接至接地电压vss。电流源351供应一第二电流i2至第二放大器输出节点nao2，其中第二电流i2来自于固定供应电压vddf。在一些实施例中，第二电流i2等于第一电流i1。在另一些实施例中，第二电流i2不同于第一电流i1。

在图3b的实施例中，放大器330的增益倍数k根据可调供应电压vddt对固定供应电压vddf的一比值(ratio，亦即vddt/vddf)来进行计算。例如，若可调供应电压vddt等于2v，且固定供应电压vddf等于1v，则放大器330的增益倍数k可等于2(2v/1v＝2)，但亦不仅限于此。通过控制可调供应电压vddt，可轻易地调整放大器330的增益倍数k。在一实施例中，固定供应电压vddf可与输入信号sin的一高逻辑电平(highlogiclevel)相等。

图4是显示根据本发明一实施例所述的复制电路(replicacircuit)400的示意图。复制电路400可单独使用，以驱动后续的一输出驱动器，抑或可与多个预驱动器一起使用，以驱动一驱动器系统中的后续的多个输出驱动器，其将于之后的实施例中作详述。在图4的实施例中，复制电路400具有一输入节点nin和一输出节点nout，而复制电路400包括一第一反相器211、一第二反相器212、一放大器330、一第一电容器c1、一第二电容器c2、一上升时间比较及计数器(risingtimecomparatorandcounter，简称rtcc)460、一数字转模拟转换器(digital-to-analogconverter，简称dac)470以及一稳压器(regulator)480。第一反相器211具有一输入端和一输出端，其中第一反相器211的输入端于输入节点nin处接收一输入信号sin，而第一反相器211的输出端耦接至一第一节点n1。第二反相器212具有一输入端和一输出端，其中第二反相器212的输入端耦接至第一节点n1，而第二反相器212的输出端于输出节点nout处根据输入信号sin来输出一输出信号sout，以驱动后续的电路级，例如：一输出驱动器。输入信号sin和输出信号sout两者可皆为数据信号(datasignal)或时脉信号(clocksignal)，但输入信号sin和输出信号sout可具有不同的上升时间(risingtime)。放大器330具有一增益倍数(gainfactor)k，其可将输入信号sin放大k倍，以产生一放大信号sa和一反相放大信号sab。第一电容器c1具有一第一端和一第二端，其中第一电容器c1的第一端耦接至输出节点nout，而第一电容器c1的第二端用于接收放大信号sa。第二电容器c2具有一第一端和一第二端，其中第二电容器c2的第一端耦接至第一节点n1，而第二电容器c2的第二端用于接收反相放大信号sab。放大器330、第一电容器c1以及第二电容器c2的详细设定及电路结构皆已于图3a、3b的实施例中描述，其亦使用前述的负电容机制。放大器330由一可调供应电压(tunablesupplyvoltage)vddt和一固定供应电压(fixedsupplyvoltage)vddf来进行供电，其中放大器330的增益倍数k根据可调供应电压vddt来决定。在一实施例中，第一反相器211和第二反相器212可以是互补式金属氧化物半导体(complementarymetaloxidesemiconductor，简称cmos)的反相器。在一实施例中，第二晶体管212的尺寸(亦即，第二反相器212的cmos晶体管的宽长比(aspectratio，即w/l))大于第一晶体管211的尺寸(亦即，第一反相器211的cmos晶体管的宽长比(aspectratio，即w/l))，使得第二晶体管212具有相较于第一晶体管211更强的电流驱动能力。数字转模拟转换器470的典型结构为本领域技术人员所熟知，故将不在此讨论。

在图4的复制电路400中，上升时间比较及计数器460可比较输出信号sout与输入信号sin，以最佳化可调供应电压vddt和增益倍数k。详细而言，若输出信号sout的上升时间与输入信号sin的上升时间两者未匹配(notmatch)，则上升时间比较及计数器460将逐渐地增加一计数器数字cb。数字转模拟转换器470可将计数器数字cb转换为一参考电压(referencevoltage)vref。稳压器480可根据参考电压vref来供应前述的可调供应电压vddt给放大器330。在一实施例中，可调供应电压vddt大致等于参考电压vref。稳压器480可提供具有驱动能力的可调供应电压vddt，以驱动放大器330。上升时间比较及计数器460、数字转模拟转换器470以及稳压器480可执行一校准程序(calibrationprocess)，以微调可调供应电压vddt和增益倍数k。初始时，计数器数字cb设定为一最小值，而当上升时间比较及计数器460比较输出信号sout与输入信号sin且侦测到输出信号sout上升得比输入信号sin更慢时，上升时间比较及计数器460即开始持续地增加计数器数字cb。接着，若输出信号sout的上升时间与输入信号sin的上升时间两者已达匹配，则上升时间比较及计数器460即停止增加计数器数字cb，且将计数器数字cb维持于一恒定值。恒定的计数器数字cb表示可调供应电压vddt和增益倍数k皆已微调完毕，此时校准程序即全部完成。在图4的实施例中，既然复制电路400可以自动最佳化负电容机制(亦即，微调好负电容器的电容值)，其即能应用于各种各式的电路，例如：第一寄生电容器cp1和第二寄生电容器cp2的电容值皆未知的电路，或是第一寄生电容器cp1和第二寄生电容器cp2的电容值被设定成任意数值的电路。本发明的设计方式可以更容易地改善各种电路的传输速度及操作速度。

图5是显示根据本发明一实施例所述的上升时间比较及计数器460的示意图。在图5的实施例中，上升时间比较及计数器460包括一第一边缘侦测器(edgedetector)461、一第二边缘侦测器462、一第一或非门(norgate)463、一第二或非门464以及一计数器(counter)465。第一边缘侦测器461可侦测输入信号sin的上升沿(risingedge)，以产生一第一侦测信号sd1。第一侦测信号sd1可包括多个脉冲(pulse)，其分别对应于输入信号sin的多个上升沿。第二边缘侦测器462可侦测输出信号sout的上升沿，以产生一第二侦测信号sd2。第二侦测信号sd2可包括多个脉冲，其分别对应于输出信号sout的多个上升沿。第一或非门463具有一第一输入端、一第二输入端以及一输出端，其中第一或非门463的第一输入端用于接收第一侦测信号sd1，第一或非门463的第二输入端耦接至一第四节点n4，而第一或非门463的输出端耦接至一第五节点n5。第二或非门464具有一第一输入端、一第二输入端以及一输出端，其中第二或非门464的第一输入端用于耦接至第五节点n5，第二或非门464的第二输入端用于接收第二侦测信号sd2，而第二或非门464的输出端耦接至第四节点n4。第一或非门463和第二或非门464共同形成一锁存电路(latchcircuit)。第四节点n4(亦即，第二或非门464的输出端)用于输出一控制时脉ck。计数器465根据控制时脉ck产生前述的计数器数字cb。例如，计数器数字cb可包括多个位(bit)，像是3位、4位、5位，或是更多位，而这些位的组合代表一二进制数字(binarydigitalnumber)。在一些实施例中，每次当计数器465接收到控制时脉ck的一脉冲(或一上升沿时)，计数器465即将计数器数字cb增加1(例如：可由二进制数字“001”增加1成为“010”，或是由二进制数字“010”增加1成为“011”，依此类推)。计数器465的典型结构为本领域技术人员所熟知，故将不在此讨论。

图6是显示根据本发明一实施例所述的第一边缘侦测器461或第二边缘侦测器462的示意图。在图6的实施例中，第一边缘侦测器461和第二边缘侦测器462各自包括一与门(andgate)466、一第一电阻器r1以及一第三电容器c3。与门466具有一第一输入端、一第二输入端以及一输出端，其中与门466的第一输入端耦接至一第六节点n6，而与门466的第二输入端耦接至一第七节点n7。第一电阻器r1具有一第一端和一第二端，其中第一电阻器r1的第一端耦接至第六节点n6，而第一电阻器r1的第二端耦接至第七节点n7。第三电容器c3具有一第一端和一第二端，其中第三电容器c3的第一端耦接至第七节点n7，而第三电容器c3的第二端耦接至接地电压vss。图6的实施例描述第一边缘侦测器461或第二边缘侦测器462二者其中之一的电路结构。对第一边缘侦测器461而言，第六节点n6用于接收输入信号sin，而与门466的输出端用于输出第一侦测信号sd1；相对地，对第二边缘侦测器462而言，第六节点n6用于接收输出信号sout，而与门466的输出端用于输出第二侦测信号sd2。

图7是显示根据本发明一实施例所述的稳压器480的示意图。在图7的实施例中，稳压器480包括一第五p型晶体管mp5、一第六p型晶体管mp6、一第七p型晶体管mp7、一第五n型晶体管mn5、一第六n型晶体管mn6、一第二电阻器r2、一第三电阻器r3以及一独立电流沉342。举例而言，每一p型晶体管可以是一p型金属氧化物半导体场效应晶体管(p-channelmetal-oxide-semiconductorfield-effecttransistor，pmostransistor)，而每一n型晶体管可以是一n型金属氧化物半导体场效应晶体管(n-channelmetal-oxide-semiconductorfield-effecttransistor，nmostransistor)。第五p型晶体管mp5具有一控制端、一第一端以及一第二端，其中第五p型晶体管mp5的控制端耦接至一第八节点n8，第五p型晶体管mp5的第一端耦接至一独立供应电压vdde，而第五p型晶体管mp5的第二端耦接至第八节点n8。独立供应电压vdde可以是任意的一独立电压源，例如：一2.5v直流(directcurrent，dc)电压源。第六p型晶体管mp6具有一控制端、一第一端以及一第二端，其中第六p型晶体管mp6的控制端耦接至第八节点n8，第六p型晶体管mp6的第一端耦接至独立供应电压vdde，而第六p型晶体管mp6的第二端耦接至一第九节点n9。第七p型晶体管mp7具有一控制端、一第一端以及一第二端，其中第七p型晶体管mp7的控制端耦接至第九节点n9，第七p型晶体管mp7的第一端耦接至独立供应电压vdde，而第七p型晶体管mp7的第二端耦接至一稳压器输出节点nro。稳压器输出节点nro用于输出前述的可调供应电压vddt。第五n型晶体管mn5具有一控制端、一第一端以及一第二端，其中第五n型晶体管mn5的控制端耦接至一第十节点n10，第五n型晶体管mn5的第一端耦接至一第十一节点n11，而第五n型晶体管mn5的第二端耦接至第八节点n8。第六n型晶体管mn6具有一控制端、一第一端以及一第二端，其中第六n型晶体管mn6的控制端耦接至一稳压器输入节点nri，第六n型晶体管mn6的第一端耦接至第十一节点n11，而第六n型晶体管mn6的第二端耦接至第九节点n9。稳压器输入节点nri用于接收参考电压vref。独立电流沉342由第十一节点n11处汲取一第三电流i3，再将第三电流i3送往接地电压vss。第二电阻器r2具有一第一端和一第二端，其中第二电阻器r2的第一端耦接至稳压器输出节点nro，而第二电阻器r2的第二端耦接至第十节点n10。第三电阻器r3具有一第一端和一第二端，其中第三电阻器r3的第一端耦接至第十节点n10，而第三电阻器r3的第二端耦接至接地电压vss。稳压器480具有较强的驱动能力，可于稳压器输出节点nro处产生输出电流(outputcurrent)，是以稳压器480能使用可调输出电压vddt(在一实施例中，可调输出电压vddt大致等于参考电压vref)来驱动其他装置。

图8是显示根据本发明一实施例所述的复制电路400的信号波形图，其中纵轴代表每一信号的电压电平，而横轴代表时间。请一并参考图4、8。根据图8的模拟结果，初始时(例如：在时间点t1、t2以及t3)，输出信号sout的上升时间与输入信号sin的上升时间两者不相匹配，故控制时脉ck包括多个脉冲，其分别对应于输出信号sout和输入信号sin之间的上升时间不匹配处。前述的上升时间不匹配的原因在于输出节点nout处的寄生电容(亦即，第一寄生电容器cp1)以及第一节点n1处的寄生电容(亦即，第二寄生电容器cp2)，其尚未完全补偿且造成rc延迟引发上升时间不匹配。接下来，控制时脉ck的脉冲会使上升时间比较及计数器460的计数器数字cb逐渐增加，从而导致可调供应电压vddt变得更高，且放大器330的增益倍数k变得更大。相关于复制电路400的负电容机制于校准程序期间持续地加强(亦即，负电容值增加，以补偿前述的寄生电容)。最终(例如：在时间点t4之后)，输出信号sout的上升时间与输入信号sin的上升时间两者已经完全匹配，因此控制时脉ck的所有脉冲均消失。亦即，当校准程序已完成时，可调供应电压vddt和增益倍数k均各自达到其恒定值，且负电容机制已最佳化，故能完全消除第一寄生电容器cp1和第二寄生电容器cp2的非理想特性。在本发明的设计下，复制电路400的传输进度和操作速度可以自动进行改善。

图9是显示根据本发明一实施例所述的驱动器系统(driversystem)900的示意图。驱动器系统900包括多个预驱动器910-1、910-2、…、910-n、多个输出驱动器920-1、920-2、…、920-n以及一复制电路400(n为一正整数，其大于或等于1)。预驱动器910-1、910-2、…、910-n分别接收多个输入信号sin-1、sin-2、…、sin-n，其中这些输入信号sin-1、sin-2、…、sin-n可为数据信号。输出驱动器920-1、920-2、…、920-n分别耦接至预驱动器910-1、910-2、…、910-n，其中输出驱动器920-1、920-2、…、920-n分别由预驱动器910-1、910-2、…、910-n所驱动。输出驱动器920-1、920-2、…、920-n的每一者分别由一或多个平行信号(parallelsignal)所驱动，前述的平行信号来自于预驱动器910-1、910-2、…、910-n的对应一者。输出驱动器920-1、920-2、…、920-n分别产生多个输出信号sout-1、sout-2、…、sout-n，其中输出信号sout-1、sout-2、…、sout-n的每一者可包括一或多个平行信号(例如：差分信号对(differentialsignalpair))。复制电路400用于接收一参考时脉信号(referenceclocksignal)sin-r，并提供一可调供应电压vddt给预驱动器910-1、910-2、…、910-n的每一者，以补偿各个预驱动器910-1、910-2、…、910-n的寄生电容。参考时脉信号sin-r的频率对应于输入信号sin-1、sin-2、…、sin-n的频率。预驱动器910-1、910-2、…、910-n的每一者的电路结构已于图2a、3a的实施例中说明过。复制电路400的电路结构与图4的实施例所述者相同。举例而言，驱动器系统900可应用于包括一或多个输出频道(outputchannel)的系统，例如：高清晰度多媒体接口(highdefinitionmultimediainterface，简称hdmi)、displayport(简称dp)、第三代双倍数据速率同步动态随机存取存储器(double-data-ratethirdsynchronousdynamicrandomaccessmemory，简称ddr3sdram)，或是第四代双倍数据速率同步动态随机存取存储器(double-data-ratefourthsynchronousdynamicrandomaccessmemory，简称ddr4sdram)。例如，hdmi包括一红色(r)频道、一绿色(g)频道、一蓝色(b)频道以及一时脉(ck)频道，其中每一频道皆包括一差分信号对。因此，本发明的驱动器系统的所有输出频道的传输速度及操作速度均可大幅改善。

本发明提出一种新颖的预驱动器、复制电路以及包括前述预驱动器和复制电路的驱动器系统。总之，本发明具有下列优点，较传统技术更加优越：(1)可自动以负电容机制来补偿非理想的寄生电容；(2)可涵盖较广的操作频带；(3)提供更快的电路传输速度、操作速度；以及(4)因有自我校正机制，不易受制程、电压以及温度(process,voltage,andtemperature，即pvt)的变异所影响。

值得注意的是，以上所述的电压、电流、电阻值、电感值、电容值以及其余元件参数均非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的预驱动器、复制电路以及驱动器系统并不仅限于图1-9所图示的状态。本发明可以仅包括图1-9的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的预驱动器、复制电路以及驱动器系统当中。虽然本发明的实施例使用金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)为例，但本发明并不仅限于此，本领域技术人员可改用其他种类的晶体管，例如：双极结型晶体管(bipolarjunctiontransistor，bjt)、接面场效应晶体管(junctiongatefieldeffecttransistor，jfet)，或是鳍式场效应晶体管(finfieldeffecttransistor，finfet)，等等，而不致于影响本发明的效果。

在本说明书以及权利要求书中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。