一种频率综合器的制作方法

本实用新型涉及一种微波电子技术，特别是一种频率综合器。
背景技术：
：各种军用和民用的雷达、电子对抗、侦察、导航、通信、预警、监视系统都需要对空间回波信号、直达信号进行接收和解调，将信号还原为能直接用于测量、计算的基带信号。频综综合器作为为各种军用或民用装备的直接组成部分，能在系统中完成如下主要功能：(1)产生高稳定、低相噪的参考信号，为装备所有电子系统提供可靠的相参基准信号；(2)产生任意波形的基带信号，为雷达、通信、导航、预警、监视等系统提供任意波形发射输出；(3)产生捷变、低相噪本振信号，提高军用装备的抗干扰能力、战场生存能力和作战效能。任何通过测量空间电磁波信号来实现信号侦察、测量、定位、通信等功能的电子设备系统都需要使用接收与频综系统。其中接收设备能实现信号的放大、选择、变频和解调。频率综合器用于产生对外辐射的基带波形信号、产生信号上下变频的本振信号、产生系统工作必需要的相参基准时钟信号。频率综合器是现代民用和军用侦察、监视、预警、定位、成像、电磁对抗、导航和通信设备中直接组成部分和最重要的功能设备。技术实现要素：本实用新型的目的在于提供一种频率综合器，包括参考信号产生电路、点频源电路、DDS及控制电路、二本振信号产生电路、电源处理电路。参考信号产生电路设置晶振且实现多路参考信号的输出；点频源电路将参考信号分频锁相实现三路点频信号输出，第一路点频信号功分后作为本振1信号输出，第二路点频信号作为工作时钟提供至DDS及控制电路，第三路点频信号作为本振信号输出至二本振信号产生电路；DDS及控制电路在外部控制信号的控制下对参考信号、第二路点频信号处理产生三路中频信号，第一路中频信号输出至二本振信号产生电路，其他两路中频信号作为上行中频信号输出；二本振信号产生电路根据第三路点频信号、第一路中频信号产生两路跳频本振信号输出；电源处理电路提供工作电源。对于频率综合器产品，快速捷变频是其关键指标，本实用新型要求的本振信号跳频时间优于2us，如果采用传统的分频锁相方式，则跳频时间长达20us以上，远远不能满足产品技术要求，如果采用直接式频率合成方式，往往会带来较大的产品尺寸压力和杂散压力；目前较为流行的一种捷变频方式，FPGA+DDS数字频率合成技术，可以提供优于1us的捷变频信号，但受限于技术发展水平，目前该方式最高可以产生1.4GHz频率信号，因此本实用新型通过FPGA+DDS产品基带捷变频信号，再通过二次混频方式实现频谱搬移，实现产品所需更高频率的变频信号。下面结合说明书附图对本实用新型做进一步描述。附图说明图1是频率综合器原理框图。图2是参考信号产生电路原理框图。图3是点频源电路原理框图。图4是DDS及控制电路原理框图。图5是二本振信号产生电路原理框图。图6是电源处理电路原理框图。具体实施方式结合图1，一种频率综合器，包括参考信号产生电路、点频源电路、DDS及控制电路、二本振信号产生电路、电源处理电路。参考信号产生电路参考信号产生电路内置120MHz恒温晶振，通过功分、放大、滤波等电路实现多路120MHz信号输出。点频源电路点频源电路以120MHz信号为参考，通过分频锁相方式实现850MHz、3500MHz、7680MHz等三路点频信号输出，850MHz信号经过放大、功分、滤波处理后，作为两路本振1信号输出；3500MHz信号做为DDS工作时钟提供给DDS及控制电路；7680MHz信号作为本振信号输出到二本振产生电路。DDS及控制电路DDS及控制电路包含三个DDS芯片，在外部工作时钟及控制输入条件下，通过FPGA对DDS进行配置，产生三路DDS中频信号输出，其中两路经过滤波、放大处理后作为上行中频信号输出；另外一路作为中频信号输出到二本振产生电路。二本振信号产生电路二本振产生电路通过混频、滤波、放大、功分等电路，产生两路X波段跳频本振信号输出。电源处理电路通过DC/DC稳压、滤波、隔离等方式，产生提供给各电路单元的电源信号。结合图2，参考信号产生电路通过三个功分器将晶振产生的信号功分为四路。参考信号电路中的部分元器件的技术指标如下：1、恒温晶振主要技术指标如下：频率：120MHz；频率准确度：≤±0.5ppm；频率温度稳定度：≤±1ppm；输出功率：≥7dBm；谐波抑制：≥25dBc；杂波抑制：≥80dBc；相位噪声：≤-155dBc/Hz@1KHz、-160dBc/Hz@10KHz、-165dBc/Hz@100KHz；电源电压：+5V；功耗：≤600mA(开机),250mA(稳定)；工作温度范围：-45～+75℃。2、功分器主要技术指标见下表3、滤波器主要技术指标见下表参考信号产生电路设计指标满足情况如下表所示：名称输出频率输出功率谐波抑制杂波抑制点频源电路120MHz12dBm≥60dBc≥70dBcDDS及控制电路120MHz-2dBm≥60dBc≥70dBc参考时钟信号120MHz8dBm≥60dBc≥70dBc结合图3，点频源电路所包括鉴相器、环路滤波器、压控振荡器、耦合器、第一低通滤波器、放大器、第二低通滤波器；其中参考信号经过鉴相器、环路滤波器、压控振荡器后在耦合器分为两路，第一路胫经过放大器、第二低通滤波器后输出，第二路经过第一低通滤波器后至鉴相器。本实用新型本选择HITTITE公司HMC704LP4E型鉴相器，该鉴相器工作频段DC～8GHz，输入参考信号频率DC～350MHz，噪声基底-233dBc/Hz。按照点频源电路设计原理，通过三个锁相环产生三路点频信号，因此选择三种不同频段的VCO，850MHz信号选择自带VCO功能的HMC830LP6GE型器件，3.5GHz信号选择HMC390LP4E型VCO，7.68GHz信号选择HMC509LP5E型VCO。在点频源电路设计过程中，采用分频锁相方式产生三个点频信号，根据锁相环设计原理，7.68GHz信号相位噪声为最差相位噪声，该信号相噪指标决定了频率综合器的最终相位噪声指标。7.68GHz信号采用60MHz信号鉴相，环路带宽500KHz，相位裕度50°的条件下，锁相环路可以在10us内入锁，相位噪声指标优于-98dBc/Hz，杂散指标优于75dBc。点频源电路根据工作频段选择合适的放大器进行增益补偿。选择HMC564LC4型放大器进行增益补偿。该放大器在7.68GHz信号增益优于18dB，P-1优于13dB，输入输出回波损耗小于12dB。点频源电路设计指标满足情况如下表所示：输出频率输出功率谐波抑制杂波抑制相位噪声850MHz≥10dBm≥60dBc≥70dBc≤-98dBc/Hz@1KHz3.5GHz≥12dBm≥30dBc≥70dBc≤-98dBc/Hz@1KHz7.68GHz≥13dBm≥30dBc≥70dBc≤-98dBc/Hz@1KHz结合图4，DDS及控制电路采用FPGA和DDS方式实现，其中DDS器件设置三个；第二路点频信号经过功分器后分别传输至三个DDS器件，参考信号传输至FPGA，外部控制信号经过电平转换电路传至FPGA，FPGA输出三路控制信号分别至三个DDS器件，三个DDS器件的输出信号分别通过带通滤波器输出。其中，DDS器件选择AD9914型器件。AD9914是一款带12位DAC的直接数字频率合成器(DDS)。该器件采用先进的DDS技术，连同高速、高性能数模转换器，构成数字可编程的完整高频合成器，能够产生高达1.4GHz的频率捷变模拟输出正弦波。AD9914具有快速跳频和精密调谐分辨率(64位采用可编程模数模式)。这款器件还实现了快速相位与幅度跳跃功能。频率调谐和控制字通过串行或并行I/O端口载入AD9914。它还支持在用户定义线性扫描模式下工作，可产生频率、相位或幅度的线性扫描波形。AD9914包含一个高速32位并行数据输入端口，可支持极性调制方案的高数据率以及相位、频率和幅度调谐字的快速编程。按照DDS及控制电路设计原理，DDS输出端带通滤波器主要用于滤除宽杂散信号，根据上述需求，提出带通滤波器技术指标如下：DDS及控制电路设计指标满足情况如下表所示：输出频率输出功率谐波抑制杂波抑制1GHz±20MHz-3dBm≥60dBc≥70dBc620MHz～720MHz-3dBm≥50dBc≥70dBc结合图5，二本振信号产生电路包括混频器、滤波器、放大器、功分器；其中第三路点频信号和第一路中频信号在混频器处混频后经过滤波器、放大器和功分器后功分为两路跳频本振信号。二本振产生电路中，混频器工作于X波段，本方案选用HMC553A型混频实现二本振信号产生。二本振产生电路中，放大器用于对二本振信号进行功率补偿，本方案选用放大器型号HMC564LC4；滤波器用于对混频后二本振信号进行带外杂散信号滤除，根据混频器中频信号和本振信号交调特性，带通滤波器技术指标如下：通过上述滤波、放大电路，二本振信号技术指标可以满足频率综合器指标要求，再经过后级功分电路后，产生两路二本振信号输出。二本振产生电路设计指标满足情况如下表所示：结合图6，电源处理电路主要实现+12V输入的DC/DC转换，向各工作电路提供+6V电源,各工作电路进行二次稳压工作频率综合器各电路功耗情况预估如下：从上表可以看出，频率综合器预估功耗为+6V/4.57A(开机)，4.22A(稳定)，电源处理电路采用DC/DC方式降低功耗，效率88％，因此频率综合器开机预估功耗为6V*4.57A/(12V*0.88)＝2.59A，稳定工作状态预估功耗为6V*4.22A/(12V*0.88)＝2.39A，满足频率综合器+12V/3A的功耗要求。当前第1页1 2 3