低时钟电源电压可中断定序电路的制作方法

本申请要求2016年9月8日提交的名称为“lowclocksupplyvoltageinterruptiblesequential(低时钟电源电压可中断定序电路)”的第15/260,180号美国专利申请的优先权，并且所述美国专利申请通过引用以其全文结合。

背景技术：

由于以下要求，用于现代微处理器、dsp(数字信号处理器)、可穿戴设备中的soc(片上系统)、iot(物联网)、智能电话、平板电脑、膝上型电脑和服务器等的面积高效设计，正越来越成为关键因素：降低硅成本，减少pcb(印刷电路板)占用面积，加快上市时间(ttm)，以及更慢的工艺技术节点的缩放节奏。在满足严格的频率和/或性能目标以及功率/泄漏预算的同时，都需要满足这些要求。

数字系统中的功率耗散的主要组成部分是由于电路节点的负载电容的充电和放电，也称为动态功率。当今的时钟同步系统中—智能手机、平板电脑、笔记本电脑和服务器中的微处理器、dsp和soc，总功耗的很大一部分(例如，大于30％)在时钟网格和最终定序负载中。

附图说明

通过以下给出的详细描述及通过本公开的各实施例的附图将更全面地理解本公开的实施例，然而，不应当将其认为是将本公开限于特定实施例，而是仅用于解释和理解。

图1示出了传输门受保护的输入锁存器和主从触发器(ff)。

图2示出了寄存器堆高相位锁存器。

图3示出了根据本公开的一些实施例的低时钟电源电压可中断高相位锁存器。

图4示出了根据本公开的一些实施例的低时钟电源电压可中断主从高相位ff。

图5示出了根据本公开的一些实施例的具有在低电源上操作的共享锁定时钟反相器的矢量可中断ff。

图6示出了根据本公开的一些实施例的共同的n阱可中断ff。

图7示出了根据本公开的一些实施例的低时钟电源电压共享管理器(shared-keeper)主可中断ff和共享管理器(shared-keeper)和脚部从可中断ff。

图8示出了根据一些实施例的具有低时钟电源电压可中断ff或锁存器的智能设备或计算机系统或soc(片上系统)。

具体实施方式

在时钟同步系统中，大百分比的总功耗在时钟树网格和最终定序负载中。设计低功耗的定序单元提高了这些时钟同步系统的功率效率。在这种系统中，另一个降低功率并提高功率效率的旋钮是降低电源电压并且缩小频率。在工艺差异的情况下，芯片的电压缩放可能受到最低工作电压(vmin)的约束。这里，术语“vmin”通常是指最低操作电源电压，低于该电压，定序或存储器可能丢失其存储的数据。术语“vmin”还可以指最低操作电源电压，低于该电压，由于保持、设置或保持故障，定序或存储器可能无法反映正确的数据。vmin的限制中的一者是在较低电压下的定序保持时间退化导致频率无关的功能故障。由于大多数定序单元具有非常低的数据活动(例如，5％至10％)，因此时钟功率支配整个定序动态功率。

系统中的大百分比的逻辑路径可以具有定时余量或是非关键的。这里，非关键定时路径通常是指当具有这种路径的处理器正以其最快频率操作时具有建立和/或保持余量的数据路径。这些路径不是处理器实现其最高频率的瓶颈。由于延迟可能不是主要考虑因素，因此这些非关键路径通常使用具有最小尺寸晶体管的定序单元来降低功率。这些最小尺寸的定序单元是许多微处理器和soc产品中使用的常见功率杠杆。因为定序单元的尺寸取决于处理技术允许的最小尺寸晶体管，并且需要最小晶体管宽度来满足产品的vmin要求，所以这些定序单元不能被进一步缩小尺寸以利用定时余量。

根据本公开的一些实施例，减少时钟功率贡献的一种方式是在较低电源电压下操作时钟路径，同时将数据路径保持在高电源以维持性能。为了得到降低时钟网格功率和定序时钟负载功率两者的最大益处，时钟以较低的电源操作直到定序。与数据路径相比，时钟路径的电源电压越低，功率节省越多。因此，降低时钟电源可以实现最大的功率节省，其中这些定序逻辑在该时钟电源的pvt(功率、电压和温度)变化中起作用。

由于这些低电源时钟定序逻辑引起的任何延迟损失可以通过数据路径电源的小幅增加来补偿，而这是以功率增加为代价的。因此，减少这些定序延迟开销可以实现净功率增益。不同的电源电平下的操作时钟路径和数据路径可能导致dc(直流)短路电流。在某些情况下，dc功耗的增加与动态功耗或开关功耗的减少之间的权衡，相较于数据路径，从在更低电源中操作的时钟路径，显然偏好使用单独的电源以用于时钟路径和数据路径。例如，动态功率的节省超过了dc短路电流的成本。

各个实施例描述了低时钟电源电压可中断定序逻辑(例如，锁存器和/或触发器(ff))。在一些实施例中，这些定序逻辑不具有dc短路电流并且部分地中断，并且因此，改善最低操作时钟电源电压以用于最大功率节省和最小延迟开销。各种实施例描述了一系列的低时钟电源电压和高电源数据路径锁存器/触发器以降低全芯片时钟功率。部分可中断设计可实现鲁棒的低时钟电源电压操作和最小的延迟开销，该部分可中断设计具有电路和静态cmos(互补金属氧化物半导体)实现中减少的争用。

在各个实施例中，使用受时钟控制的基于n型旁通锁存器/触发器，该锁存器/触发器不会遭受数据竞争/翻转，而数据竞争/翻转将在受时钟控制的传输门(tg)中看到。注意，tg是由n型设备和p型设备的并联耦合形成。当时钟路径具有较低的电源时，tg的p型设备可能不会完全关闭(例如，它部分接通)，这可能导致数据竞争/翻转。

在一些实施例中，在触发器内部使用本地时钟反相器，并且该本地时钟反相器连接到低电源电压以防止dc短路电流。在一些实施例中，在矢量设计中，本地时钟反相器跨多个触发器被共享，从而减少任何n阱断开区域开销。在一些实施例中，低电源本地时钟反相器n阱连接到高电源以去除n阱区域开销。在一些实施例中，受时钟控制的p型设备(或晶体管)插在锁存器的交叉耦合的反相器之间，导致部分中断。因此，减少了锁存器写入期间的争用。在一些实施例中，受数据控制的p型设备被插入锁存器中，以有助于完成对ff或锁存器的状态节点的写入“1”。这种减少的争用和写入“1”的帮助，在pvt变化下，导致较低的时钟电源电压具有低延迟影响。根据各实施例，其他技术效果将明显。

在下面的描述中，讨论了很多细节以提供对本公开的实施例的更彻底的解释。然而，对于本领域的技术人员将明显的是，本公开的实施例可在没有这些具体细节的情况下实践。在其他实例中，以框图形式而非详细地示出了众所周知的结构和设备以避免模糊本公开的实施例。

注意，在实施例的相应附图中，信号用线条表示。某些线条可能更粗从而指示更多的成分信号路径，和/或在一端或多端具有箭头从而指示主要信息流动方向。这种指示并非旨在是限制性的。而是，这种线条与一个或多个示例性实施例结合使用以帮助更容易地理解电路或逻辑单元。如设计需要或偏好所指示的，任何表示的信号实际上可以包括可以在任一方向上传播的一个或多个信号，并且可以使用任何合适类型的信号方案来实现。

在整个说明书中，以及在权利要求书中，术语“连接(connected)”指已连接的物体之间的直接连接(比如，电、机械、或磁性连接)，不存在任何中介设备。术语“耦合(coupled)”指直接或间接连接，例如已连接的物体之间的直接电、机械、或磁性连接，或者通过一个或多个无源或有源中介设备的间接连接。术语“电路(circuit)”或“模块(module)”可以指被安排用于彼此合作以提供期望功能的一个或多个无源和/或有源组件。术语“信号(signal)”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一个(a)”、“一种(an)”以及“所述(the)”的意义包括复数引用。“在……中”(“in”)的意思包括“在……中”(“in”)和“在……上”(“on”)。

术语“缩放(scaling)”通常指代将设计(原理图和布局)从一种处理技术转换到另一种处理技术，并且随后减少布局区域。术语“缩放(scaling)”通常还指代在相同的技术节点内缩小布局和设备。术语“缩放(scaling)”还可以指相对于另一个参数(例如，电源电平)的调整(例如，减慢或加速，即分别按比例缩小、或按比例放大)。术语“基本上(substantially)”、“接近(close)”、“大约(approximately)”、“近似(near)”和“约(about)”通常指在目标值的+/-10％内。

除非另有说明，使用序数形容词“第一(first)”、“第二(second)”、“第三(third)”等来描述共同的对象，仅仅指示相同对象的不同实例被提及，并且不旨在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其他方式处于给定序列中。

为了本公开的目的，短语“a和/或b”以及“a或b”是指(a)、(b)或(a和b)。出于本公开的目的，短语“a，b和/或c”表示(a)、(b)、(c)、(a和b)、(a和c)、(b和c)，或(a，b和c)。本说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“上方”、“下方”等，如果有的话，该术语用于描述目的而不一定用于描述永久相对位置。

为了实施例的目的，此处描述的各个电路和逻辑块中的晶体管是金属氧化物半导体(mos)晶体管或其衍生物，其中，所述mos晶体管包括漏极端子、源极端子、栅极端子和体端子(bulkterminal)。所述晶体管和/或mos晶体管衍生物还包括三栅极和鳍式fet(finfet)晶体管、环栅圆柱形晶体管(gateallaroundcylindricaltransistors)、隧道fet(tfet)、方线、或矩形带状晶体管、铁电fet(fefet)或实现与碳纳米管或自旋电子设备类似的晶体管功能的其他设备。mosfet对称的源极端子和漏极端子即为完全相同的端子并且在此可互换地使用。另一方面，tfet设备具有非对称的源极端子和漏极端子。本领域的技术人员将理解的是，在不背离本公开的范围的情况下，可以使用其他晶体管(例如，双极结型晶体管—bjtpnp/npn、bicmos、cmos等)。术语“mn”表示n型晶体管(例如，nmos、npnbjt等)，并且术语“mp”指示p型晶体管(例如，pmos、pnpbjt等)。

图1示出了tg受保护的输入锁存器100和主从触发器(ff)110。tg受保护的输入锁存器100包括如图所示耦合在一起的数据节点“d”、时钟节点“clk”、输出节点“q”，内部节点“clk#”、“m”和“m#”，反相器101、tg102，反相器103、三态反相器104、反相器105和时钟反相器106。在整个公开中，对节点名称和信号名称的引用可互换使用。例如，取决于句子的上下文，“clk”可以指该节点上的时钟节点“clk”或时钟信号“clk”。

tg受保护的ff110包括如图所示耦合在一起的数据扫描输入节点“dscan”、数据输入节点“din”、扫描多路复用器控制节点“ssb”、时钟节点“clk”、输出节点“q”，内部节点“clk#”、“clk##”、“db”、“m”、“m#”、“s”、“s#”，数据扫描缓冲器111、扫描多路复用器(mux)112、第一tg113、第一时钟反相器114、第二时钟反相器115、主锁存器反相器116、主锁存器三态反相器117、第二tg118、从锁存器反相器119、从锁存三态反相器120以及输出反相器121。

在一个示例中，当使用低电源提供tg锁存器100/触发器110的时钟输入“clk”而tg锁存器100/触发器110的其他门由高电源控制时，在本地时钟反相器中可能存在dc短路电流(例如，反相器106和114的p设备可能未完全关闭)。为了防止这种dc短路电流，这些tg锁存器100/触发器110的内部本地时钟反相器可以在低时钟电源(例如，生成“clk”信号的相同电源电平)下操作。

在一些实施例中，tg锁存器100的时钟反相器106相较于tg锁存器100的其余晶体管(和/或逻辑)在更低的电源上操作。在一些实施例中，相较于tgff110的其余晶体管(和/或逻辑)，tgff110的第一时钟反相器114和第二时钟反相器115分别在更低的电源上操作。灰色阴影时钟路径(与较暗的阴影数据路径相反)表示相较于数据路径在更低的电源上操作的路径。在基于n阱的工艺技术中(例如，其中，在n阱中形成p型设备)，该工艺技术的所有晶体管的(多个)n阱耦合到单个电源。该电源通常是具有tg锁存器100/触发器110的芯片的操作电压。本领域技术人员将理解，p型晶体管的基板或主体通常与操作电源耦合，以减少亚阈值(subthreshold)泄漏和阈值电压偏移。

在一些实施例中，为了降低锁存器和触发器的电源消耗，相较于数据路径，时钟路径在更低的电源上操作。因此，相较于锁存器或触发器的其余的n阱，时钟路径的n阱耦合到不同的电源。这种n阱的分离可能需要在低电源n阱和高电源n阱之间的n阱断开，从而导致面积开销。此外，在这些tg锁存器100/触发器110中使用基于较低电源的时钟信号(例如，“clk”、“clk#”和“clk##”)来操作或控制tg102、tg113和tg118，当管理器保持数据时，可能导致tg102、tg113和tg118部分地接通，从而导致数据竞争/翻转。

图2示出了寄存器堆(rf)高相位锁存器200。锁存器200包括时钟节点“clk”、数据节点“d”、输出节点“q”、内部节点“d#”、“m”、“m#”，反相器201、202和203，访问设备mn1和mn4，以及如图所示具有耦合到一起的设备(或晶体管)mp1、mn2、mp2和mn3的交叉耦合反相器。灰色阴影时钟路径(与较暗的阴影数据路径相反)表示相较于其余的数据路径(即，数据路径)在更低的电源上操作的路径。

在一些实施例中，锁存器200不具有本地内部时钟反相器，并且因此不具有dc短路功率或n阱断开区域开销。在一些实施例中，锁存器200通过n型访问设备mn1写入，并且因此可能不会受到部分导通的传输门的影响，导致数据竞争/翻转。然而，该电路可能在写入操作期间遭受n型旁通mn1和p型上拉(pull-up)mp2之间的争用。在工艺差异下，且当时钟路径相较于数据路径以更低的电源工作时，这种争用可能会恶化。该争用可能导致写入失败并且可能限制锁存器200可以操作的最低时钟电压。在一些实施例中，可以通过将p型设备与设备mp1串联堆叠并且通过堆叠n型设备与设备mn2串联来减少争用。

图3示出了根据本公开的一些实施例的低时钟电源电压可中断高相位锁存器300。在一些实施例中，锁存器300包括时钟节点“clk”、数据节点“d”、输出节点“q”、内部存储节点“m”和“m#”，n型设备mn1、mn2、mn3、mn4、mn5以及mn6，p型设备mp1、mp2、mp3、mp4、mp5和mp6，以及如图所示耦合在一起的反相器301和302。灰色阴影时钟路径(与较暗的阴影数据路径相反)表示相较于数据路径在更低的电源上操作的路径。

与锁存器200类似，在一些实施例中，锁存器300也不具有本地内部时钟反相器，并且因此不具有dc短路功率或n阱断开区域开销。在一些实施例中，跨交叉耦合的反相器之间插入的受时钟控制的p型设备mp3和mp5导致部分中断，从而减少了锁存器写入期间的争用。这里，没有在其中插入时钟或数据受控设备的交叉耦合的反相器包括用于第一反相器的晶体管mp1和mn3，以及用于第二反相器的晶体管mp4和mn5。第一反相器的输出“m#”耦合到第二反相器的输入(例如，晶体管mp4和mn5的栅极端子)。第二反相器的输出“m”耦合到第一反相器的输入(例如，晶体管mp1和mn3的栅极端子)。因此，第一反相器和第二反相器一起变为交叉耦合。

在一些实施例中，数据受控的p型设备mp2和mp6被插入交叉耦合的反相器中，以帮助完成写入“1”到状态节点“m#”和“m”的操作。在一些实施例中，在具有低延迟影响的pvt变化下，减少的争用和写入“1”有助于降低时钟路径电源电压。在一些实施例中，锁存器300可以用于非定时关键路径中。

图4示出了根据本公开的一些实施例的低时钟电源电压可中断主从高相位ff400。在一些实施例中，ff400包括如图所示耦合在一起的扫描数据缓冲器401、扫描多路复用器402、时钟反相器403、高相位主中断锁存器410、高相位从中断锁存器420、数据扫描节点“dscan”、数据输入节点“din”、时钟节点“clk”、输出节点“q”，内部节点“clk#”、“d”、“d#”、“m#”、“m”，“s#”和“s”。这里，“高相位”是指在“clk”的高相位期间锁存数据。例如，在“clk”的高相位期间，锁存器是透明的。在一些实施例中，扫描多路复用器402和相关联的缓冲器401被移除以形成非扫描启用的ff。对于扫描启用的ff，在扫描模式期间，“ssb”可以选择“dscan”以用于“d#”，而对于非扫描模式，“ssb”可以选择“din”以用于“d#”。

在一些实施例中，高相位主可中断锁存器410包括反相器411，n型设备mn1、mn2、mn3、mn4、mn5和mn6；以及如图所示耦合在一起的p型设备mp1、mp2、mp3、mp4、mp5和mp6。在一些实施例中，高相位从中断锁存器420包括反相器421，n型晶体管mn11、mn22、mn33、mn44、mn55、mn66；和如图所示耦合在一起的p型设备mp11、mp22、mp33、mp44、mp55和mp66。灰色阴影时钟路径(与较暗的阴影数据路径相反)表示相较于数据路径在更低的电源上操作的路径。

在一些实施例中，ff400具有本地时钟反相器403，该反相器403在较低电源下操作驱动高相位主中断锁存器410，接着是高相位从中断锁存器420。在一些实施例中，数据路径的电源进一步增加超过时钟路径的较低电源，以补偿由于时钟路径的较低电源而导致的定时余量。

在一些实施例中，“clk”和“clk#”根据较低的电源来切换。参考主可中断锁存器410，在一些实施例中，晶体管mn2和mn6可操作以通过“clk#”信号完全关闭。在一些实施例中，主可中断锁存器410的晶体管mp3和mp5通过基于较低电源的“clk#”信号部分地关闭。因此，减少了主中断锁存器410中的争用。参考从可中断锁存器420，在一些实施例中，晶体管mn22和mn66可操作以通过“clk”信号完全关闭。在一些实施例中，从可中断锁存器420的晶体管mp33和mp55通过基于较低电源的“clk”信号部分地关闭。因此，减少了从中断锁存器420中的争用。

在一些实施例中，时钟路径(该时钟路径在较低电源下操作)中的p型晶体管的n阱由较低电源偏置。在一些实施例中，数据路径(该数据路径在较高电源下操作)中的p型晶体管的n阱由较高电源偏置。因此，根据一些实施例，在时钟的晶体管的n阱和数据p型晶体管之间存在n阱断开。

图5示出了根据本公开的一些实施例的具有在低电源上操作的共享锁定时钟反相器的矢量可中断ff500。应指出的是，图5的具有与任何其他图的元件相同的附图标记(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。在一些实施例中，ff500包括低电源n阱区510和高电源n阱区520。在一些实施例中，两个电源之间的n阱断开的面积开销可以通过创建该触发器的矢量版本来分摊，该触发器在多个ff之间共享内部本地时钟反相器。在一些实施例中，较低电源偏置的n阱区510(例如，低vccn阱)包括共享的时钟反相器511(例如，403)以接收时钟“clk”并提供“clk”和时钟“clk#”的反向版本到高电源偏置的n阱区520。在一些实施例中，高电源n阱区520包括多个ff。这里，示出了四个这样的ff5211-4作为示例。然而，任何数量的ff都可以被矢量化。在一些实施例中，ff5211-4是扫描启用的(例如，它们可操作以接收数据扫描输入)。尽管图5的实施例是参考矢量化ff示出的，但是锁存器也可以被矢量化并且可以共享本地时钟反相器。

图6示出了根据本公开的一些实施例的共同的n阱可中断ff600。应指出的是，图6的具有与任何其他图的元件相同的附图标记(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。在一些实施例中，提供共同n阱可中断触发器620，该触发器620将低电源时钟反相器611的n阱连接到高电源。在这种情况下，以结泄漏的小幅增加为代价，不需要n阱断开。

图7示出了根据本公开的一些实施例的较低时钟电源电压共享管理器(shared-keeper)主可中断ff和共享管理器(shared-keeper)和脚部从可中断ff700。在一些实施例中，ff700包括如图所示耦合在一起的扫描多路复用器701、时钟反相器702、高相位主中断锁存器710、高相位从中断锁存器720、数据扫描节点“dscan”、数据输入节点“din”、时钟节点“clk”、输出节点“q”，内部节点“clk#”、“d”、“d#”、“m#”、“m”，“s#”和“s”。这里，“高相位”是指在“clk”的高相位期间锁存数据。

在一些实施例中，高相位主中断锁存器710包括如图所示耦合在一起的n型晶体管mn1、mn2、mn3、mn4、mn5和mn6；p型晶体管mp1、mp2、mp3、mp4、mp5、mp6和mp7以及数据反相器711。这里，晶体管mp3是共享的管理器。在一些实施例中，高相位从中断锁存器720包括如图所示耦合在一起的n型晶体管mn7、mn8、mn9、mn10和mn11；p型晶体管mp8、mp9、mp10、mp11、mp12、mp13和mp14；以及输出反相器721。这里，晶体管mp10是共享管理器，而晶体管mn11是共享脚部。

在一些实施例中，使用主锁存器710中的3-时钟晶体管来实现主从ff700：主(n-第一)共享管理器mp3，n型晶体管mn1和n型晶体管mn6。在一些实施例中，使用从锁存器720中的2-时钟晶体管来实现主从ff700：从共享管理器mp10和共享脚部mn11。包括本地时钟反相器702的两个晶体管，并将它们与主锁存器710的三个时钟晶体管和从锁存器720的两个时钟晶体管相加，主从ff700中的总时钟晶体管是七个时钟晶体管。相比之下，传统的基于tg的ff具有十二个时钟晶体管。通过将时钟晶体管从十二个减少到七个，减少了以时钟频率切换的晶体管，从而降低了功耗。

与ff400的8个时钟晶体管和本地时钟反相器相比，ff700在主从锁存器内具有更少的时钟晶体管。ff700进一步降低了超过ff400的时钟功率的时钟功率。根据一些实施例，由于减少了时钟晶体管的数量，所以可以增大ff700时钟n型下拉晶体管的尺寸以进一步降低时钟电源电压。这通过利用降低时钟电源来降低时钟功率而抵消了由于尺寸增加而导致的时钟功率的增加。

在一些实施例中，共享管理器mp3向包括晶体管mp4、mp5、mn3和mn4的交叉耦合的反相器提供电源。在一些实施例中，共享管理器mp10向包括晶体管mp11、mp12、mn8和mn9的交叉耦合的反相器提供电源。在一些实施例中，通过消除单独的n型晶体管来形成共享脚部mn11，该n型晶体管可以分别耦合在串联晶体管mn7和mn10中。

在一些实施例中，主锁存器和从锁存器(分别为710和720)之间的本地时钟反相器702将主锁存器710改变为n-第一锁存器(例如，高相位透明锁存器)，该n-第一锁存器消除了从锁存器720的高到低切换输入条件，并且因此消除了共享管理器/脚部锁存器中的电荷共享。

图8示出了根据一些实施例的具有低时钟电源电压可中断ff或锁存器的智能设备或计算机系统或soc(片上系统)。应指出的是，图8的具有与任何其他图的元件相同的附图标号(或名称)的那些元件可以采用与所描述的方式类似的任何方式操作或运行，但不限于这样的方式。

图8示出了可以使用平整表面接口连接器的移动设备的实施例的框图。在一些实施例中，计算设备2100表示移动计算设备(诸如计算平板电脑、移动电话或智能电话、支持无线的电子阅读器或其他无线移动设备)。应理解的是，总体上示出了某些组件，在计算设备1600中没有示出这个设备的全部组件。

在一些实施例中，根据所讨论的一些实施例，计算设备2100包括具有低时钟电源电压可中断ff或锁存器的第一处理器2110。根据一些实施例，计算设备2100的其他框还可以包括低时钟电源电压可中断ff或锁存器。本公开的各种实施例还可以包括2170内的网络接口(诸如无线接口)使得系统实施例可以合并到无线设备(例如，蜂窝电话或个人数字助理)中。

在一个实施例中，处理器2110(和/或处理器2190)可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备或其他处理设备。由处理器2110执行的处理操作包括操作平台或操作系统的执行，应用程序和/或设备功能在该操作平台或操作系统上执行。处理操作包括与人类用户或与其他设备的i/o(输入/输出)相关的操作，与电源管理相关的操作，和/或与将计算设备2100连接到另一设备相关的操作。处理操作还可以包括与音频i/o和/或显示i/o有关的操作。

在一个实施例中，计算设备2100包括音频子系统2120，该音频子系统2120表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码器)组件。音频功能可包括扬声器和/或耳机输出，以及麦克风输入。用于这些功能的设备可以集成到计算设备2100中，或者连接到计算设备2100。在一个实施例中，用户通过提供由处理器2110接收和处理的音频命令来与计算设备2100交互。

显示子系统2130代表为用户提供视觉和/或触感显示以便与计算设备2100进行交互的硬件(例如，显示设备)和软件(例如，驱动程序)组件。显示子系统2130包括显示接口2132，该显示接口2132包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示器接口2132包括与处理器210分离以执行与显示器相关的至少一些处理的逻辑。在一个实施例中，显示子系统2130包括向用户提供输出和输入的触摸屏(或触摸板)设备。

i/o控制器2140表示与用户的交互相关的硬件设备和软件组件。i/o控制器2140可操作用于管理作为音频子系统2120和/或显示子系统2130的一部分的硬件。另外，i/o控制器2140示出连接至计算设备2100的附加设备的连接点，用户可以通过所述连接点与所述系统进行交互。例如，可以附接到计算设备2100的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或键区设备、或者用于特定应用(诸如读卡器或其他设备)的其他i/o设备。

如上所述，i/o控制器2140可以与音频子系统2120和/或显示子系统2130交互。例如，通过麦克风或其他音频设备的输入可以为计算设备2100的一个或多个应用或功能提供输入或命令。另外，替代显示输出或除了显示输出之外，还可以提供音频输出。在另一示例中，如果显示子系统2130包括触摸屏，则该显示设备还充当输入设备，所述输入设备可以通过i/o控制器2140至少部分地进行管理。在计算设备2100上还可以有附加的按钮或开关用于提供由i/o控制器2140管理的i/o功能。

在一个实施例中，i/o控制器2140管理诸如加速度计、相机、光传感器或其它环境传感器这样的设备，或(可以包括在计算设备2100中的)其它硬件。输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作(诸如过滤噪声、调整显示以用于亮度检测、将闪光灯应用于相机、或者其他特征)。

在一个实施例中，计算设备2100包括电源管理2150，该电源管理2150对电池电力使用、电池充电以及与节电操作有关的特征进行管理。存储器子系统2160包括用于将信息存储在计算设备2100中的存储器设备。存储器可以包括非易失性(如果存储器设备断电则状态不改变)和/或易失性(如果存储器设备断电则状态不确定)存储器设备。存储器子系统2160可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算设备2100的应用和功能的执行有关的系统数据(无论长期的还是临时的)。

还提供了多个实施例的元件作为存储计算机可执行指令(例如，用于实现本文所讨论的任何其他过程的指令)的机器可读介质(例如，存储器2160)。机器可读介质(例如，存储器2160)可以包括但不限于：闪存、光盘、cd-rom、dvdrom、ram、eprom、eeprom、磁卡或光卡、相变存储器(pcm)、或适用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以被下载作为计算机程序(例如，bios)，所述计算机程序可以经由通信链路(例如，调制解调器或网络连接)以数据信号的方式从远程计算机(例如，服务器)被传送至进行请求的计算机(例如，客户端)。

连接2170包括硬件设备(例如，无线和/或有线连接器以及通信硬件)和软件组件(例如，驱动程序、协议栈)，以使计算设备2100能够与外部设备进行通信。计算设备2100可以是单独的设备(诸如其他计算设备、无线接入点或基站)以及外围设备(如头戴式设备、打印机或其它设备)。

连接2170可以包括多种不同类型的连接。出于概括，以蜂窝连接2172和无线连接2174展示了计算设备2100。蜂窝连接2172总体上指的是由无线运营商提供的蜂窝网络连接，如，经由gsm(全球移动通信系统)或其变体或衍生体、cdma(码分多址)或其变体或衍生体、tdm(时分复用)或其变体或衍生体、或其他蜂窝服务标准提供的蜂窝网络连接。无线连接(或无线接口)2174指非蜂窝的无线连接，并且可以包括个域网(诸如，蓝牙、近场等)、局域网(诸如，wi-fi)和/或广域网(例如，wimax)，或者其他无线通信。

外围连接2180包括用于进行外围连接的硬件接口和连接器，以及软件部件(例如，驱动程序、协议栈)。应理解的是，计算设备2100可以是去往其他计算设备(“去往”2182)的外围设备，并且可以具有与其连接的外围设备(“来自”2184)。计算设备2100通常具有用于连接到其他计算设备的“对接”连接器，以用于诸如管理(例如，下载和/或上传、更改、同步)计算设备2100上的内容的目的。另外，对接连接器可以允许计算设备2100连接到允许计算设备2100控制内容输出的某些外围设备，例如，视听系统或其他系统。

除了专用的对接连接器或其他专用连接硬件以外，计算设备2100可以经由公共或基于标准的连接器进行外围连接1680。公共类型可包括通用串行总线(usb)连接器(其可包括任意数量的不同硬件接口)、包括小型显示端口(mdp)的显示端口、高清多媒体接口(hdmi)、火线(firewire)或其他类型。

说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”的引用意味着结合实施例描述的特定特征、构造或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”、或“一些实施例”的多处出现不必全部指代相同的实施例。如果说明书陈述组件、特征、构造或特性“可以”、“可能”、或“能够”被包括，则不需要包括该特定组件、特征、构造或特性。如果说明书或权利要求书提及“一(a)”或“一个(an)”要素，则并非意味着仅存在一个要素。如果说明书或权利要求书提及“附加”要素，则那并不排除存在多于一个的附加要素。

此外，在一个或多个实施例中，可以以任何适当的方式来组合特定特征、结构、功能或特性。例如，第一实施例可以与第二实施例在任何地方进行组合，其中，与这两个实施例相关联的具体特征、结构、功能或特性不相互排斥。

虽然已经结合本公开的具体实施例描述了本公开，但是根据前述描述，这些实施例的许多替代、修改和变化对于本领域普通技术人员将是明显的。本公开的实施例旨在涵盖落入所附权利要求书的宽范围内的全部此类替代方案、修改和改变。

另外，为了简化图示和讨论以及为了不使本公开模糊，可以在所呈现的附图中示出或不示出到集成电路(ic)芯片和其他组件的公知的电源/接地连接。此外，布置可以以框图的形式示出，以避免模糊本公开，并且还鉴于以下事实：关于完成这样的框图布置的实现方式的细节高度依赖于在其中实现本公开的平台(即，这样的细节应当完全处在本领域技术人员的视界中)。具体细节(例如，电路)被阐述以便描述本公开的示例性实施例，对本领域技术人员来说应当显而易见的是：本公开可以在无需这些细节或者采用这些实施例细节的变化的情况下被实践。因此，描述被认为是说明性的，而非限制性的。

以下示例涉及其他的实施例。可在一个或多个实施例中的任何地方使用这些示例中的细节。还可以关于方法或过程实现本文所描述的设备的所有可选特征。

例如，提供了一种设备，包括：时钟节点，该时钟节点用于提供使用第一电源生成的时钟信号；数据节点，用于提供使用第二电源生成的数据信号，其中第一电源具有比第二电源的电压电平低的电压电平；数据反相器，该数据反相器耦合到数据节点；第一反相器，该第一反相器具有耦合到时钟节点的第一时钟可中断p型设备和耦合到数据节点的第一数据输入p型设备；以及第二反相器，该第二反相器具有耦合到第一反相器的输入的输出，以及耦合到第一反相器的输出的输入，其中第二反相器包括第二时钟可中断p型设备和第二数据输入p型设备，该第二时钟可中断p型设备耦合到时钟节点，该第二数据输入p型设备耦合到数据反相器。

在一些实施例中，第一时钟可中断p型设备与第一反相器的第一p型设备串联耦合。在一些实施例中，所述设备包括：第二p型设备，该第二p型设备与第一时钟可中断p型设备并联耦合，其中第二p型设备具有耦合到数据节点的栅极端子；以及第一时钟启用n型设备，该设备与第一时钟可中断p型设备和第二p型设备串联耦合，其中第一时钟启用n型设备具有耦合到时钟节点的栅极端子。在一些实施例中，第一反相器包括与第一时钟可中断p型设备串联耦合的第三n型设备，其中第三n型设备的栅极端子耦合到第二反相器的输入。

在一些实施例中，所述设备包括：第一访问设备，该第一访问设备具有耦合到数据节点的栅极端子；以及第二访问设备，该第二访问设备具有耦合到数据反相器的输出的栅极端子。在一些实施例中，第二时钟可中断p型设备与第二反相器的第一p型设备串联耦合。在一些实施例中，该设备包括：第六p型设备，该第六p型设备与第二时钟可中断p型设备并联耦合，其中第六p型设备具有耦合到数据反相器的输出的栅极端子；以及第二时钟启动n型设备与第二时钟可中断p型设备和第六p型设备串联耦合，其中第二时钟启动n型设备具有耦合到时钟节点的栅极端子。在一些实施例中，第二反相器包括与第二时钟可中断p型设备串联耦合的第五n型设备，其中第五n型设备的栅极端子耦合到第一反相器的输出。在一些实施例中，该设备包括：输出反相器，该输出反相器具有输入耦合到第一反相器的输出。

在另一示例中，提供了一种系统，其包括：存储器；处理器，该处理器耦合到存储器，该处理器具有定序电路，该定序电路包括根据上述设备的设备；以及无线接口，该无线接口用于允许处理器与另一设备通信。

在另一示例中，提供了一种设备，其包括：时钟反相器，该时钟反相器具有耦合到时钟节点的输入，所述时钟反相器具有输出，其中所述时钟反相器具有n阱，所述n阱耦合到第一电源；以及多个定序逻辑，该多个定序逻辑耦合到时钟反相器的输出并且还耦合到时钟节点，其中多个定序逻辑的至少一个定序逻辑具有耦合到第二电源的n阱，其中，第二电源具有比第一电源的电压电平低的电压电平。在一些实施例中，时钟反相器的n阱与至少一个定序逻辑的n阱分离。在一些实施例中，定序逻辑是锁存器或触发器之一。在一些实施例中，锁存器是可中断的高相位锁存器。在一些实施例中，使用可中断的高相位主锁存器和可中断的高相位从锁存器来实现触发器。在一些实施例中，触发器具有带有共享管理器的主锁存器，并且其中触发器具有带有共享管理器和共享脚部的从锁存器。

在另一示例中，提供了一种系统，其包括：存储器；处理器，该处理器耦合到存储器，该处理器具有定序电路，该定序电路包括根据上述设备的设备；以及无线接口，该无线接口用于允许处理器与另一设备通信。

在另一示例中，提供了一种方法，包括：向时钟节点提供使用第一电源生成的时钟信号；向数据节点提供使用第二电源生成的数据信号，其中第一电源具有比第二电源的电压电平低的电压电平；其中数据节点耦合到数据反相器；其中，时钟节点耦合到第一反相器，该第一反相器具有第一时钟可中断p型设备，以及耦合到数据节点的第一数据输入p型设备；并且其中第一反相器具有耦合到第二反相器的输出的输入，其中第二反相器具有耦合到第一反相器的输出的输入，并且，其中第二反相器包括第二时钟可中断p型设备和第二数据输入p型设备，该第二时钟可中断p型设备耦合到第二反相器，该第二数据输入p型设备耦合到数据反相器的第二数据输入p型设备。

在一些实施例中，第一时钟可中断p型设备与第一反相器的第一p型设备串联耦合。在一些实施例中，第一时钟可中断p型设备并联耦合到第二p型设备，其中第二p型设备具有耦合到数据节点的栅极端子；并且其中第一时钟启用n型设备与第一时钟可中断p型设备和第二p型设备串联耦合，其中第一时钟启用n型设备具有耦合到时钟节点的栅极端子。

在一些实施例中，其中第一反相器包括与第一时钟可中断p型设备串联耦合的第三n型设备，其中第三n型设备的栅极端子耦合到第二反相器的输入。在一些实施例中，第一访问设备具有耦合到数据节点的栅极端子；并且第二访问设备具有耦合到数据反相器的输出的栅极端子。在一些实施例中，第二时钟可中断p型设备与第二反相器的第一p型设备串联耦合。在一些实施例中，第六p型设备并联耦合到第二时钟可中断p型设备，其中第六p型设备具有耦合到数据反相器的输出的栅极端子；并且第二时钟启用n型设备与第二时钟可中断p型设备和第六p型设备串联耦合，其中第二时钟启用n型设备具有耦合到时钟节点的栅极端子。

在一些实施例中，第二反相器包括与第二时钟可中断p型设备串联耦合的第五n型设备，其中第五n型设备的栅极端子耦合到第一反相器的输出。在一些实施例中，输出反相器具有耦合到第一反相器的输出的输入。

在另一个示例中，提供了一种用于执行上述方法的设备。

提供了将允许读者确定本技术性公开的本质和主旨的摘要。提交该摘要，并且理解该摘要将不用于限制权利要求书的范围或含义。据此将以下权利要求结合到具体实施方式中，其中每一项权利要求独立地代表单独的实施例。