多层基板以及多层基板向电路基板的安装构造的制作方法

本实用新型涉及包含在两面形成有导体图案的绝缘性树脂的基材被层叠并被热压接而成的多层基板以及其向电路基板的安装构造。

背景技术：

以往，在形成有导体图案的基材通过加热压制而被层叠从而构成的多层基板，为了高密度化，可能通过镀覆来形成窄间距的线圈图案。此外，为了减少基材的层叠数，可能在基材的两面形成导体图案。

例如在专利文献1中记载了一种在由绝缘性树脂构成的基材的两面形成导体图案并在其导体图案成膜镀膜后进行层叠的线圈部件。

在先技术文献

专利文献

专利文献1：JP特开2012-248630号公报

技术实现要素：

-实用新型要解决的课题-

通过利用镀覆法，使导体图案加厚或者使相邻导体图案间隔变窄的方法，镀膜越厚，导体图案的剖面积越大，因此导体图案的每单位长度的电阻值变低。但是，根据镀槽内的镀槽的对流状况、电镀的情况下的电极间距离、导体图案的形状的不同等，镀膜的生长速度(析出速度)有偏差。因此，越增厚镀膜，膜厚之差越容易变大，导体图案的厚度/宽度越容易变得不均匀。因此，若使相邻的导体图案的中心间距离较窄(设为窄间距) 来以高密度形成导体图案，则导体图案彼此容易接触，产生短路。

此外，在将树脂基材层叠构成的多层基板的情况下，越靠近最外层，越容易承受加热压制时的热量，树脂流动容易变大。由于该树脂流动，导体图案在层间容易短路。

因此，本实用新型的目的在于，提供一种对成膜有镀膜的导体图案彼此的层叠方向上的短路进行抑制的多层基板以及该多层基板向电路基板的安装构造。

-解决课题的手段-

(1)本实用新型的多层基板的特征在于，具备：

多个树脂基材；

接合层，被夹在多个所述树脂基材的层叠方向相邻的树脂基材彼此之间；和

多个导体图案，分别形成于多个所述树脂基材的两面，表面是镀膜，

多个所述树脂基材包含：具有第1面及与该第1面相反的面的第2面的第1树脂基材；和具有与所述第2面对置的第3面及与该第3面相反的面的第4面的第2树脂基材，

多个所述导体图案包含：形成于所述第1面且表面为镀膜的第1导体图案；形成于所述第2面且表面为镀膜的第2导体图案；形成于所述第3 面且表面为镀膜的第3导体图案；以及形成于所述第4面且表面为镀膜的第4导体图案，

所述第1导体图案未与其他导体图案对置，位于比所述第2导体图案更靠近一个最外层的位置，

所述第2导体图案的镀膜的膜厚比所述第1导体图案的镀膜的膜厚薄，

包含所述第1树脂基材、所述接合层以及所述第2树脂基材在内的多个层被层叠并被热压接。

这样，通过膜厚较厚的第1导体图案位于靠近最外层的位置，从而容易经由该热传导性较高的第1导体图案来向层叠体的内部传递热量。因此，能够减小内层的接合所需的加热冲压机的热量，能够相对减小施加于靠近最外层的树脂基材的热量，因此能够抑制伴随着树脂流动的变形(热变形)。

此外，通过上述结构，由于在比第1树脂基材更靠近最外表面(上表面或者安装面)的位置不存在导体图案，因此即使形成于第1面的导体图案较厚，也不会产生该导体图案与在层叠方向对置的导体的短路。此外，由于第2面的导体图案相对较薄，因此可减少该第2面的导体图案与隔着接合层而对置的导体图案的短路的可能性。因此，相比于多个导体图案的全部为具有同一厚度的镀膜的导体图案、多层基板的层叠厚度相同的构造，可减少短路的可能性。通过相同的理由，能够使多层基板的层叠厚度较薄。进一步地，相比于多个导体图案的全部是具有较薄的镀膜的导体图案的构造，可得到具备低电阻的导体图案的多层基板。

(2)优选所述接合层在规定的压制温度下的流动性比多个所述树脂基材高。这样，即使接合层在压制温度下容易流动，也可抑制压制时的热变形所导致的层间短路。

(3)优选所述第3导体图案的镀膜的膜厚比所述第4导体图案的镀膜的膜厚薄。由此，即使将第2面与第3面接近，导体图案彼此也难以接触，可实现低背化。

(4)优选多个所述导体图案的至少一部分被埋设于所述树脂基材。由此，导体图案的与埋设于树脂基材的厚度相应的部分(即与树脂基材的厚度相应的部分)也作为镀膜的膜厚而发挥作用。因此，若与层叠方向上相邻的导体图案的间隔相同，则能够增大导体图案的剖面积，若导体图案的剖面积相同，则能够增大与层叠方向上相邻的导体图案的间隔。

(5)优选所述第1导体图案、所述第2导体图案、所述第3导体图案以及所述第4导体图案的基底为金属箔，所述镀膜的膜厚比所述基底的厚度厚。由此，基底电极通过光刻等，能够形成窄间距的(相邻的导体图案的中心间距离较窄)导体图案，镀膜通过其生长，成为厚度方向的纵横比较高的导体图案。因此，为窄间距，并且导体图案的剖面积变大，能够有效地减小每单位长度的电阻值。此外，镀膜的膜厚越增厚，镀膜的膜厚之差越显著，但根据本实用新型，即使这样镀膜厚较厚，也可通过上述构造，防止短路。

(6)优选所述金属箔为铜箔，所述镀膜为铜镀膜。由此，能够容易地构成导电率较高、每单位长度的电阻值较低的导体图案。

(7)优选多个所述导体图案包含根据所形成的面而形成的镀膜厚的导体图案和镀膜薄的导体图案，多个所述导体图案之中的隔着所述接合层而对置的导体图案在俯视下一部分重叠，形成所述薄的导体图案与所述厚的导体图案的对、或者所述薄的导体图案与所述薄的导体图案的对。通过该构造，厚的导体图案与厚的导体图案在层叠方向不对置，可防止其之间的短路。此外，在薄的导体图案与薄的导体图案对置的情况下，镀膜的膜厚之差较小，因此能够减小层间的差值(能够更加接近)，相应地能够减小层叠体的厚度尺寸。

(8)优选所述第1导体图案以及所述第3导体图案是所述镀膜厚的导体图案，所述第2导体图案以及所述第4导体图案是所述镀膜薄的导体图案，所述第2树脂基材比所述第1树脂基材更靠近安装面。

(9)优选所述第2导体图案在所述层叠方向的剖面中以一定的间距而被配置，所述第3导体图案在所述剖面中以一定间距而被配置，并且在所述间距的方向上所述第3导体图案与所述第2导体图案的配置偏移。通过该构造，第2导体图案与第3导体图案的最厚的位置在从层叠方向倾斜的方向(倾斜方向)上是对置的，因此即使第2面与第3面的间隔更窄，也可防止第2导体图案与第3导体图案的短路。

(10)优选所述导体图案是线圈导体图案。通过该构造，线圈导体图案成为以窄间距配置导体图案的构造，因此热传导性较高，本实用新型的作用效果变得显著。

(11)优选还具备端子电极，其形成于多个所述树脂基材以及所述接合层层叠构成的层叠体之中的比所述第1树脂基材更接近于所述第2树脂基材的安装面。由此，为了将该多层基板安装于电路基板，在通过对接近于第1树脂基材的表面进行加热加压来进行安装时，可有效地抑制第1导体图案与第2导体图案的短路。

(12)优选所述端子电极形成于在俯视下未与所述导体图案重叠的位置。通过该构造，在对该多层基板的多个树脂基材进行层叠加热压制时，或者将该多层基板安装于电路基板时，不对俯视下与端子电极重叠的导体图案施加局部压力，能够避免该局部处的短路。

(13)本实用新型的多层基板向电路基板的安装构造的特征在于，具备：

上述(11)或者(12)所述的多层基板；和

安装该多层基板的电路基板，

所述端子电极与形成于所述电路基板的焊盘电极连接。

通过上述构造，由于靠近接近于第1树脂基材的表面的导体即第1导体图案的表面积较大，因此对层叠体加热时的热传导率较高。在将多层基板安装于电路基板时，多层基板的接近于第1树脂基材的表面被加热棒等加热，但其热量迅速传导至处于端子电极的焊料等的接合材料，能够高效地安装多层基板。

-实用新型效果-

根据本实用新型，可得到抑制了成膜有镀膜的导体图案彼此的层叠方向上的短路的多层基板、以及该多层基板向电路基板的安装构造。

附图说明

图1是本实施方式的多层基板101的立体图。

图2(A)是多层基板101的多个树脂基材以及接合层的层叠前的剖视图，图2(B)是其层叠后的剖视图。图2(C)是图1中的A-A部分处的多层基板101的剖视图。

图3是多层基板101的层叠时的剖视图。

图4是多层基板101的分解立体图。

图5是表示多层基板101的制造顺序的流程图。

图6是第2实施方式所涉及的多层基板102的剖视图。

图7是表示多层基板102的向电路基板的安装构造以及多层基板的安装方法的图。

图8是第3实施方式所涉及的多层基板103的剖视图。

图9是表示第4实施方式所涉及的多层基板104的向电路基板的安装构造以及多层基板的安装方法的图。

图10是按照工序顺序表示第5实施方式所涉及的多层基板105的制造方法的图。

图11是按照工序顺序表示第5实施方式所涉及的多层基板105的制造方法的图，是接着图10的图。

图12是按照工序顺序表示第6实施方式所涉及的多层基板106的制造方法的图。

具体实施方式

以下，参照附图来举出几个具体例，表示用于实施本实用新型的多个方式。各图中对同一位置赋予同一符号。考虑要点的说明或者理解的容易性，为了方便而分为实施方式进行表示，但能够进行不同实施方式中所示出的结构的局部置换或者组合。第2实施方式以后，省略针对与第1实施方式共同的事项的记述，仅说明不同点。特别地，针对基于相同的结构的相同的作用效果，不按照每个实施方式依次提及。

《第1实施方式》

图1是第1实施方式的多层基板101的立体图。多层基板101具备层叠体100，层叠体100包含：多个树脂基材、和被在多个树脂基材的层叠方向上相邻的树脂基材彼此之间夹着的接合层。在图1所示的朝向，在多层基板101的下表面形成表面安装用的端子电极31、32。

图2(A)是多层基板101的多个树脂基材以及接合层的层叠前的剖视图，图2(B)是其层叠后的剖视图。图2(C)是图1中的A-A部分处的多层基板101的剖视图。图3是多层基板101的层叠时的剖视图。其中，为了符号图示方便，将各树脂基材以及接合层分离图示。图4是多层基板101的分解立体图。

该多层基板101具备：树脂基材1、2、接合层10以及盖层21、22。这里，树脂基材1对应于本实用新型的“第1树脂基材”，树脂基材2对应于本实用新型的“第2树脂基材”。在第1树脂基材1的第1面S1形成第1导体图案CP1，在第2面S2形成第2导体图案CP2。此外，在第2 树脂基材2的第3面S3形成第3导体图案CP3，在第4面S4形成第4导体图案CP4。

第1导体图案CP1由基底导体图案C1和形成于其表面的镀膜P1构成，第2导体图案CP2由基底导体图案C2和形成于其表面的镀膜P2构成。同样地，第3导体图案CP3由基底导体图案C3和形成于其表面的镀膜P3构成，第4导体图案CP4由基底导体图案C4和形成于其表面的镀膜P4构成。通过这些导体图案CP1、CP2、CP3、CP4，形成单一或者多个线圈导体图案。

基底导体图案C1、C2、C3、C4例如是将铜箔图案化而得的图案，镀膜P1、P2、P3、P4例如是铜镀膜。这些镀膜P1、P2、P3、P4的膜厚比基底导体图案C1、C2、C3、C4的厚度厚。

第1导体图案CP1位于比第2导体图案CP2更靠近一个最外层(在本例中为盖层21)的位置，第2导体图案CP2比第1导体图案CP1薄。此外，第3导体图案CP3比第4导体图案CP4薄。第2导体图案CP2和第3导体图案CP3在俯视下，至少一部分重叠。

在第1树脂基材1的规定位置，形成将第1导体图案CP1与第2导体图案CP2连接的层间连接导体V1。同样地，在第2树脂基材2的规定位置，形成将第3导体图案CP3与第4导体图案CP4连接的层间连接导体 V2。在接合层10的规定位置形成层间连接导体V10a。

盖层21、22以及接合层10是环氧树脂等的热固化性树脂的片，第1 树脂基材1以及第2树脂基材2是液晶聚合物等的热塑性树脂的片。盖层 21、22以及接合层10相比于第1树脂基材1以及第2树脂基材2，在规定的压制温度下的流动性较高。

如图2(A)所示，接合层10被夹在形成有第1导体图案CP1、第2 导体图案CP2的第1树脂基材1与形成有第3导体图案CP3、第4导体图案CP4的第2树脂基材2之间，在第1树脂基材1的外层侧配置盖层21，在第2树脂基材2的外层侧配置盖层22。

如图3所示，上述各层被夹在压制板51、52之间，通过以规定温度、规定压力被加热压制，来构成图2(B)所示的层叠体100。由于盖层21、 22以及接合层10相比于第1树脂基材1以及第2树脂基材2，在上述压制温度下的流动性较高，因此在第1树脂基材1与第2树脂基材2之间填充接合层10，在第1树脂基材1的表面(上表面)填充盖层21，在第2 树脂基材2的表面(下表面)填充盖层22。

如图2(C)所示，在层叠体100的表面，根据需要来形成抗蚀剂膜 RF。

图4中，第2导体图案CP2从第1树脂基材1的下表面分离图示。同样地，第4导体图案CP4从第2树脂基材2的下表面分离图示。

在第1树脂基材1形成层间连接导体V1a、V1b，在第2树脂基材2 形成层间连接导体V2a、V2b。在接合层10形成层间连接导体V10a、V10b，在盖层22形成层间连接导体V22a、V22b。

第1导体图案CP1、第2导体图案CP2、第3导体图案CP3以及第4 导体图案CP4均为矩形螺旋状的线圈导体图案。第1导体图案CP1的内终端与第2导体图案CP2的内终端经由层间连接导体V1a来连接。第2 导体图案CP2的外终端与第3导体图案CP3的外终端经由层间连接导体 V10a来连接。第3导体图案CP3的内终端与第4导体图案CP4的内终端经由层间连接导体V2a来连接。第4导体图案CP4的外终端与端子电极 32经由层间连接导体V22a来连接。第1导体图案CP1的外终端与端子电极31经由层间连接导体V1b、V10b、V2b、V22b来连接。

端子电极31、32形成于俯视下未与上述线圈导体图案重叠的位置。

图5是表示本实施方式的多层基板101的制造顺序的流程图。多层基板101如以下所述，通过按照基底图案形成工序S1、镀覆工序S2、层叠体形成工序S3的顺序处理来制造。

[基底图案形成工序S1]

针对两面贴铜箔的第1树脂基材1，通过光刻来形成基底图案。此外，在图2(A)所示的层间连接导体V1、V2的形成位置形成孔。由于上述铜箔为基底图案，因此基底图案处于同一面，为同一厚度。

[镀覆工序S2]

在上述基底图案，通过电镀来将铜的镀膜成膜。在该镀覆工序S2中，通过控制镀槽的时间，来将各导体图案设定为规定镀覆厚。例如，首先，在第1树脂基材1的第2面S2形成抗蚀剂膜，在该状态下放入镀槽第1 一定时间。由此，在第1树脂基材1的第1面S1形成规定厚度的镀膜。接着，除去上述抗蚀剂膜，放入镀槽第2一定时间。由此，在第1树脂基材1的第2面S2形成相当于第2一定时间的厚度的镀膜P2，在第1树脂基材1的第1面S1形成相当于[第1一定时间+第2一定时间]的厚度的镀膜P1。同样地，对第2树脂基材2也形成厚度不同的镀膜P3、P4。

此外，在该镀覆工序S2中，通过在上述层间连接导体V1、V2的形成位置的孔内形成镀膜来形成层间连接导体V1、V2。

作为上述以外的镀覆处理方法，也可以通过将树脂基材放入镀槽来在两面形成规定厚度的镀膜，在较薄地形成镀膜的面形成抗蚀剂膜，使未形成抗蚀剂膜的面的镀膜进一步生长。此外，也可以在一个面形成抗蚀剂膜，在另一个面形成规定厚度的镀膜，然后，除去一个面的抗蚀剂，在另一个面形成抗蚀剂膜，在一个面形成规定厚度的镀膜。

[层叠体形成工序S3]

如图2(A)所示，按照盖层22、第2树脂基材2、接合层10、第1 树脂基材1、盖层21的顺序层叠，并以规定温度、规定压力进行加热压制。例如以280℃以上且320℃以下的温度进行压制。由此，构成图2(B)所示的层叠体100。然后，在层叠体100的表面涂敷形成抗蚀剂膜RF。

另外，如本实施方式这样，在接合层10形成层间连接导体V10a的情况下，在该层叠体形成工序S3之前形成。例如，在接合层10的规定位置形成孔，在一个面贴付保护片，在上述孔中填充导电性膏，将保护片剥离，从而在孔内形成保持有导电性膏的接合层10。该导电性膏通过上述层叠体形成工序被固化，成为层间连接导体。

通过本实施方式，起到如下作用效果。

(a)由于在比第1树脂基材1更靠近上表面的位置不存在导体图案，因此即使第1导体图案CP1较厚，也不产生该第1导体图案CP1与在层叠方向对置的导体的短路。

(b)由于第1导体图案CP1的表面积较大，因此多层基板101向电路基板的安装时，对多层基板101加热时的热传导率较高。在将多层基板安装于电路基板时，接近于多层基板的第1树脂基材的表面通过加热棒等而被加热，但其热量迅速传导至处于端子电极的焊料等接合材料，能够高效地安装多层基板。此外，通过可抑制靠近最外层的层先软化流动的现象，从而可抑制第2导体图案与第3导体图案的层间短路。

(c)由于层间连接导体将第1导体图案和比其更靠近内层的导体图案热导通，因此容易从第1导体图案向内层进行热传导，层叠体的表层与内层的温度分布变小，能够抑制靠近表层的树脂流动并且将整体层叠压接。此外，能够迅速地安装于电路基板。特别地，若导体图案是线圈导体图案，则由于存在层间连接导体，故该层间连接导体产生的热传导效果较高。

(d)由于第2导体图案CP2相对较薄，因此该第2导体图案CP2与隔着接合层10而对置的第3导体图案CP3的短路的可能性较低。因此，相比于多个导体图案的全部是具有同一厚度的镀膜的导体图案、多层基板的层叠厚相同的构造，可减少短路的可能性。通过相同的理由，能够使多层基板的层叠厚较薄。进一步地，相比于多个导体图案的全部是具有较薄的镀膜的导体图案的构造，成为具备低电阻的导体图案的多层基板。

(e)由于镀膜P1、P2、P3、P4的膜厚比基底导体图案C1、C2、C3、 C4的厚度厚，因此导体图案的剖面积变大，能够有效地减小每单位长度的电阻值。此外，镀膜的膜厚越增厚，镀膜的膜厚之差越显著，但根据本实用新型，即使这样镀膜厚较厚，也可通过上述构造，防止短路。

(f)由于第2导体图案CP2与第3导体图案CP3都较薄，因此其镀膜的不均匀性较少，能够使层间更加接近，能够减小层叠体的厚度尺寸。

(g)由于基底导体图案是铜箔，镀膜是铜镀膜，因此每单位长度的电阻值较低，导体图案能够容易构成。

另外，在本实施方式的多层基板101中，表示了各导体图案的镀膜的膜厚被配置为其厚度在图2(C)中上方起为厚、薄、薄、厚的顺序的例子，但本实用新型并不局限于此。如图3所示，在加热压制时仅加热压制板51，不加热对置的压制板52的情况下，第2导体图案CP2的镀膜P2 的膜厚比第1导体图案CP1的镀膜P1的膜厚薄即可。因此，例如也可以被配置为厚、薄、厚、薄的顺序。

《第2实施方式》

图6是第2实施方式所涉及的多层基板102的剖视图。多层基板102 具备在各自的两面形成有导体图案的四个树脂基材1、2、3、4。

多个导体图案包含根据所形成的面而形成的较厚的导体图案和较薄的导体图案，多个导体图案之中的隔着接合层10而对置的导体图案在俯视下一部分重叠，形成较薄的导体图案与较厚的导体图案的对、或者较薄的导体图案与较薄的导体图案的对。

在图6所示的例子中，第2导体图案CP2比第1导体图案CP1薄，第3导体图案CP3比第4导体图案CP4薄。此外，第5导体图案CP5比第6导体图案CP6薄，第7导体图案CP7比第8导体图案CP8薄。因此，隔着接合层10而对置的第2导体图案CP2与第3导体图案CP3形成较薄的导体图案彼此的对。此外，隔着接合层10而对置的第4导体图案CP4 与第5导体图案CP5形成较厚的导体图案与较薄的导体图案的对，隔着接合层10而对置的第6导体图案CP6与第7导体图案CP7形成较厚的导体图案与较薄的导体图案的对。

通过该构造，较厚的导体图案与较厚的导体图案在层叠方向上并不对置，可防止其之间的短路。

此外，在该多层基板102的制造时，靠近最外表面(图6中的上表面以及下表面)的导体的表面积较大，对层叠体加热时的热传导率较高，因此加热压制时层叠体整体更加迅速地被加热，可抑制仅靠近最外表面的层先软化流动的现象。因此，可抑制软化流动在层叠方向不均匀所导致的导体图案间的接近。

图7是表示多层基板的向电路基板的安装构造以及多层基板的安装方法的图。在电路基板200形成焊盘电极41、42，在其表面印刷焊料膏SL。多层基板102在使其端子电极31、32与焊盅电极41、42对置的状态下被载置于电路基板200，与端子电极31、32的形成面相反的面通过加热棒 50而被加热加压，端子电极31、32被焊接于焊盘电极41、42。

如上述那样，第1导体图案CP1的表面积较大，因此对层叠体100加热时的热传导率较高。因此，加热棒的热量能够迅速地传导至处于端子电极31、32的焊料，能够高效地安装多层基板102。

另外，在本实施方式的多层基板102中，表示了各导体图案被配置为它们的厚度在图6中从上方起为厚、薄、薄、厚、薄、厚、薄、厚的顺序的例子，也可以配置为厚、薄、厚、薄、厚、薄、厚、厚的顺序，还可以被配置为厚、薄、厚、厚、薄、厚、薄、厚的顺序。

《第3实施方式》

图8是第3实施方式所涉及的多层基板103的剖视图。该多层基板103 具备包含第1树脂基材1、第2树脂基材2、接合层10、盖层21、22的层叠体100。在层叠体100的表面形成抗蚀剂膜RF。

导体图案CP1、CP2、CP3、CP4的形成位置与第1实施方式所示的多层基板101不同。其他的构造与第1实施方式所示的多层基板101相同。

该多层基板103的第1导体图案CP1、第2导体图案CP2、第3导体图案CP3以及第4导体图案CP4在层叠方向的剖面分别以一定间距而被配置，但第2导体图案CP2相对于第3导体图案CP3在间距方向偏移。即，第2导体图案CP2的最厚的位置(顶点位置)与第3导体图案CP3 的最厚的位置(顶点位置)在俯视下不重叠。换言之，矩形螺旋状的第2 导体图案CP2和矩形螺旋状的第3导体图案CP3是在俯视下沿着卷绕方向几乎不重叠的配置。例如，重叠比例为10％以下。

通过该构造，第2导体图案CP2与第3导体图案CP3的最厚的位置在从层叠方向倾斜的方向(倾斜方向)上分离对置，因此即使第2面S2 与第3面S3的间隔更窄，也可防止第2导体图案CP2与第3导体图案CP3 的短路。

《第4实施方式》

图9是表示第4实施方式所涉及的多层基板104的向电路基板的安装构造以及多层基板的安装方法的图。

在电路基板200形成焊盘电极41、42，在其表面印刷焊料膏SL。多层基板104在使其端子电极31、32与焊盘电极41、42对置的状态下被载置于电路基板200，与端子电极31、32的形成面相反的面通过加热棒50 而被加热加压，端子电极31、32被焊接于焊盘电极41、42。

在本实施方式中，与图2(B)所示的例子不同地，形成于第2树脂基材2的第3面S3的第3导体图案的镀膜P3比形成于第2树脂基材2的第4面S4的第4导体图案的镀膜P4厚。其他的结构如第1实施方式所示。

如本实施方式这样，在向电路基板的安装时，仅多层基板104的上表面被加热加压的情况下，第2导体图案的镀膜P2的膜厚比第1导体图案的镀膜P1的膜厚薄即可。因此，如本实施方式这样，导体图案的镀膜厚也可以是从上方起依次为厚、薄、厚、薄的顺序。此外，安装面侧的导体图案(第4导体图案)的镀膜P4也可以比与其对置的导体图案(第3导体图案)的镀膜P3薄。

《第5实施方式》

图10、图11是按照其工序顺序表示第5实施方式所涉及的多层基板 105的制造方法的图。制造方法如下。

(1)首先，作为基底层，在例如设置有铜箔的基板SUB的表面涂敷感光性光致抗蚀剂膜RF1。基板SUB通过超声波来将周边部焊接或者通过粘接剂来贴合，从而同时形成两面的图案。

接下来，穿通光掩模并照射紫外线来将感光性光致抗蚀剂曝光。此外，也能够是通过激光器描绘装置来直接向抗蚀剂照射紫外线从而描绘微小的图案的方式。接着，将基板SUB表面的抗蚀剂膜RF1显影并图案化。

(2)接下来，通过电镀铜法来使抗蚀剂膜RF1的开口部析出镀膜 PL11。

(3)将基板SUB分离为2片，在分离后的一个基板SUB层叠树脂层RL10以使得埋入镀膜PL11。此外，虽未图示，但在另一个基板SUB 层叠树脂层RL10以使得埋入镀膜PL21。镀膜PL11比镀膜PL21薄。

(4)使一个基板SUB的树脂层RL10与另一个基板SUB的树脂层 RL10对置，并加热压制。此时，由于较薄的镀膜PL11与较厚的镀膜PL21 对置，因此可抑制镀膜PL11与镀膜PL21的短路。

(5)在由保护薄膜(未图示)覆盖基板SUB的表面后，形成孔H。

(6)将两面的基板SUB除去，在一个面形成抗蚀剂膜RF。

(7)在该状态下进行电镀铜，从而使露出的镀膜PL11析出镀膜PL12。

(8)除去抗蚀剂膜RF，再次进行电镀铜，从而使镀膜PL21析出镀膜PL22。此外，使镀膜PL12的膜厚加厚。

(9)使孔H的内壁吸附金属催化剂，再次实施电镀铜从而在孔H的内壁形成镀膜。

(10)然后，印刷树脂层RL21、RL22。此外，与此同时向孔H内埋设树脂。

通过以上的工序，构成多层基板105。图10、图11中，抗蚀剂膜RF1 相当于本实用新型中的“第1树脂基材”，抗蚀剂膜RF2相当于本实用新型中的“第2树脂基材”。此外，树脂层RL10相当于本实用新型中的“接合层”。此外，镀膜PL12、PL11、PL21、PL22分别相当于本实用新型中的“第1导体图案”、“第2导体图案”、“第3导体图案”、“第4导体图案”。

通过本实施方式，成为导体图案的一部分被埋设于树脂基材的构造。由此，导体图案的埋设于树脂基材的厚度部分(即树脂基材的厚度部分) 也作为镀膜的膜厚而发挥作用。因此，若与在层叠方向相邻的导体图案的间隔相同，则能够增大导体图案的剖面积，可得到具备导体损耗较小的线圈导体图案的多层基板。此外，若导体图案的剖面积相同，则能够增大与在层叠方向相邻的导体图案的间隔。

《第6实施方式》

图12是按照其工序顺序表示第6实施方式所涉及的多层基板106的制造方法的图。制造方法如下。

(1)在第1树脂基材1的两面，形成第1导体图案CP1、第2导体图案CP2。同样地，在第2树脂基材2的两面，形成第3导体图案CP3、第4导体图案CP4。第2导体图案CP2比第1导体图案CP1薄，第3导体图案CP3比第4导体图案CP4薄。这些导体图案的形成方法如第1实施方式中已经叙述那样。

(2)将第1树脂基材1与第2树脂基材2隔着接合层10来层叠，例如以300℃、规定压力进行加热压制，形成层叠体。此时，由于相对较薄的第2导体图案CP2与薄的第3导体图案CP3对置，因此可抑制其之间的短路。

(3)在上述层叠体形成孔H。

(4)使孔H的内壁吸附金属催化剂，实施镀铜从而将孔H的内部由镀膜填充。由此，通过孔H内的镀膜来形成层间连接导体。

(5)然后，贴付盖层21、22。

通过以上的工序，构成多层基板106。如本实施方式所示，本实用新型也能够应用于具备在不同的树脂基材形成的层间连接导体的多层基板。

《其他实施方式》

形成于树脂基材的两面的导体图案也可以在多个位置经由层间连接导体来连接。通过该构造，成为导体图案彼此在层叠方向并联连接的构造，因此可得到具备导体损耗较小的导体图案的多层基板。

此外，本实用新型并不限定于上述的实施方式。例如，在上述的说明中，说明了各镀膜通过电镀来成膜，但这些镀膜也可能通过无电镀处理来成膜。

此外，各导体图案也可以不保持形成了镀膜的状态不变，而在之后仅研磨规定厚度部分，使厚度一致。

在上述的说明中，说明了树脂基材1、2等的材质为液晶聚合物，但这些也能够设为聚酰亚胺树脂。此外，接合层10除了环氧树脂以外也可以是聚酰亚胺树脂。

此外，接合层在压制温度下流动性比树脂基材高并不是必须条件。例如，作为接合层，也能够使用加入了玻璃纤维的树脂材料。

此外，在本实用新型中，并不局限于第1导体图案在层叠体内的多个层形成的多个导体图案之中存在于最外层。即使存在比第1树脂基材更靠近最外层的其他树脂基材，在该树脂基材形成导体图案，也只要该导体图案隔着接合层而与第1导体图案未对置即可。

本实用新型的多层基板并不限定于线圈设备，也能够应用于天线、致动器、传感器等各种电子部件。此外，本实用新型的多层基板包含芯片化的芯片电感器等的芯片部件。这样，本实用新型在不脱离其主旨的范围内能够适当地变更。

最后，上述的实施方式的说明在全部方面为示例，并不是限制性的。对于本领域技术人员来说能够适当地进行变形以及变更。例如，能够进行不同的实施方式所示的结构的局部置换或者组合。本实用新型的范围并不由上述的实施方式表示，而由权利要求书表示。进一步地，意图在本实用新型的范围中，包含与权利要求书均等的意思以及范围内的全部变更。

-符号说明-

C1、C2、C3、C4...基底导体图案

CP1...第1导体图案

CP2...第2导体图案

CP3...第3导体图案

CP4...第4导体图案

CP5...第5导体图案

CP6...第6导体图案

CP7...第7导体图案

CP8...第8导体图案

H...孔

P1、P2、P3、P4...镀膜

PL11、PL12、PL21、PL22...镀膜

RF、RF1、RF2...抗蚀剂膜

RL10...树脂层

RL21、RL22...树脂层

S1...第1面

S2...第2面

S3...第3面

S4...第4面

SL...焊料膏

SUB...基板

V1、V2...层间连接导体

V1a、V1b、V2a、V2b...层间连接导体

V10a、V10b...层间连接导体

V22a、V22b...层间连接导体

1...第1树脂基材

2...第2树脂基材

3、4...树脂基材

10...接合层

21、22...盖层

31、32...端子电极

41、42...焊盘电极

50...加热棒

100...层叠体

101、102、103、104、105...多层基板

200...电路基板。