一种时间交织结构模数转换器的误差补偿校正系统及方法与流程

本发明涉及电子领域，尤其涉及一种时间交织结构模数转换器的误差补偿校正系统及方法。

背景技术：

近年来，受模拟电路性能制约，单一结构adc的采样率发展已逐渐逼近极限，在需要极高采样率的应用中，时间交织结构模数转换器(tiadc)已越来越备受关注。普遍采用的方式通常为在使用l个通道子adc的tiadc中，每一个通道子adc以fs/l操作，其中fs为tiadc的采样率。使用多路复用器(mux)以fs组合来自每一个通道子adc的输出以产生一以fs操作的采样率转换器。但是由于工艺误差、温度、电压以及环境扰动等因素影响下，通道间存在偏置、增益以及时钟相位误差并且会随着工作环境变化而变化，该误差导致在k·fs/l±fin(fin为输入信号频率)处出现误差杂散分量，极大地降低了时间交织adc的性能。

为了解决上述技术问题，针对这种情况，现有技术中出现了一种基于参考通道的校正技术，主要方式为使用一个通道作为参考通道，其他通道通过计算与参考通道的差异进行误差的估计和校正，但是，这种方式具有明显的缺点，随着tiadc集成通道数量的增加，该方法校正通道间误差使用的硬件资源越来越多，功耗越来越大，并且由于通道间的估计结果相互影响，算法收敛稳定性会下降；同时通道数量的增加也意味着单次参数的估计更新将使用更多的样本点数，以减小估计误差，从而降低了校正的收敛速度。而伴随着tiadc的不断发展，集成通道数量不断增加，采样率不断提升，在较低的电路复杂度下，实现精确校正越来越困难。在处理密集通道集成的tiadc通道间失配误差时，现有的误差估计校正技术实现复杂度高，运算量大，难以在通道数目众多的密集通道tiadc中达到较好的效果。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明提供一种时间交织结构模数转换器的误差补偿校正系统及方法，以解决上述技术问题。

本发明提供的一种时间交织结构模数转换器的误差补偿校正系统，包括时间交织结构模数转换器，其特征在于，还包括：主时钟模块、分组时钟模块、误差校正模块、自适应处理模块和总体mux电路；

所述时间交织结构模数转换器包括多个相同结构的子adc，对所述子adc进行分组，所述分组时钟模块的数量与子adc的分组数相同，每组子adc分别与对应的分组时钟模块连接；

所述主时钟模块，用于产生分组主时钟；每个分组时钟模块分别与主时钟模块连接，通过与本分组连接的分组时钟模块获取本分组内的子adc的工作时钟和分组通道时钟选择信号；

所述误差校正模块用于根据校正参数进行校正；

所述自适应处理模块用于根据经过误差校正模块校正后的数据，估计分组之间的偏置、增益和时钟相位误差，对所述校正参数进行更新；

所述总体mux电路用于将各分组的校正数据按对应的分组主时钟相位次序合成为系统输出数据。通过这种方式解决了现有技术中，在密集通道集成下，校正硬件实现复杂度高，校正稳定性低的问题

进一步，还包括多个结构相同的分组数据处理模块，每个分组处理模块与同组内的分组时钟模块连接，用于根据预先设定的阈值对分组内的子adc的输出数据进行预校正处理，同时在对应分组的分组通道时钟选择信号的控制下，将经过预校正处理后的输出数据按该分组内的子adc工作时钟的相位次序，合成为该分组输出数据。

进一步，所述分组时钟模块包括：

分组内部时钟单元，用于通过输入的所述分组主时钟，产生n条频率为fs的均匀相位的分组内部时钟；

数控可调模拟延时线单元，用于根据预先设定的阈值，对n条分组内部时钟的相位进行相位微调；

随机信号生成单元，用于产生分组通道时钟选择信号；

时钟矩阵mux单元，用于根据所述分组通道时钟选择信号和所述分组内部时钟，获取本分组内的子adc的工作时钟。

进一步，所述时间交织结构模数转换器包括m×(n+δn)个子adc，其中m为分组数，每个子adc的采样频率为fs，所述时间交织结构模数转换器的采样频率为m×n×fs；

所述时钟矩阵mux单元根据所述分组通道时钟选择信号，将所述n条分组内部时钟和δn条0电平信号，随机分配给分组内部的子adc，作为其工作时钟。

相应地，本发明还提供一种时间交织结构模数转换器的误差补偿校正方法，包括：

将时间交织结构模数转换器中的多个相同结构的子adc进行分组；

每组子adc分别与对应的分组时钟模块连接，所述分组时钟模块的数量与子adc的分组数相同，每个分组时钟模块分别与主时钟模块连接；

通过与本分组连接的分组时钟模块获取本分组内的子adc的工作时钟和分组通道时钟选择信号；

根据校正参数进行校正；

再根据经过校正后的数据，估计分组之间的偏置、增益和时钟相位误差，并更新校正参数；

将各分组输出的校正数据按对应的分组主时钟相位次序合成为系统输出数据，完成时间交织结构模数转换器的误差补偿校正。

进一步，根据预先设定的阈值对分组内的子adc的输出数据进行预校正处理，在对应分组的分组通道时钟选择信号的控制下，将经过预校正处理后的输出数据按分组内的子adc工作时钟的相位次序，合成为该分组输出数据；同时根据预先设定的阈值对所述n条分组内部时钟的相位进行预校正。

进一步，所述时间交织结构模数转换器包括m×(n+δn)个子adc，其中m为分组数，每个子adc的采样频率为fs，所述时间交织结构模数转换器的采样频率为m×n×fs；

根据所述分组通道时钟选择信号，将所述n条分组内部时钟和δn条0电平信号，随机分配给分组内部的子adc，作为其工作时钟，使该分组内的(n+δn)个子adc随机交替的进行工作。

进一步，所述校正参数包括偏置校正参数、增益校正参数和时钟相位校正参数，通过所述偏置校正参数和增益校正参数，完成分组之间的偏置和增益误差校正，并输出分组校正数据，再根据所述时钟相位校正参数，完成时钟相位误差校正。

进一步，所述分组之间的偏置和增益误差校正，包括：将第k个偏置校正参数ok和第k路分组输出数据进行加法操作，再将第k个增益校正参数gk与第k路分组输出数据进行加法和乘法操作，获取第k路分组校正数据xk(n)；

进一步，所述时钟相位误差校正，包括：对第k个时钟相位校正参数τk进行译码生成控制信号，控制第k个分组主时钟路径中插入的数控可调模拟延时线单元，实现第k个分组主时钟的时钟相位误差校正。

进一步，通过偏置误差损失函数的最优值，估计所述第k个偏置校正参数ok，所述偏置误差损失函数为：

或者

令om＝0，k≠m

或者

其中，xk(n)为第k路分组校正数据。

进一步，通过增益误差损失函数的最优值，估计第k个增益误差参数gk，所述增益误差损失函数为：

或者

令gm＝0，k≠m

其中，xk(n)为第k路分组校正数据。

进一步，通过时钟相位误差损失函数的最优值，估计第k个时钟相位误差参数τk，所述时钟相位误差损失函数为：

其中，xk(n)为第k路分组校正数据。

本发明的有益效果：本发明中的时间交织结构模数转换器的误差补偿校正系统及方法，具有较低的校正硬件实现复杂度以及较高的稳定性，通过随机化消除分组内的子adc之间前台预校正后残留的以及随工作环境变化而波动的偏置、增益和时钟相位误差影响，同时通过实时估计消除分组之间的偏置、增益和时钟相位误差影响，特别适用于密集通道时间交织adc的通道间失配误差校正，提高了时间交织adc的性能。

附图说明

图1是本发明实施例中时间交织结构模数转换器的误差补偿校正系统的结构示意图。

图2是本发明实施例中时间交织结构模数转换器的误差补偿校正系统中的分组时钟模块的电路结构示意图。

图3是本发明实施例中时间交织结构模数转换器的误差补偿校正系统的主时钟模块产生的分组主时钟信号脉冲示意图。

图4是本发明实施例中时间交织结构模数转换器的误差补偿校正系统的分组内部时钟单元产生的分组内部时钟脉冲示意图。

图5(a)是本发明实施例中时间交织结构模数转换器的误差补偿校正系统的时间交织模数转换器校正前的动态性能仿真示意图。

图5(b)是本发明实施例中时间交织结构模数转换器的误差补偿校正系统的时间交织模数转换器校正后的动态性能仿真示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，本实施例中的时间交织结构模数转换器的误差补偿校正系统，包括时间交织结构模数转换器、主时钟模块120、分组时钟模块130、误差校正模块150、自适应处理模块160和总体mux电路170；时间交织结构模数转换器包括多个相同结构的子adc，对所述子adc进行分组，所述分组时钟模块的数量与子adc的分组数相同，每组子adc分别与对应的分组时钟模块连接；主时钟模块120，用于产生分组主时钟，本实施例中可以产生m条频率为n×fs的均匀相位的分组主时钟clk<1:m>，每条分组主时钟路径中插入一个数控模拟延时线模块；每个分组时钟模块分别与主时钟模块连接，通过与本分组连接的分组时钟模块获取本分组内的子adc的工作时钟和分组通道时钟选择信号；误差校正模块150用于根据校正参数进行校正；消除分组之间的偏置、增益和时钟相位误差；自适应处理模块160用于根据经过误差校正模块校正后的数据，估计分组之间的偏置、增益和时钟相位误差，对所述校正参数进行更新；总体mux电路170用于将各分组的校正数据按对应的分组主时钟相位次序合成为系统输出数据。

在本实施例中，时间交织结构模数转换器包括m×(n+δn)个子adc，所有子adc分为m个分组110，每个分组110包含(n+δn)个子adc，每个子adc的采样频率为fs，所述时间交织结构模数转换器的采样频率为m×n×fs，针对每个分组110，设置有一个对应的分组时钟模块130和分组数据处理模块140。其中分组时钟模块130，利用所述对应输入的分组主时钟，产生分组内部(n+δn)个子adc的工作时钟，同时产生分组内的子adc的分组通道时钟选择信号。分组数据处理模块140，根据预先设定的阈值，即外部设定的偏置、增益误差校正预置值，对分组内的(n+δn)个子adc的输出数据进行加法和乘法操作，实现分组内部子adc的偏置和增益误差的前台预校正，预校正后的输出数据在所述对应的分组通道时钟选择信号的控制下，按分组内的子adc工作时钟的相位次序，合成为采样率为n×fs的分组输出数据；所述的偏置、增益误差校正预置值可由目前成熟的前台偏置和增益误差估计方法测量获得，通过外部spi接口输入设定。

如图2所示，本实施例中的分组时钟模块130中，包含一个分组内部时钟电路131、一个分组数控可调模拟延时线单元132、一个随机信号生成单元133和一个时钟矩阵mux单元134。分组内部时钟单元131利用对应输入的分组主时钟，产生n条频率为fs的均匀相位的分组内部时钟。分组数控可调模拟延时线单元132，根据预先设定的阈值，即外部设定的时钟相位误差校正预置值，对所述n条分组内部时钟的相位进行微调，实现分组内的子adc之间的时钟相位误差的前台修调；所述的时钟相位误差校正预置值可由目前成熟的前台时钟相位误差估计方法测量获得，通过外部spi接口输入设定。随机信号生成单元133产生随机变化的分组通道时钟选择信号。

本实施例中的时钟矩阵mux单元134可以在所述分组通道时钟选择信号的控制下，将所述n条分组内部时钟和δn条0电平信号，随机分配给分组内部n+δn个子adc，作为其工作时钟，任一时刻仅有n个子adc与分组内部时钟相连，另外δn个子adc由于工作时钟输入端接0电平，处于非工作状态，由此使该分组内的(n+δn)个子adc随机交替的进行工作；其中时钟矩阵mux单元134的输入端与所述n条分组内部时钟和0电平信号相连，时钟矩阵mux电路134的输出端与所述分组内的n+δn个子adc的工作时钟输入端相连；在分组内部时钟处于高电平即子adc处于采样工作状态时，时钟矩阵mux电路134不做切换对应的分组内部时钟的接入状态的控制操作，在分组内部时钟处于低电平时，时钟矩阵mux电路134在所述分组通道时钟选择信号的控制下，切换对应的分组内部时钟的接入状态，保持该分组内部时钟当前接入的子adc不变，或者将该分组内部时钟切换接入到当前处于所述非工作状态的子adc上同时将原与之相连的子adc的工作时钟输入端切换到0电平上；由此随机的选择在当前时钟相位下工作的子adc通道，实现分组内的子adc工作状态的随机化，消除分组内的子adc之间在前台预校正后残留的以及随工作环境变化而波动的偏置、增益和时钟相位误差影响，将其影响白化到噪底中。

在本实施例中，误差校正模块150，使用m个偏置校正参数和m个增益校正参数以及所述第1到m路分组输出数据，进行加法和乘法运算，实现分组之间的偏置、增益误差校正，输出第1到m路分组校正数据，同时使用m个时钟相位校正参数，经译码后分别控制所述m条分组主时钟路径中的数控模拟延时线电路，实现分组之间的时钟相位误差校正。

相应地，本实施例还提供了一种时间交织结构模数转换器的误差补偿校正方法，包括：

将时间交织结构模数转换器中的多个相同结构的子adc进行分组；

每组子adc分别与对应的分组时钟模块连接，所述分组时钟模块的数量与子adc的分组数相同，每个分组时钟模块分别与主时钟模块连接；

通过与本分组连接的分组时钟模块获取本分组内的子adc的工作时钟和分组通道时钟选择信号；

根据校正参数进行校正；

再根据经过校正后的数据，估计分组之间的偏置、增益和时钟相位误差，并更新校正参数；

将各分组输出的校正数据按对应的分组主时钟相位次序合成为系统输出数据，完成时间交织结构模数转换器的误差补偿校正。

在本实施例中，根据预先设定的子adc偏置和增益校正预置值对分组内的子adc的输出数据进行预校正处理，在对应分组的分组通道时钟选择信号的控制下，将经过预校正处理后的输出数据按分组内的子adc工作时钟的相位次序，合成为该分组输出数据；同时根据预先设定的时钟相位校正预置值对所述n条分组内部时钟的相位进行预校正。时间交织结构模数转换器包括m×(n+δn)个子adc，其中m为分组数，每个子adc的采样频率为fs，所述时间交织结构模数转换器的采样频率为m×n×fs；根据分组通道时钟选择信号，将n条分组内部时钟和δn条0电平信号，随机分配给分组内的子adc，作为其工作时钟，使该分组内的(n+δn)个子adc随机交替的进行工作，从而消除分组内的子adc之间在前台预校正后残留的以及随工作环境变化而波动的偏置、增益和时钟相位误差影响，将其影响白化到噪底中。本实施例中的校正参数包括偏置校正参数、增益校正参数和时钟相位校正参数，通过所述偏置校正参数和增益校正参数，完成分组之间的偏置和增益误差校正，并输出分组校正数据，再根据所述时钟相位校正参数，完成时钟相位误差校正。

在本实施例中，可以根据如下公式实现分组之间的偏置、增益误差校正：

yk_dg(n)＝yk(n)×gk

xk(n)＝yk(n)+yk_dg(n)+ok

其中，yk(n)为第k路分组输出数据，ok、gk分别为与第k路分组输出数据相对应的第k个偏置校正参数和第k个增益校正参数，xk(n)为第k路分组校正数据。

根据第k个时钟校正参数τk进行译码产生第k条分组主时钟路径中插入的数控模拟延时线电路的控制信号，消除第k个分组与其他分组整体之间的时钟相位误差。

优选地，本实施例中的针对输入的第1到m路分组校正数据，可以采用均值统计法和循环相关法，估计分组之间的偏置、增益和时钟相位误差，更新所述m个偏置校正参数、m个增益校正参数和m个时钟相位校正参数；假定输入信号为满足广义平稳随机信号特征，均值稳定，实际上a/d转换器采样信号基本都满足或者在瞬时满足这一假定，那么分组之间的偏置误差反映为分组数据的统计均值差异，其偏置误差损失函数为：

此时假定输入信号无直流分量，消除每路分组校正数据的直流分量则消除了分组之间的偏置误差。

或者

此时取第m路分组校正数据为参考，令om＝0，k≠m，消除其他路分组校正数据相对于第m路分组校正数据的直流偏差；

或者

此时取第1到m路分组校正数据的均值为参考；

其中ok为所述第k个偏置校正参数，xk(n)为所述第k路分组校正数据。

在本实施例中，取一定长度样本点np求平均的方式替代期望，计算偏置误差损失函数；则可以根据以下公式求解偏置误差损失函数的最优值，估计第k个偏置误差参数；

或者

或者

假定输入信号为满足广义平稳随机信号特征，实际上a/d转换器采样信号基本都满足或者在瞬时满足这一假设，定义循环相关函数r(n,n')＝e{x(n)x(n')}，对于m通道时间交织adc有r(n,n′)＝r(n+m,n′+m)；当通道间不存在失配误差时，则有r(n,n′)＝r(n+k,n′+k)；

定义误差损失函数为p(τ,g)＝argmin{[r(u,u+a)-r(v,v+a)]²}，如果相邻通道间不存在增益、时钟相位失配误差，则p＝0。

令a＝0，可获得增益误差损失函数为：

p{g}＝argmin{[e{xi(n)²}-e{xj(n)²}]²}

由于x²与|x|成比例，并且具有相同的极值点，上式简化为：

p{g}＝argmin{[e{|xi(n)|}-e{|xj(n)|}]²}

令a＝1，可获得时钟相位误差损失函数为：

p{τ}＝argmin{[e{xi(n)xi+1(n)}-e{xj(n)xj+1(n)}]²}

当增益误差消除时，有

e{xi²}＝e{xj²}，此时

e{xi·xi+1-xj·xj+1}＝0.5·e{(xi+xi+1)²-(xj+xj+1)²}，

或者e{xi·xi+1-xj·xj+1}＝-0.5·e{(xi-xi+1)²-(xj-xj+1)²}，而x²与|x|成比例，并且具有相同的极值点。因此，不失一般性，时钟相位误差损失函数实现方式简化为：

p{τ}＝argmin{[e{|xi(n)+xi+1(n)|}-e{|xj(n)+xj+1(n)|}]²}

其中，g和τ分别为第1到m路分组子adc数据对应的增益校正参数集和时钟相位校正参数集。

在实际实现时，取一定长度样本点np求平均的方式替代期望，计算增益及时钟相位误差损失函数；

在本实施例中，可以采用以下公式简化求解增益误差损失函数及时钟相位误差损失函数的最优值，估计第k个增益误差参数及第k个时钟相位误差损失函数；

增益误差损失函数为：

或者

其中，gk为所述第k个增益校正参数，τk为与第k路分组输出数据相对应的第k个时钟相位校正参数，xk(n)为所述第k路分组校正数据；

时钟相位误差损失函数为：

优选地，本实施例采用lms算法，通过计算所述偏置、增益和时钟相位误差损失函数的最优值，更新第k个偏置、增益和时钟相位误差校正参数，实现校正参数的迭代更新收敛，如下式所示。

偏置误差校正参数更新表达式为：

或者

其中，po(k)与成比例，

或者

或者

增益误差校正参数更新表达式为：

或者

其中，pg(k)与成比例，或者

时钟相位误差校正参数更新表达式为：

或者

其中，pτ(k)与成比例，

其中sign(.)表示符号运算函数，正数为1，负数为-1；μo，μg，μτ分别为为偏置、增益和时钟相位校正参数更新步长；

在本实施例中，将第1到m路分组校正数据按对应的第1到m条分组主时钟相位关系合成为系统输出数据。

下面列举一个实际应用实施例进行说明:

以12bit32ghz采样率时间交织adc为例，系统使用36个相同结构的子adc搭建，每个子adc的采样率为1ghz，分辨率为12bit；系统将36个子adc分为4个分组(m＝4)，每个分组中包含9个子adc(n＝8，δn＝1)。本实施例中的主时钟模块，产生4条8ghz的均匀相位的主时钟clk<1>，clk<2>，clk<3>，clk<4>，如图3所示；每条主时钟路径中均插入一个数控模拟延时线单元。本实施例中包括4个相同结构的分组时钟模块，第i个主时钟clk<i>输入到第i个分组时钟模块中，生成8条频率为1ghz的均匀相位的分组内部时钟clk_pi<1:8>，如图4所示，通过外部设定的时钟相位误差校正预置值控制分组数控可调模拟延时线对8条分组内部时钟clk_pi<1:8>的相位进行前台修调，8条分组内部时钟clk_pi<1:8>与0电平在分组时钟模块内部的随机信号生成单元和时钟矩阵mux单元控制下，按前面所述工作方式，产生第i个分组内部9个子adc的工作时钟clki<1:9>，任意时刻第i个分组内部仅有8个子adc分别与8条分组内部时钟clk_pi<1:8>相连(i＝1，2，3，4)，还有1个子adc的工作时钟输入端与0电平相连。本实施例中包括4个相同结构的分组数据处理单元，第i个分组数据处理单元，根据外部设定的偏置和增益误差校正预置值对9个分组内部子adc输出数据进行乘法和加法运算，实现分组内部子adc之间偏置和增益误差的前台预校正，然后在第i个分组时钟模块输出的分组通道时钟选择信号的控制下，将第i个分组内部9个子adc的预校正后的输出数据按子adc工作时钟相位次序合成为第i个分组输出数据；本实施例包括一个误差校正模块，按照前面所述工作方式，根据偏置、增益和时钟相位校正参数，消除分组之间的偏置、增益和时钟相位误差；系统还包括一个自适应处理模块，按照前面所述工作方式，估计分组之间的偏置、增益和时钟相位误差，更新偏置、增益和时钟相位校正参数；系统还包括一个总体mux电路，用于将所有分组子adc输出合成为系统输出。在搭建系统中添加通道间失配非理想参数，输入正弦信号，按照前面所述方式进行实时校正，仿真结果如图5(a)和图5(b)示，校正后时间交织adc性能提升明显，sfdr校正后比校正前提升约44.4db，sndr校正后比校正前提高约24db。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。