多级转换模数转换器的制作方法

本申请根据35u.s.c.§111(a)是下列专利的部分继续申请：jonathanephraimdavidhurwitz等人的国际专利申请号pct/ep2017/064326，名称为“降低功率消耗的cmos图像传感器”，于2017年6月12日提交并且于2017年12月14日公开为wo2017212075，其全部内容通过引用并入本文，并且在此要求其优先权的权益。国际专利申请号pct/ep2017/064326要求jonathanephraimdavidhurwitz等人于2016年6月10日提交的名称为“具有降低功率消耗的cmos图像传感器”的美国临时专利申请序列号62/348,800的优先权的权益，其全部内容通过引用并入本文，并且在此要求其优先权的权益。本申请还要求jonathanephraimdavidhurwitz等人于2017年12月6日提交的名称为“子-范围sar/单斜率模数转换器”的美国临时专利申请序列号62/595,371的优先权的权益，其全部内容通过引用并入本文。

本发明通常涉及但不限于集成电路，更具体地说，涉及模数转换器电路和系统。

背景技术：

在许多电子应用中，模拟输入信号被转换成数字输出信号(例如，用于进一步的数字信号处理)。例如，典型的互补金属氧化物半导体(cmos)图像传感器(cis)可以由四个晶体管(4t)像素的阵列组成。这些像素共享读出线，该读出线对于一列像素是共同的。该线路上的电压可通过可编程增益放大器(pga)放大，然后通过模数转换器(adc)电路转换为数字。

自2010年以来，cmos图像传感器最常用于手机相机、网络相机、大多数数字袖珍相机、以及大多数数码单镜头反光相机。这种图像传感器已经成为电荷耦合器件(ccd)图像传感器的替代品，因为与ccd相比，它们通常消耗更少的功率，具有更少的图像滞后，并且需要较少的专用制造设备。此外，与ccd不同，cmos图像传感器可以将图像传感器功能和图像处理功能组合在同一集成电路中。

技术实现要素：

除了别的以外，本公开描述了一种adc电路，其能够在多级转换的第一级期间使用第一电路(例如，saradc电路或单斜率adc电路)来解析最高有效位(msb)，并且在多级转换的第二级期间使用第二电路(例如单斜率adc电路)解析最低有效位(lsb)。例如，这可以用于大规模并行应用(例如图像传感器)，其中sar参考电平产生和单斜率斜坡产生可以在数千个转换器之间共享。

在一些方面中，本公开涉及一种操作传感器电路的方法，该传感器电路具有用于执行两个信号差的多级转换的转换电路。该方法包括：在转换电路的第一采样电容器的顶板上接收所述传感器电路的第一输出电压；在所述转换电路的第二采样电容器的顶板上接收所述传感器电路的第二输出电压；在所述多级转换的第一级期间，使用所述转换电路的第一电路调整所述第一采样电容器或所述第二采样电容器的底板上的第一电压；在所述多级转换的第二级期间，使用所述转换电路的第二电路调整所述第一采样电容器或所述第二采样电容器的底板上的第二电压；和通过比较所述第一和第二级中的每一个中的第一和第二采样电容器的顶板上的第一和第二输出电压，转换所述第一输出电压和所述第二输出电压之间的差值。

在一些方面中，本公开涉及一种用于对来自传感器电路的两个信号之间的差执行多级转换的电路。所述电路包括：转换电路，被配置为耦合到所述传感器电路的输出，所述转换电路包括：第一采样电容器，具有顶板和底板，其中所述第一采样电容器的顶板被配置为接收所述传感器电路的第一输出电压；第二采样电容器，具有顶板和底板，其中所述第二采样电容器的顶板被配置为接收所述传感器电路的第二输出电压；第一电路，被配置为在所述多级转换的第一级期间调整所述第一采样电容器或所述第二采样电容器的底板上的第一电压；和第二电路，被配置为在所述多级转换的第二级期间调整所述第一采样电容器或所述第二采样电容器的底板上的第二电压，其中所述转换电路被配置为通过比较所述第一和第二采样电容器的顶板上的第一和第二输出电压，转换所述第一输出信号和所述第二输出信号之间的差值。

在一些方面中，本公开涉及一种用于对来自传感器电路的两个信号之间的差执行多级转换的电路。所述电路包括：构件，用于在所述转换电路的第一采样电容器的顶板上接收所述传感器电路的第一输出电压；构件，用于在所述转换电路的第二采样电容器的顶板上接收所述传感器电路的第二输出电压；构件，用于在所述多级转换的第一级期间，使用所述转换电路的第一电路调整所述第一采样电容器或所述第二采样电容器的底板上的第一电压；构件，用于在所述多级转换的第二级期间，使用所述转换电路的第二电路调整所述第一采样电容器或所述第二采样电容器的底板上的第二电压；和构件，用于通过比较所述第一和第二级中的每一个中的第一和第二采样电容器的顶板上的第一和第二输出电压，转换所述第一输出电压和所述第二输出电压之间的差值。

该概述旨在提供本专利申请的主题的概述。其目的不是提供对本发明主题的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。

附图说明

在附图中，不一定按比例绘制，相同的附图标记可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过示例而非限制的方式示出了本文件中讨论的各种实施例。

图1描绘了互补金属氧化物半导体(cmos)图像传感器(cis)列结构的示例。

图2描绘了单斜率adc电路的示例。

图3描绘了子范围adc电路的电路图的示例，该子范围adc电路可以使用saradc和使用单斜率adc和相关时序图的lsb来解析msb。

图4描绘了图3的子范围adc电路30的电路图的第一阶段的示例以及相关联的时序图。

图5描绘了图3的子范围adc电路30的电路图的第二阶段的示例以及相关联的时序图。

图6描绘了图3的子范围adc电路30的电路图的第三阶段的示例以及相关联的时序图。

图7描绘了图3的子范围adc电路30的电路图的第四阶段的示例以及相关联的时序图。

图8描绘了图3的子范围adc电路30的电路图的第五和第六阶段的示例以及相关联的时序图。

图9描绘了图3的子范围adc电路30的电路图的第七和第八阶段的示例以及相关联的时序图。

图10描绘了比较器开关装置的示例，其可以克服比较器电路的输入处的寄生电容器中的非线性。

图11描绘了使用数字cds对具有第一步sar/单斜率cds底板n+m位adc的子范围的电路的示例。

图12描绘了子范围adc电路的电路图的另一示例，该子范围adc电路可以使用第一单斜率adc和lsb使用第二单斜率adc和相关联的时序图来解析msb。

图13描绘了子范围adc电路的电路图的另一示例，该子范围adc电路可以使用第一单斜率adc和lsb使用第二单斜率adc和相关联的时序图来解析msb。

具体实施方式

单斜率模数转换器(adc)电路可包括斜坡发生器(例如，电流源和电容器)、比较器和计时器。单斜率adc简单而准确，但可以完成2ⁿ个周期。也就是说，对于n位转换，将输入与斜坡进行2ⁿ次比较。例如，14位单斜率adc需要16384个周期才能完成。要以微秒为单位执行转换，可能需要超过100兆赫兹(mhz)的时钟速度。有利地，斜率adc可以是低功率的并且具有低噪声带宽。

逐次逼近寄存器(sar)adc使用二进制搜索以逐次逼近的方式将模拟信号转换为数字字。saradc电路可以执行位试验以将模拟信号的部分与参考电压进行比较，以确定表示模拟信号的特定样本的数字字的数字位值。saradc可以使用例如数模转换器(dac)电路的电容器阵列来执行用于确定数字字的相应数字位值的位试验。

传统saradc首先确定最高有效位(msb)，然后是msb-1位，即msb-2位，直到最低有效位(lsb)。saradc比单斜率adc更复杂，更精确，但比单斜率adc快得多。对于n位字，传统的saradc方法使用数字-模拟转换器(dac)电路的n位试验周期来确定n位。例如，14位saradc需要14个周期才能完成。因此，saradc方法可以在比斜率adc方法更少的周期内产生结果。

本发明人已经认识到结合saradc电路的优点的可取性，包括转换所需的低周期数和斜率adc电路的优点，包括低功率、低带宽比较器。

本发明尤其描述了一种adc电路，其能够在多级转换的第一级期间使用第一电路(例如，saradc电路或单斜率adc电路)来解析msb，并且在多级转换的第二级期间使用第二电路(例如，单斜率adc电路)来解析lsb。例如，这可以用于大规模并行应用(例如图像传感器)，其中sar参考电平产生和单斜率斜坡产生可以在数千个转换器之间共享。这具有通过sar的速度增强的单斜率转换器的并行特性的优点。在一些实施方式中，本发明的sar/单斜率技术可与互补金属氧化物半导体(cmos)图像传感器(cis)结合使用。

cis使用光子二极管“反应”到不同频率的光(通常是可见光)，使用所获得的光子产生电子流，该电子流通过随时间积分而累积成信号依赖电荷。可以使用adc电路对该“反应”进行采样并将其转换为数据。数据可以存储在存储器中，然后由例如照相机的处理器读出。

图1描绘了互补金属氧化物半导体(cmos)图像传感器(cis)列结构的示例。例如，图1的cis10可以包括四个晶体管(4t)像素的阵列，但是本公开的技术不限于4t像素，并且通常可应用于诸如1.75t像素的其他布置。这些像素共享读出线，该读出线对于一列像素是共同的。在一些示例配置中，该线路上的电压可以通过可编程增益放大器(pga)12放大，然后通过adc电路(或“adc”)14转换为数字。pga的目的是在adc转换信号之前放大信号。图1显示了这种基本结构。可以对图像传感器中的每列像素重复该结构。

典型的cmos图像传感器可以由像素单元阵列组成，按行和列排列。cmos图像传感器操作可被视为具有三个操作阶段：复位、曝光和读出。可以将重置视为第一阶段，其中在像素单元暴露于光之前，可以清除像素单元的光电二极管的现有电荷。曝光可以被视为下一阶段，其中光电二极管暴露于光并且由于光子入射在光电二极管的光敏区域而累积电荷。读出可以被视为最后阶段，其中通过将电荷转换为放大器(源极跟随器)输入端的电压并使用与像素单元相关联(即寻址)的列线读出曝光期间累积的电荷以将像素连接到成像器读出。为了通过这些阶段控制像素单元的操作，每个像素单元可以包括四个晶体管-行选择(rs)晶体管、复位栅极(rg)晶体管、源极跟随器(sf)晶体管和传输栅极(tg)晶体管(因此，像素单元可以称为四晶体管(4t)像素)。

源极跟随器的输入处的节点通常被称为浮动扩散，该节点处的电容有效地将光电二极管中的电荷转换为转移时的电压。像素的几种变体共享源极跟随器，具有多个像素的复位和行选择晶体管，每个像素具有唯一的传输栅极和光电二极管，它们在源极跟随器的栅极处连接在一起，例如与另一个像素共享其源极跟随器的像素在2个像素之间总共有5个晶体管，因此每个像素平均有2.5个晶体管，因此通常被称为2.5t像素。像素可以被分割用于焦点检测的相位检测，并且每个像素具有2个读出。像素可以具有其他形式的放大器，或者诸如用于深度测量的解调或用于高动态范围的溢出控制的功能。本发明可以应用于任何像素配置的读出，需要区分两个或更多个值以便去除噪声或产生差异。本发明可以应用于其他应用，需要区分两个值。

通常，布置在像素单元阵列的给定列中的这些像素单元共享用于它们的读出的公共列读出线，其对于像素列是共同的。数组也可以是线性的。在给定列线上读出的电压可以通过可编程增益放大器(pga)放大，然后通过模数转换器(adc)转换为数字值。pga的目的是在adc转换信号之前放大信号。图1显示了这种基本结构。可以对图像传感器中的每列像素单元重复这种结构。

在像素单元中，光在光电二极管(pd)中被转换为电荷。为了干净地读出该电荷，执行相关双采样(cds)操作，以便最小化浮动扩散和源极跟随器的噪声贡献。浮动扩散在电荷转移到其之前被复位和读取，然后再次读取，该差异消除了浮动扩散的噪声贡献和源极跟随器的偏移。这可以在pga中的adc之前在模拟域中完成，或者通过指定的相关双采样(cds)单元来完成，该单元被配置为去除复位偏移和噪声并因此改善动态范围。在模数转换之后，这种相关双采样也可以部分地在数字域中完成。进一步解释了执行cds的像素操作，但实质上是两次测量像素的动作：一次包含复位值，一次包含信号值。

首先，接通行选择(rs)晶体管以将该像素连接到共享列线。复位栅极(rg)晶体管通过将其连接到复位电压来脉冲以清除浮动扩散(fd)的任何累积电荷，释放复位栅极的行为留下一些电荷注入和浮动扩散上的ktc噪声。fd上的该复位电压(vrst)通过源极跟随器(sf)晶体管被驱动到列线上。该电压由可编程增益放大器(pga)放大，然后通过模数转换器(adc)转换为数字输出信号。

接下来，脉冲转移栅极(tg)以将累积的电荷从pd转移到fd。fd上的新电压(信号电压，vdata)以类似于vrst的方式转换为数字信号。将两个数字化结果相互减去以产生最终结果，更具体地说，还消除将在信号路径中产生误差的公共源(例如源极跟随器阈值电压和留在fd上的ktc噪声)。最后，关闭rs以断开此行与列行的连接，允许访问下一行。

应当注意，本公开的技术不限于4t像素，并且通常可应用于诸如1.75t像素的其他布置，其具有4pd、4tx，然后共享1rg、1sf和1rs。

adc采样的值将不等于，但将跟随fd上存在的vrst和vdata电压。出于描述本发明的操作的目的，vrst和vdata将用作要读入本发明的两个值的命名法。实际上，本发明中描述的技术通常可应用于任何两个电压的差异。

如下面详细描述的，使用本公开的各种技术，adc电路14可以使用saradc和使用单斜率adc的lsb来解析msb。以这种方式，adc电路14可以利用saradc电路的优点，包括转换所需的低循环次数和斜率adc电路的优点，包括低功率、低带宽比较器。

图2描绘了单斜率adc电路的示例。图2的斜率adc电路20可以包括斜坡发生器(例如，电流源22和电容器24)、比较器26和定时器28。斜坡发生器可以在cis中的所有adc之间共享，这意味着每个adc只需要一个专用的比较器26和定时器28。通常，定时器也可以通过一个中央计数器和分配包含这个时间的数字总线在多个列之间共享，这样每列中所需的全部是锁存器，用于在比较器触发时将值存储在总线上。

对于n位转换，将输入与斜坡进行2ⁿ次比较。如果需要数字相关双采样，则在成像应用中执行此转换两次，一次用于vrst，一次用于vdata。可以为vrst转换节省时间，因为该电平变化不大，因此斜坡不需要跨越整个adc输入范围。

或者，模拟相关双采样可以在数字化之前作为可编程增益放大器的一部分来执行，或者作为采样电容器和adc的比较器结构的一部分来执行。在后一种情况下，一种方法是在一个电容器上采样复位电平并在另一个电容器上采样信号电平，然后使信号电容器的第一个板(或“底部”板)倾斜，直到其顶板穿过复位电容器的第二个板(或“顶部”板)上的电压。在这种情况下，仅使用一个电容器的底板斜坡来找到信号的值。

单斜率转换器的另一个优点是比较器不需要具有低滞后或高速，因为延迟判定转换为偏移误差，其可以通过校准来校正。

单斜率adc20相对较慢，因为它必须在输入范围内进行线性搜索才能找到答案。已经尝试使用具有不同变化率的非线性斜率或多个较低分辨率的斜率来试图解决该问题，但是这些技术受到不规则量化噪声和与不同斜率匹配的误差的影响，因此它们的精度和加速因子受到限制。

在saradc电路中，使用比较器电路将dac电路的输出电压与采样保持电压进行比较。可以基于比较器电路的输出来调整dac电路的比特值。比较器电路确定dac输出是大于还是小于采样输入电压，并将结果存储为dac的该位的1或0。然后转换进入下一个比特值，直到确定了数字值的所有比特。改变dac输出并将电压与采样输入进行比较的一次迭代可以称为比特试验。sar逻辑电路在位试验期间控制adc电路操作。当位试验完成时，dac输入端可获得采样和保持电压的数字值，并在dac输出端提供该值的模拟近似值。

与本公开中使用并在下面描述的底板驱动方案不同，许多saradc实现使用一个或多个开关电容器dac(cdac)阵列。每个cdac包括多个电容器，每个电容器具有第一和第二板。cdac阵列的每个电容器具有相关联的开关，该开关可操作以选择性地将第一极板(例如最下面的或“底部”极板)连接到第一正参考电压或第二负极(或接地)参考电压，取决于位试验结果。在一些实施方式中，基本sar算法可以在切换位试验电容器中涉及“猜测->决定->设置”方式。每个位可以“设置”，例如，在该特定位试验开始时连接到正参考电压，并且基于位试验输出，该位设置可以保持或“重置”，例如，连接到第二参考电压，例如地。

本公开描述了一种子范围adc电路，其可以通过使用saradc电路和使用单斜率adc电路的lsb来解析msb来执行多级搜索。复位(vrst)和数据(vdata)电平可以分别采样到单独的采样电容器的cblk和cwht的顶板上。这些电容器cwht和cblk的底板可以用多个参考电压电平驱动，从而移动顶板电压，这可以相互比较。

在一些示例配置中，如下面参考图3-9详细示出和描述的，在第一级转换期间，使用二进制搜索算法将cwht的底板驱动到n个不同的级别。该算法迫使比较器的输入(“pos”和“neg”)一起在满量程电压除以2ⁿ内。在该实现中，每个转换器具有n比特sar开关阵列，以从2ⁿ个参考电压电平中进行选择，这对于所有转换器是共同的。

在第二级期间，保持cwht上的电压并且将单斜率斜坡施加到cblk的底板。使用此算法，斜坡不必跨越满量程范围，因此可以小2ⁿ倍。然而，在实践中，它可以跨越超过该范围(例如，双倍，但是其他因素是可能的)来提供过度和低于范围的冗余，使得第一级转换不必是完美的，只要cwht底板上的电平稳定，cwht另一端的电压在cblk另一端扫描的电压范围内。

斜率adc转换阶段的分辨率应该反映这个跨度，因此在跨度加倍的情况下，在该转换阶段可能需要再多一点的分辨率。为了帮助确保这种情况，可以在第一级转换期间通过在执行sar转换时移动cblk的底板来应用偏移，以在sar收敛中产生已知误差。在转换结束时，sar结果与单斜率计数组合以产生像素电压的数字表示。

该组合可以考虑第一和第二转换级之间的任何偏移，无论是故意包括还是由于比较器的偏移或带宽。由于第一次转换而发生的子范围是基于串联电容器，该电容器将与节点“pos”上的任何寄生电容共享其电荷，msb和lsb转换的组合可以通过提供作为信号函数的校正因子来考虑该误差。该校正因子可以是线性的或非线性的，以适应不同的电荷共享机制。

在saradc第一级转换中，cis的每个adc在多个参考电平之间切换，因此cwht电容或来自比较器的任何寄生电荷在通过cwht进行切换时需要通过参考充电。该寄生电荷可能依赖于信号，并且对于共享公共参考线的每个adc而言是不同的，并且可能导致串扰机制。为了最小化该误差，可以在时序中包括稳定时段，以确保在斜率阶段开始时电平是正确的。

此外，对于sar转换级的前k位，可以使用附加的单独“脏”参考，因此大部分充电电流由这些参考提供，而不是来自“干净”参考的最后m位。一旦解析了前k位，开关就可以从脏引用断开并连接到等效的干净参考线。由于这两个电压名义上相同，因此干净的线路将承受不依赖于数据的最小负载。这可以将精确参考水平需要吸收的电荷减少2^k。

为了最小化比较器的偏移，这有助于最小化第二相所需的电压范围，比较器可以在获取vrst采样时自动归零。然而，在自动调零时将比较器与采样电容器断开可能是有利的，并且仅在采样了cblk和cwht之后才将它们连接起来。这是因为比较器可以具有非线性输入电荷，该非线性输入电荷是其状态的函数，并且如果在对信号进行采样时将其附加到cwht，则可能导致错误。另一种方法是在对vrst和vdata进行采样时断开比较器，并使用接近vrst的电压对其进行自动归零，并在进入第一个转换阶段之前重新连接比较器。以这种方式，与存储帽共享的电荷是处于已知状态的比较器的电荷。

在附接到4t钉扎光电二极管的adc的图1所示的示例中，所测量的第一电压可以是复位电平，在传输栅极脉冲之后测量的第二电平可以是数据电平，并且因为从像素传递的电荷降低了浮动扩散，它可以低于复位电平。在转换的第一阶段，可以移动cwht电容器的底板或cblk电容器，但是通过改变cwht电容器，比较器触发的电压可以接近(例如，在1msb内)复位电平(例如，+0.5msb)。在该示例中，第二转换阶段使cblk电容器的底板倾斜以执行lsb转换，然后lsb转换可接近大约复位电平。这种配置可能是有利的，因为比较器触发的点仅取决于复位电平，因此共模比替代配置更具确定性，该替代配置在转换的第一阶段改变cblk电容器的底板，在转换的第二阶段改变cwht电容器。虽然这两种配置可以执行相同的功能，但在转换的第一阶段中cblk电容的底板被改变并且在转换的第二阶段中改变cwht电容器的配置中，比较器触发的点可以跟踪数据信号的值，并且可能要求比较器具有更宽的输入范围并且可能引入其他问题。

应当注意，可能存在第一样本可以是传感器的数据级别而第二级别可以是复位级别的情况，例如在3t非钉扎光电二极管像素中。在这种情况下，采样的第一个电容器将包含数据，第二个电容器将包含复位电平，并且如前所述，因为数据将低于复位，同样会受益于在转换的第一阶段移动以转换msb，然后在转换的第二阶段中移动第二电容器以转换lsb。因此，可以在第一转换阶段中移动第一或第二电容器，并且在第二阶段中移动第一和第二电容器中的另一个电容器，同时保持在第一阶段中使用的电容器上使用的驱动器。

为了清楚起见，应该注意，由adc区分的两个电压可以源自相同的传感器元件或来自相同类型的不同传感器元件，或源自不同类型的不同传感器元件。具有诸如4t、2.5t、1.75t或1.5t像素的浮动扩散的钉扎光电二极管的相关双采样读出仅是来自阵列中的相同元件的第一类差分的一个示例。相位差或解调差异可涉及从2个不同传感器元件获取样本。

许多传感器具有两个输出，这两个输出可以区分以校正读出路径中的非理想性和/或噪声。在一些情况下，那些输出可以是一个元件的两个不同状态，例如图像像素的复位和数据状态。为了数字化差异以去除一些偏移或误差(例如，浮动扩散和列线之间的源极跟随器的未知偏移)，本公开的各种技术可以通过改变其中一个板(电容器的底板)上的电压来计算复位和数据样本的差异，以使另一个板(例如顶板)移动，从而有效地用转换前采样的电压跟踪电池施加的电压，并最终穿过比较器，该比较器的输出用于计算电压运动中的触发位置作为数字值。

可以使一个电容器的底板上的电压斜坡化以执行粗略或msb第一次转换，然后可以保持表示该转换的电压。接下来，可以通过调节另一个电容器的底板上的电压直到其交叉并且比较器再次触发以获得包含msb转换和lsb转换的代码来执行精细或lsb第二转换，该代码是两个样本的差。

应当注意，在一些情况下，样本可以是一个元素的两个输出，例如相位解调像素的0度解调输出和180度解调输出。应当注意，在一些情况下，样本可以是两个元素的两个输出，例如在其上具有不同相位掩模的两个像素，以帮助检测成像系统的焦点。应当理解，样品可以来自不是成像器的传感器。应该注意的是，在一些配置中，可能需要使用电容器的底板来调节电压，因为顶板可以具有更小的寄生，因此可以引入可能难以纠正的错误的电荷共享更少。

图3描绘了子范围adc电路30的电路图的示例，该子电路可以使用sar斜adc和使用单斜率adc和相关时序图的lsb来解析msb。adc电路30可以耦合到像素单元32(或“像素”)，例如，四晶体管像素单元，类似于上面在图1中描述的阵列。转换器还可以转换两个读出值之间的差异，例如转换两个相位检测像素之间的差异，或者解调深度像素之间的差异。如果需要信号值和参考值之间的差异，则转换器可以应用于非cis应用。

在图3中，子范围adc电路30可以包括saradc电路，包括sar逻辑电路34和dac电路36，以及斜率adc电路，包括计数器电路38。像素的vdata和vrst电平可以通过开关wht和开关blk分别采样到adc30的单独的采样电容器cwht和cblk的顶板上。

adc电路30还可以包括比较器40(其具有用于接收自动归零信号的输入)、耦合到采样电容器cblk的顶板的反相输入、以及耦合到采样电容器cwht的顶板的非反相输入。

adc电路30可以耦合到公共msb参考电压线42(例如，在多个并行adc电路之间共享)以及公共lsb斜坡电压线44(例如，在多个并行adc电路之间共享)。

时序图46描绘了用于操作像素单元32的rst开关的复位(rst)信号的相对定时、用于操作像素单元32的“tx”开关的发送(tx)信号(如图1所示为“tg”)、施加到比较器40的自动调零(az)信号、操作“blk”开关的“blk”信号、操作“wht”开关的“wht”信号、操作耦合到采样电容器cblk的底板的“a”/“a_bar”开关的“a”信号、操作耦合到采样电容器cwht的底板的“b”/“b_bar”开关的“b”信号、以及比较器输出信号“comp”。

如图3所示，“a”信号可以将采样电容器cblk的底板耦合到地，“b”信号可以将采样电容器cwht的底板耦合到地。但是，应该注意，可以使用任何参考，并且不必耦合到地。“a_bar”信号可以将采样电容器cblk的底板耦合到公共lsb斜坡电压线44，并且“b_bar”信号可以将采样电容器cwht的底板耦合到dac电路36的开关阵列48，其可以耦合到公共msb参考电压线42。

时序图46进一步描绘了耦合到比较器40的输入的正(pos)和负(neg)节点的示例时序和相对电压、耦合到像素单元32的输出的列(col)电压、以及像素单元32的浮动扩散(fd)节点电压。标记为(a)-(h)的时序图中的各个点指的是例如相关的开关配置，并且在图3-9中详细描述。

图4描绘了图3的子范围adc电路30的电路图的第一阶段的示例以及相关联的时序图。“a”阶段在图4中示出，并且示出了重置阶段的一部分。在“a”阶段期间，rst和rd开关闭合，并且像素单元32的浮动扩散节点“fd”和“col”线都跟随电压vrst。“b_bar”信号可以将采样电容器cwht的底板耦合到dac电路的开关阵列48。

图5描绘了图3的子范围adc电路30的电路图的第二阶段的示例以及相关联的时序图。“b”相位在图5中示出，并且示出了复位阶段的一部分。在“b”阶段期间，rd开关保持闭合，“blk”信号关闭“blk”开关，其将节点“neg”短接到“col”，并且“a”信号将采样电容器cblk的底板耦合到地。采样电容器cwht的底板可以保持耦合到dac电路的开关阵列48。以这种方式，像素上的电荷被转移到采样电容器cblk，其被充电到电压vrst。此外，比较器可以自动归零。

图6描绘了图3的子范围adc电路30的电路图的第三阶段的示例以及相关联的时序图。“c”阶段在图6中示出，并且示出了采样阶段的一部分。在“c”阶段期间，rd开关保持闭合，“blk”信号打开“blk”开关，并且“tx”开关闭合，从而将像素单元32的光电二极管50连接到fd。“col”通过源跟随器跟随此“fd”电压。采样电容器cwht的底板可以保持耦合到dac电路的开关阵列48。

以前，用于对电容器cblk进行采样的参考电平是接地的。现在，“a_bar”信号可以将采样电容器cblk的底板耦合到公共lsb斜坡电压，其可以移动底板以提供偏移，例如0.5msb偏移。示例0.5msb偏移在54的时序图中示出。在利用adc30的saradc部分转换msb时，节点“负”可以人为地放置在0.5msb以上，以便saradc将完成高于完成的地方0.5msb。然后，如下面更详细描述的，可以去除0.5msb偏移，使得当斜率adc开始其周期时，它可以从地开始并从saradc完成的位置下方斜升。

图7描绘了图3的子范围adc电路30的电路图的第四阶段的示例以及相关联的时序图。“d”阶段在图7中示出，并且示出了采样阶段的一部分。在“d”阶段期间，rd开关保持闭合，“blk”开关保持打开，并且“wht”信号关闭“wht”开关，其将节点“pos”短路到“col”。“a_bar”信号将采样电容器cblk的底板耦合到公共lsb斜坡电压线。“b”信号将采样电容器cwht的底板耦合到地，其将采样电容器cwht充电到vdata。“d”阶段代表采样阶段的结束。

图8描绘了图3的子范围adc电路30的电路图的第五和第六阶段的示例以及相关联的时序图。“e”和“f”相位在图8中示出，并且示出了saradc级的一部分。通过sar信号52示出saradc级被启用。

在sar操作阶段的阶段“e”期间，“b_bar”信号可以将采样电容器cwht的底板耦合到开关阵列48，并且sar逻辑电路34可以通过dac电路的开关阵列48将采样电容器cwht耦合到公共msb参考线的参考电压。这里，公共msb参考线可以包括2ⁿ个参考电压电平，其对于并行转换的所有各种adc电路是共同的。sar逻辑电路34控制开关阵列48的开关以改变采样电容器cwht的底板上的电压，这有效地改变耦合到节点“pos”的顶板上的电压。比较器电路40将节点“pos”上的电压与节点“neg”上的电压进行比较。该比较的结果确定了sar逻辑在52处选择的下一个参考电平。在该二进制搜索期间选择的参考电平的结果序列在时序图46中的56处示出。其他搜索方法是可能的，并且可以在搜索期间执行位重试以减少可能的错误源。

如前所述，在搜索期间，可以使用相同引用的多个不同版本。例如，当转换器搜索转换器的前几位时，可能会使用“脏”引用，并且稍后在搜索中使用相同引用的“干净”版本。这有助于最小化在搜索阶段期间对帽或比较器的任何寄生电容充电的影响，并且最小化共享相同参考的多个列上的多个转换器之间的串扰源。由于之前应用于采样电容器cblk的0.5msb偏移，sar操作已完成“高”。由sar操作确定的转换结果表示msb。

在阶段“f”，sar结果阶段，先前应用的0.5msb偏移可以被移除，如58的时序图所示。当斜率adc开始其周期时，它可以从地面开始，从saradc完成其运行的位置下方升起，无需产生负电压。偏移的使用可降低比较器电路40所需的精度，这可降低功耗。由斜率运算确定的转换结果表示lsb。

上述sar/单斜率adc方法利用模拟相关双采样(cds)技术。上述sar/单斜率adc方法利用分别存储vdata和vrst电平的采样电容器cwht和cblk来执行cds。

另外，该方法可以利用底板驱动方案，如上所述。也就是说，当采样电容器的cwht和cblk的底板上的电压变化时，节点“pos”和“neg”上的电压分别响应地移动。这与其他sar技术形成对比，例如电荷共享。

底板驱动可以减少采样电容器的cwht和cblk的精度，因为这些采样电容器不需要充电精度。相反，采样电容器的cwht和cblk可以被认为是电压转换设备。如果采样电容器的cwht和cblk改变电容并且变为非线性，只要节点“neg”和“pos”的寄生电容共享很小，则没有意义。

此外，上述sar/单斜率adc方法基本上允许数字编码保持。也就是说，在通过公共msb参考线42和开关阵列48将采样电容器cwht的底板驱动到各种电压电平并执行sar操作之后，只要参考电压水平稳定，就可以保持采样电容器cwht上的电压。与可能泄漏或改变的典型sarcdac阵列的小电容不同，此方法中较大的采样电容器cwht可具有实时低带宽，其具有由公共msb参考电压设定的电平。

此外，与利用包括电容器阵列的dac的其他sar方法不同，每个电容器可以耦合到一个正参考电压和一个接地以在本地生成dac电平，上述sar/单斜率adc方法利用可以将单个电容器耦合到多个输入参考电平(2ⁿ参考电平)之一的dac，其中特定参考电平由sar逻辑电路34在本地确定并且通过开关阵列48连接。该技术允许在多个adc之间共享多个参考电平，并允许在采样电容器cwht和cblk上执行单独的操作。也就是说，可以对采样电容器cwht执行sar级操作，可以对采样电容器cblk执行斜坡级操作，并且可以在两个采样电容器cwht和cblk之间进行差异。另外，通过消除dac中的电容器阵列，可以减小使用本发明的技术实现的adc电路的尺寸。较小的adc电路允许增加通道数，这可以导致吞吐量的增加，并因此增加图像捕获帧速率。这些共享参考可以由具有或不具有缓冲放大器和去耦的电阻器串产生，并且当它们共享时，对于系统的期望传递函数的这些参考的任何微调或优化对于连接到它们的所有转换器是共同的。这可以带来经济的测试和校准。

图9描绘了图3的子范围adc电路30的电路图的第七和第八阶段的示例以及相关联的时序图。“g”和“h”相位在图9中示出，并且示出了斜率adc级的一部分。通过斜率信号60示出了斜率adc级被启用。

在阶段“g”期间，斜率操作阶段，采样电容器cwht的底板保持耦合到开关阵列48，并且采样电容器cblk的底板保持耦合到公共lsb斜坡线44。在阶段“g”期间，sardac保持其在sar阶段期间确定的值，并且采样电容器cblk的底板响应于通过公共lsb斜坡线44施加的电压而斜升，并且(m+1)计数器电路38开始计数。电压斜坡相对于节点“pos”上的电压增加节点上的电压“负”。随着斜坡的继续，计数器继续增加。

在阶段“h”，斜率结果阶段期间，当比较器电路40的输出指示例如输出变低时，计数器38停止，节点“负”上的电压大于“pos”节点上的电压。

计数器38可以在本地实现到每个adc。可以施加时钟信号，并且比较器电路40发射的时刻，计数器停止。

在另一实现中，计数器电路38可以是共享计数器。例如，m+1位数字数据可以通过adc之间共享的总线传输，并且每个adc可以具有本地存储器设备，例如三个晶体管dram单元，以存储比较器电路40发射时总线上的数据。

读出电路62读取存储的sar级结果(msb)和斜率级(lsb)的存储结果，并组合结果。应当注意，该组合可以包括一些纠错，以解决由最初应用的0.5msb偏移导致的上下测距斜率阶段。

在一些配置中，可以在比较器电路的输入处引入寄生电容，这可能导致adc中的增益误差。当寄生输入电容是非线性时可能发生增益误差，这可能是比较器电路中输入晶体管的情况。为了减少比较器电路的输入处的电荷误差，可以实现各种切换技术，如图10所示。

图10描绘了比较器开关装置的示例，其可以克服比较器电路的输入处的寄生电容器中的非线性。为了将充电误差减小到零，存储在两个寄生输入电容中的电荷在采样时必须相等。为了满足条件vc1(0)＝vc2(0)，比较器电路40的两个输入可以在采样期间短接到vinit。将比较器电路40的输入短接到vinit可以使得在采样期间在c1和c2处存储相等的电荷。

为了将充电误差降至接近零，采样期间的每个寄生输入电容应具有与转换结束时(eoc)相同的“状态”。eoc可以有效地被认为是比较器的期望跳变点。也就是说，采样后存储在每个寄生输入电容中的电荷应该等于它们的eoc。在转换期间，负端子将始终在vrst电平的0.5msb内。因此，为了近似负端子的条件vc1(0)＝vc1(eoc)，应将vinit设置为等于vrst。

在图10中，两个开关在采样期间耦合到vinit。然后，当使用saradc或使用斜率adc进行斜坡时，开关耦合到采样电容器cblk和cwht。具有电压依赖性的电容器c2上的电荷与采样电容器cblk(正在斜坡上)共享，从而消除了电容器c2的误差贡献。

本公开的各种技术的优点在于它允许模拟域中的模拟cds(例如，存储像素的复位值，然后存储像素的曝光值)成为不必非常线性的电容器。这是因为不在adc的比较器电路的输入处执行电荷求和。而是，执行电压差分，由此使用公共msb电压参考线将一个电容器的底板由saradc驱动到不同的电压电平以执行sar操作。然后，电容器保持在公共电压参考，然后斜率adc将斜坡电压施加到另一个电容器以执行斜率功能。电容器不需要是线性的，因此，它们可以是金属氧化物半导体(mos)电容器，例如，如果充分偏置的话。通过使用以下一个或多个来改善adc的传递函数：相对较大的采样电容器，小型比较器输入电容器，以及在连接比较器电路之前将比较器输入预充电到触发点电压vrst(此阶段可用于将比较器自动归零)。这些技术不仅有助于减小adc的尺寸，还可降低噪声基底。

在adc中使用模拟cds的另一个好处是需要单次转换，这可以节省时间和功耗并降低噪声。

图11描绘了使用数字cds与第一步sar/单斜率cds底板n+m位adc进行分级的电路的示例。这里，电路70首先执行数据级的转换，并执行复位级的转换。与上述其他方案不同，没有两个电容器blk和wht存储复位和数据电平。相反，电路70具有一个电容器cadc，其存储将由adc转换的值和一个电容器cref，其存储将用于转换的参考电压，例如包括比较器电路的偏移。

现在将一般性地描述电路70的操作。首先，重置像素单元32。当像素单元32被重置时，电容器cref可以自动归零。自动归零操作将比较器电路72的偏移存储在电容器cref上。可以释放像素单元的复位，然后可以将包括存在的噪声的vrst存储在电容器cadc上。然后，“a_bar”开关闭合，将电容器cref的底板耦合到公共lsb斜坡线44，并施加斜坡电压直到比较器电路72发射。在该方案中，可以将其设计成使得不需要sar级来转换vrst，因为在一个msb内该级别应该是已知的。因此，可以选择斜坡起始和结束电压以跨越预期的vrst电平。

接下来，像素的vdata电平被传送到电容器cadc。通过驱动cadc的底部位置，可以对n个msb位执行sar操作阶段，然后可以通过驱动cref的底板对m个lsb位执行斜坡级，如上所述。如前所述，可以减去与vrst和vdata相关联的转换以执行数字cds。

除了上述的sar斜率技术之外，还可以使用诸如slope-slope、sar-sar、sar-sar-slope和具有模拟存储的slope-slope的替代技术。下面依次描述每个。

在sar-slope技术中，如果第一级是二进制sar搜索，则比较器需要具有低滞后。在slope-slope技术中，如下面参照图12所述，用数字斜率替换第一级也放宽了对比较器的这一要求。此选项较慢(2ⁿ+2^(m+1)步)，但允许比较器具有所有变量的最低功率，并放宽对参考的稳定要求。

在sar-sar技术中，第二级也可以是sar级而不是斜率级。此选项具有最高的转换速度(n+m+1步)，但也会使比较器具有所有变量的最高功率，因为最后一级需要低滞后。它还需要在阵列周围生成和分布额外的2^(m+1)个参考电平，而不是需要1根线来分配信号进行斜率转换，以为需要2^(m+1)条线的第二级转换执行sar算法。

sar-sar-slope技术是sar-sar配置的扩展，增加了第三个转换。可以使第二级转换为m级，并且增加了一个额外的转换阶段，第二级中使用的每个2m电平都以斜率方式在l+1电平上斜变。选择它们的斜率以与第二级的标称电平重叠，其方式类似于sar-slope变体中的斜率转换。以这种方式，可以在2^(l+1)+m+n个周期中实现2^(l+m+n)精度的转换。这样做的优点是需要绕过的路由的数量大大减少，因为可能使2^m+2^n小于2^(m+n)。例如，为了实现14位转换，可以从l＝5、m＝5、n＝4进行转换，与sar-slope转换器的示例相比，m＝6且n＝8具有48个参考电平而不是256。

也可以使用具有模拟存储技术的斜率斜率，如下面参考图12和13详细描述的。使用单个参考斜坡，cblk的底板保持恒定，而cwht的底板倾斜。该电压也连接到cwht。当比较器判定改变时，通过打开开关将斜坡的当前值保持在cwht上。然后如前面的描述中那样将较小的斜坡应用于cblk。这可以通过更多的电容器和开关来扩展，以便以面积和复杂性为代价来制造任意数量的单斜率级。

图12描绘了子范围adc电路100的电路图的另一示例，该子范围adc电路100可以使用第一单斜率adc和lsb使用第二单斜率adc和相关联的时序图来解析msb。adc电路100可以耦合到像素单元32(或“像素”)，例如，四晶体管像素单元，类似于上面在图1中描述的阵列。转换器还可以转换两个读出值之间的差异，例如转换两个相位检测像素之间的差异，或解调深度像素之间的差异。转换器可以应用于需要信号值和参考值之间差异的非cis应用。

在图12中，子范围adc电路100可以包括第一斜率adc电路，包括斜率逻辑电路104和dac电路36，以及第二斜率adc电路，包括计数器电路38。可以对像素的vrst和vdata电平可以分别通过开关wht和开关blk采样到adc100的单独的采样电容器的cwht和cblk的顶板上。

adc电路100还可以包括比较器40(其具有用于接收自动归零信号(az)的输入)、耦合到采样电容器cblk的顶板的反相输入、以及耦合到采样电容器cwht的顶部的非反相输入。

adc电路100可以耦合到公共msb参考电压线42(例如，在多个并行adc电路之间共享)以及公共lsb斜坡电压线44(例如，在多个并行adc电路之间共享)。

时序图108描绘了用于操作像素单元32的rst开关的复位(rst)信号的相对时序，用于操作像素单元32的“tx”开关的发送(tx)信号，施加到比较器40的自动归零(az)信号，操作“blk”开关的“blk”信号，操作“wht”开关的“wht”信号，“操作“a”/“a_bar”开关耦合到采样电容器cblk的底板的a”信号，操作“b”/“b_bar”开关耦合到采样电容器cwht的底板的“b”信号，以及比较器输出信号“comp”。

如图12所示，“a”信号可以将采样电容器cblk的底板耦合到地，“b”信号可以将采样电容器cwht的底板耦合到地。但是，应该注意，可以使用任何参考电压，并且不必耦合到地。“a_bar”信号可以将采样电容器cblk的底板耦合到公共lsb斜坡电压线44，并且“b_bar”信号可以将采样电容器cwht的底板耦合到dac电路36的开关阵列48，其可以耦合到公共msb参考电压线42。

时序图106还示出了耦合到比较器40的输入的正(pos)和负(neg)节点的示例时序和相对电压，耦合到像素单元32的输出的列(col)电压，以及像素单元32的浮动扩散(fd)节点电压。标记为(a)-(h)的时序图中的各个点指的是例如相关的开关配置。

图12和13的slope-slope配置中的许多相(a)-(h)类似于上面关于图4-9的sar-slope配置所描述的那些。为了简明起见，将仅描述slope-slope配置的操作与sar-slope配置之间的差异，特别是关于阶段(e)和(f)。

“e”和“f”阶段示出了第一斜率adc级的一部分。通过斜率1信号102示出了第一斜率adc级。

在阶段“e”期间，第一斜率adc操作阶段，“b_bar”信号可以将采样电容器cwht的底板耦合到开关阵列48，并且斜率逻辑电路104可以通过dac电路36的开关阵列48将采样电容器cwht耦合到公共msb参考线的参考电压。这里，公共msb参考线可以包括2ⁿ个参考电压电平，这对于并行转换的所有各种adc电路是共同的。

斜率逻辑电路104控制开关阵列48的开关以改变采样电容器cwht的底板上的电压，这有效地改变耦合到节点“pos”的顶板上的电压。比较器电路40将节点“pos”上的电压与节点“neg”上的电压进行比较。该比较的结果确定将由斜率逻辑在102处选择的下一参考电平。在该线性斜坡期间选择的所得参考电平序列在时序图106中的110处示出。第一斜率adc的线性斜坡与上面参考图3-9描述的sar逻辑执行的基于判决的更高或更低搜索形成对比。

如前所述，在搜索期间，可以使用相同引用的多个不同版本。例如，当转换器搜索转换器的前几位以及稍后在搜索中使用的相同参考的“干净”版本时，可能存在“脏”引用。这有助于最小化在搜索阶段期间对帽或比较器的任何寄生电容充电的影响，并且最小化共享相同参考的多个列上的多个转换器之间的串扰源。

应该注意的是，尽管图3-9的saradc电路可以比斜率adc电路更快(n个周期对于转换的2ⁿ个周期)，但斜率adc电路中的比较器不需要像在saradc电路中的比较器那样快速地发射，因此可以是较低功率、较慢的比较器。

第一斜率adc电路继续进行，直到比较器40确定第一斜率adc电路的线性斜坡的值超过“负”值，这在图12中的112处示出。在一些示例配置中，如图12所示，比较器可以锁定斜坡越过“负”值的值，斜坡可以继续，例如，直到达到满量程。在一些配置中，由于负载考虑，可能期望如图12中那样继续斜坡。或者，如图13所示，斜坡可以在交叉值处停止。如上面关于sar-斜率adc配置所描述的，由于先前施加到采样电容器cblk的0.5msb偏移，第一斜率操作已经完成“高”。偏移的使用可降低比较器电路40所需的精度，这可降低功耗。

在阶段“f”之前或期间，第二斜率adc阶段，先前施加的偏移(在114处示出)，例如0.5msb，可以被移除，如114处的时序图所示。当第二斜率adc开始其周期时，它可以从地开始并从第一斜率adc完成其操作的位置下方开始上升，例如，当斜坡越过“负”值时比较器锁存的值，而不必产生负电压。

在第二斜率adc操作阶段期间，采样电容器cwht的底板保持耦合到开关阵列48，并且采样电容器cblk的底板保持耦合到公共lsb斜坡线44。第一斜率adc保持其在第一斜率adc级期间确定的值，采样电容器cblk的底板响应于通过公共lsb斜坡线44施加的电压而斜升，并且(m+1)计数器电路38开始计数。电压斜坡相对于节点“pos”上的电压增加节点“neg”上的电压。随着斜坡的继续，计数器继续增加。当比较器电路40的输出指示例如输出变低时，计数器38停止，节点“neg”上的电压大于节点“pos”上的电压。

在第一转换操作之前施加的偏移，例如0.5msb，允许第二转换操作覆盖范围偏移的两倍以上。例如，0.5msb的偏移允许第二次转换覆盖超过1msb的范围。根据需要，可以提供更小或更大的偏移以覆盖更小或更大的msb范围。

上述slope-slopeadc方法利用模拟相关双采样(cds)技术。上述的slope-slopeadc方法利用分别存储vdata和vrst电平的采样电容器的cwht和cblk来执行cds。

另外，该方法可以利用底板驱动方案，如上所述。也就是说，当采样电容器的cwht和cblk的底板上的电压变化时，节点“pos”和“neg”上的电压分别响应地移动。这与其他技术形成对比，例如电荷共享。

底板驱动可以减少采样电容器的cwht和cblk的精度，因为这些采样电容器不需要充电精度。相反，采样电容器的cwht和cblk可以被认为是电压转换设备。如果采样电容器的cwht和cblk改变电容并且变为非线性，只要节点“neg”和“pos”的寄生电容共享很小，则没有意义。

此外，上述slope-slopeadc方法基本上允许数字编码保持。也就是说，在通过公共msb参考线42和开关阵列48将采样电容器cwht的底板驱动到各种电压电平并执行第一斜率adc操作之后，可以保持采样电容器cwht上的电压，只要参考电压水平稳定。与可能泄漏或改变的典型cdac阵列的小电容不同，此方法中较大的采样电容器cwht可具有实时低带宽，其具有由公共msb参考电压设定的电平。

此外，与利用包括电容器阵列的dac的其他方法不同，每个电容器可以耦合到一个正参考电压和一个接地以在本地产生dac电平，上面描述的slope-slopeadc方法利用dac可以将单个电容器耦合到多个输入参考电平(2ⁿ参考电平)中的一个，其中特定参考电平由斜率逻辑电路104在本地确定并且通过开关阵列48连接。该技术允许在多个adc之间共享多个参考电平并允许在采样电容器的cwht和cblk上执行单独的操作。也就是说，可以在采样电容器cwht上执行第一斜率adc级操作，例如，为了转换msb，可以在采样电容器cblk上执行第二斜率级操作，例如，以转换lsb，并且差异可以在两个采样电容器的cwht和cblk之间进行。

另外，通过消除dac中的电容器阵列，可以减小使用本发明的技术实现的adc电路的尺寸。较小的adc电路允许增加通道数，这可以导致吞吐量的增加，并因此增加图像捕获帧速率。这些共享参考可以由具有或不具有缓冲放大器和去耦的电阻器串产生，并且当它们共享时，对于系统的期望传递函数的这些参考的任何微调或优化对于连接到它们的所有转换器是共同的。这可以带来经济的测试和校准。

无论使用图3-9的sar-斜率adc配置还是图12和13的slope-slopeadc配置，本公开都描述了多步转换技术，其中第一转换(例如，粗转换)可以确定与输入信号对应的数字输出的msb，例如，当正数在时序图中与负数交叉时，并且第二转换(例如，精细转换)可以确定数字输出的lsb，例如，当负数在时序图中与正数交叉时。

在使用第一斜率adc执行的第一(例如，粗略)转换操作之后，adc电路可以保持被确定为粗略电压的电压。然后，adc电路可以确定电容器cwht和cblk的电压加上确定的粗略电压之间的差值。然后，可以使用使用第二斜率adc执行的第二(例如，精细)转换操作来转换该和。

作为非限制性的具体示例，假设电容器cblk上有1v而电容器cwht上有0.5v。在第一斜率adc相对于电容器cwht上的电压逐步通过参考电平之后，开关阵列48应该达到接近0.5v的电压，例如0.52v。开关阵列上的电压，例如0.52v，在第二次转换期间保持，因为它用于比较。

比较器“pos”节点/输入端的电压为0.5v+0.52v(1.02v)，比较器“neg”节点/输入端的电压为1v。现在，第二次转换操作开始使用第二斜率adc用于精细转换。第二斜率adc开始斜升电容器cblk底板上的电压，直到“负”节点上的电压超过1.02v。现在，可以从1.02v中减去0.52v的保持电压，从而得到存储在电容器cblk上的0.5v正确的值。

本公开的各种技术调节电容器cwht和cblk的底板上的电压，这引起第一次和第二次转换。在本公开中，术语“顶板”和“底板”用于方便描述附图，并不意味着暗示电容器存在任何所需的空间取向。

图13描绘了slope-slopeadc电路120的电路图的另一示例，其可以使用第一单斜率adc和lsb使用第二单斜率adc和相关联的时序图121来解析msb。adc电路120可以耦合到像素单元32(或“像素”)，例如，四晶体管像素单元，类似于上面在图1中描述的阵列。转换器120类似于转换器100，并且为了简明起见，没有详细描述类似的特征。

如上所述，在一些示例配置中，例如图12中，第一斜率adc电路可以继续直到比较器40确定第一斜率adc电路的线性斜坡的值超过“负”值，其在图12中的112处示出。然后，比较器可以锁定斜坡越过“负”值的值，并且斜坡可以继续，例如，直到达到满量程。

或者，如图13所示，斜坡可以在交叉值处停止，如122所示。在阶段“f”之前或期间，第二斜率adc阶段，先前施加的偏移(在114处示出)，例如0.5msb，可以移除，如114的时序图所示。当第二斜率adc开始其周期时，它可以从地开始并从第一斜率adc完成其操作的位置下方上升，例如，当斜坡越过“负”值时比较器锁存的值，而不必产生负电压。

adc电路120的操作可以如上所述进行。

出于说明的目的，关于cis描述了本公开的技术。然而，本发明的adc技术不限于cis且可与其他传感器和读数器一起使用。

另外，在一些配置中，来自传感器(例如，图像传感器或其他传感器)的数据可以由pga或差分电路处理，例如，在使用本公开中描述的技术进行差异之前。

各种注释

本文描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列组合或与一个或多个其他示例组合。

以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。这些示例可以包括除了示出或描述的那些之外的元件。然而，本发明人还考虑了仅提供所示出或描述的那些元件的实例。此外，本发明人还考虑使用所示或所述的那些元件(或其一个或多个方面)的任何组合或置换的示例，关于特定示例(或其一个或多个方面)，或关于本文示出或描述的其他示例(或其一个或多个方面)

如果本文档与通过引用并入的任何文档之间的使用不一致，则以本文档中的用法为准。

在该文献中，术语“一”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，例如“a或b”包括“a但不是b”、“b但不是a”、“a和b”，除非另有说明表示。在本文中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即除了在权利要求中的这一术语之后列出的元件之外的元件的系统、装置、物品、组合物、配方或工艺仍被认为属于该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。

这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中描述的方法。这种方法的实现可以包括代码，例如微代码、汇编语言代码、更高级语言代码等。此类代码可包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频盘)、磁带、存储卡或棒、随机存取存储器(ram)、只读存储器(rom)等。

以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述之后，例如本领域普通技术人员可以使用其他实施例。提供摘要以符合37c.f.r.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，各种特征可以组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求作为示例或实施例被并入到具体实施方式中，其中每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。