一种基于分数基准的电容阵列及模数转换器的制作方法

本发明涉及数模转换技术领域，特别涉及一种基于分数基准的电容阵列及模数转换器。

背景技术：

dac(digitaltoanalogconverter，数模转换器)是将数字信号转换为模拟信号。在adc(analog-to-digitalconverter，模数转换器)中，dac主要负责将某位或者某几位码转换为代表的电压值，同时实现输入电压与该电压的减法运算。

当前，大多数dac方案是基于单调性切换的二进制电容阵列。它采用上极板采样的方式，在采样时将所有电容下极板都连接到基准电压，并利用上极板进行采样。这种方式总电容较小，有效提高了采样带宽和系统的速度，但在电容阵列转换过程中会改变输出的共模电压。由于模数转换器中dac输出负载为比较器，共模的动态变化会降低其性能。

当前，相关技术中提供了一种dac，如图1所示。在该dac中，参考电压缓冲器为电容阵列提供vref、1/2vref、1/4vref及3/4vref四种基准电压，将1/4vref和3/4vref作为最低位电容的基准电压，将1/2vref作为次低位电容的基准电压，在不改变最小单位电容的情况下使总电容比单调性切换方式降低了一半，同时转换过程中共模电压可以保持不变，间接减小了后级比较器的误差。

但是上述相关技术对1/4vref和3/4vref两种参考电压的精度要求极高，较小的误差可引起最后一次转换的共模和差分电压的较大误差。此外，这种技术中参考电压缓冲器需要提供四种基准电压，参考电压缓冲器的复杂度很高，大大增加了参考电压缓冲器的设计难度。

技术实现要素：

本发明的目的在于提供一种基于分数基准的电容阵列及模数转换器，从而克服现有技术的缺点，具体通过以下方式来实现上述目的。

第一方面，本发明实施例提供了一种基于分数基准的电容阵列，包括参考电压缓冲器、第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；

所述第一电容阵列中所有电容的上极板分别与所述第一信号输入端及比较器的同相输入端连接；

所述第二电容阵列中所有电容的上极板分别与所述第二信号输入端及所述比较器的反相输入端连接；

所述参考电压缓冲器分别与所述第一电容阵列中所有电容的下极板及所述第二电容阵列中所有电容的下极板连接，为所述第一电容阵列及所述第二电容阵列提供第一基准电压及第二基准电压。

结合第一方面，本发明实施例提供了上述第一方面的第一种可能的实现方式，其中，所述第一电容阵列包括并联的最低位电容电路、次低位电容电路及至少一个开关电容电路；

所述最低位电容电路的一端分别与所述第一信号输入端及所述同相输入端连接，所述最低位电容电路的另一端在接地端及所述第一基准电压之间切换连接；

所述次低位电容电路的第一端分别与所述第一信号输入端及所述同相输入端连接，所述次低位电容电路的第二端在接地端及所述第一基准电压之间切换连接，所述次低位电容电路的第三端在所述第一基准电压及所述第二基准电压之间切换连接；

所述开关电容电路的第一端分别与所述第一信号输入端及所述同相输入端连接，所述开关电容电路的第二端及第三端均在接地端及所述第二基准电压之间切换连接。

结合第一方面的第一种可能的实现方式，本发明实施例提供了上述第一方面的第二种可能的实现方式，其中，所述最低位电容电路包括串联的第一开关及第一电容，所述第一电容的下极板与所述第一开关连接，所述第一电容的上极板与所述第一信号输入端及所述同相输入端连接；所述第一开关在接地端与所述第一基准电压之间切换。

结合第一方面的第一种可能的实现方式，本发明实施例提供了上述第一方面的第三种可能的实现方式，其中，所述次低位电容电路包括依次串联的第二开关、第二电容、第三电容和第三开关；

所述第二电容的上极板与所述第三电容的上极板相对设置，且所述第二电容的上极板与所述第三电容的上极板均分别与所述第一信号输入端及所述同相输入端连接；

所述第二电容的下极板与所述第二开关连接，所述第三电容的下极板与所述第三开关连接；

所述第二开关在接地端及所述第一基准电压之间切换连接，所述第三开关在所述第一基准电压及所述第二基准电压之间切换连接。

结合第一方面的第一种可能的实现方式，本发明实施例提供了上述第一方面的第四种可能的实现方式，其中，所述开关电容电路包括依次串联的第四开关、第四电容、第五电容和第五开关；

所述第四电容的上极板与所述第五电容的上极板相对设置，且所述第四电容的上极板与所述第五电容的上极板均分别与所述第一信号输入端及所述同相输入端连接；

所述第四电容的下极板与所述第四开关连接，所述第五电容的下极板与所述第五开关连接；

所述第四开关和所述第五开关均在接地端及所述第二基准电压之间切换连接。

结合第一方面的第一种可能的实现方式，本发明实施例提供了上述第一方面的第五种可能的实现方式，其中，还包括正向控制信号输入端及反向控制信号输入端，通过所述正向控制信号输入端接收正向控制信号，通过所述反向控制信号输入端接收反向控制信号；

所述次低位电容电路的第二端及所述开关电容电路的第二端受所述正向控制信号的控制进行切换，所述次低位电容电路的第三端及所述开关电容电路的第三端受所述反向控制信号的控制进行切换。

结合第一方面，本发明实施例提供了上述第一方面的第六种可能的实现方式，其中，所述第二电容阵列与所述第一电容阵列呈镜像对称设置。

结合第一方面的第一种可能的实现方式，本发明实施例提供了上述第一方面的第七种可能的实现方式，其中，所述第一基准电压为所述第二基准电压的一半。

第二方面，本发明实施例提供了一种模数转换器，包括比较器、逻辑电路及上述第一方面或第一方面的任一种可能的实现方式所述的基于分数基准的电容阵列；

所述比较器分别与所述基于分数基准的电容阵列及所述逻辑电路连接，接收所述基于分数基准的电容阵列传输的正相输入信号及反相输入信号，比较所述正相输入信号及所述反相输入信号，将得到的比较结果输出给所述逻辑电路；

所述逻辑电路与所述基于分数基准的电容阵列连接，传输控制信号给所述基于分数基准的电容阵列。

在本发明实施例中，采用上极板采集信号，采集信号时所有电容的下极板都连接到第一基准电压或第二基准电压，不需要引入额外的分数参考电压，参考电压缓冲器的设计难度低，结构简单。且采用上极板采集信号，采集完可以直接通过比较器进行第一次比较，减少了一次开关切换和电荷重分配的时间，速度更快，且节省了一次切换的功耗。而且本发明第一电容阵列及第二电容阵列中，除了最低位电容电路及次低位电容电路外，其他开关电容电路中均包含两个电容，且这两个电容由相反的控制信号进行控制，如此控制能够在切换过程中维持比较器输入端共模电压不变。同时，本发明将第一基准电压作为最低位电容电路的基准电压，第一基准电压是第二基准电压的一半，在不改变最小单位电容的情况下使总电容降低了一半，如此说明在总电容不变的情况下，通过引入第一基准电压，将基于分数基准的电容阵列的分辨率提高了一倍。反之若要实现相同的分辨率，则本发明实施例提供的基于分数基准的电容阵列的总电容可以降低一半。

附图说明

图1是现有技术提供的基于四种分数基准的电容阵列的结构示意图；

图2是实施例1提供的一种分辨率为8位的基于分数基准的电容阵列的示意图；

图3是实施例1提供的一种基于分数基准的电容阵列的示意图；

图4是实施例1提供的基于分数基准的电容阵列输出电压仿真波形图；

图5是实施例1提供的基于分数基准的电容阵列输出共模电压对比图；

图6是实施例2提供的一种模数转换器的示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

实施例1

参见图2，本发明实施例提供了一种基于分数基准的电容阵列，包括参考电压缓冲器1、第一信号输入端2、第二信号输入端3、第一电容阵列4和第二电容阵列5；第一电容阵列4中所有电容的上极板分别与第一信号输入端2及比较器的同相输入端连接；第二电容阵列5中所有电容的上极板分别与第二信号输入端3及比较器的反相输入端连接；参考电压缓冲器1分别与第一电容阵列4中所有电容的下极板及第二电容阵列5中所有电容的下极板连接，为第一电容阵列4及第二电容阵列5提供第一基准电压1/2vref及第二基准电压vref。

图2中用直线段表示电容的上极板，弧线表示电容的下极板。如图2所示，第一电容阵列4的所有电容的上极板均与第一信号输入端2及比较器的同相输入端连接，第二电容阵列5的所有电容的上极板均与第二信号输入端3及比较器的反相输入端连接。第一信号输入端2和第二信号输入端3为基于分数基准的电容阵列输入差分的输入电压，由于通过上极板对差分的输入电压进行采样，采样之后第一电容阵列4可以将采集到的正相输入信号直接传输至比较器的同相输入端，第二电容阵列5可以将采集到的反相输入信号直接传输至比较器的反相输入端。比较器可以直接比较正相输入信号和反相输入信号，比较之前第一电容阵列4和第二电容阵列5无需进行额外的开关切换，减小了一次开关切换和电荷重分配的时间，速度快且功耗低。

第一电容阵列4中所有电容的下极板及第二电容阵列5中所有电容的下极板均与参考电压缓冲器1连接。本发明实施例中的参考电压缓冲器1仅提供第一基准电压1/2vref和第二基准电压vref两种电压。进一步的，第一基准电压1/2vref是第二基准电压vref的一半。所有电容的下极板均通过开关与参考电压缓冲器1连接，通过控制信号来控制开关在第一基准电压1/2vref、第二基准电压vref和/或接地端之间进行切换。且在第一电容阵列4和第二电容阵列5中，最低位电容的基准电压均为第一基准电压1/2vref，从而在不改变最小单位电容的情况下使基于分数基准的电容阵列的总电容降低了一半。

如图2所示，第一电容阵列4包括并联的最低位电容电路、次低位电容电路及至少一个开关电容电路，图2中示意性地画出了5个开关电容电路，开关电容电路的数目与基于分数基准的电容阵列的分辨率相关，实际应用中可以根据所需的基于分数基准的电容阵列的分辨率来设置相应数目的开关电容电路。

上述最低位电容电路的一端分别与第一信号输入端2及同相输入端连接，最低位电容电路的另一端在接地端及第一基准电压1/2vref之间切换连接；次低位电容电路的第一端分别与第一信号输入端2及同相输入端连接，次低位电容电路的第二端在接地端及第一基准电压1/2vref之间切换连接，次低位电容电路的第三端在第一基准电压1/2vref及第二基准电压vref之间切换连接；开关电容电路的第一端分别与第一信号输入端2及同相输入端连接，开关电容电路的第二端及第三端均在接地端及第二基准电压vref之间切换连接。

如图2所示，最低位电容电路包括串联的第一开关s1p、第一电容c1及电容c1′，第一电容c1的下极板与第一开关s1p连接，第一电容c1的上极板与第一信号输入端2、同相输入端及电容c1′的上极板连接，电容c1′的下极板与接地端及第二基准电压vref连接；第一开关s1p在接地端与第一基准电压1/2vref之间切换。

次低位电容电路包括依次串联的第二开关s2p、第二电容c2、第三电容c2′和第三开关s2n；第二电容c2的上极板与第三电容c2′的上极板相对设置，且第二电容c2的上极板与第三电容c2′的上极板均分别与第一信号输入端2及同相输入端连接；第二电容c2的下极板与第二开关s2p连接，第三电容c2′的下极板与第三开关s2n连接；第二开关s2p在接地端及第一基准电压1/2vref之间切换连接，第三开关s2n在第一基准电压1/2vref及第二基准电压vref之间切换连接。

开关电容电路包括依次串联的第四开关、第四电容、第五电容和第五开关；第四电容的上极板与第五电容的上极板相对设置，且第四电容的上极板与第五电容的上极板均分别与第一信号输入端2及同相输入端连接；第四电容的下极板与第四开关连接，第五电容的下极板与第五开关连接；第四开关和第五开关均在接地端及第二基准电压vref之间切换连接。图2中画出了5个开关电容电路，第一个开关电容电路包括串联的开关s3p、电容c3、电容c3′和开关s3n，第二个开关电容电路包括串联的开关s4p、电容c4、电容c4′和开关s4n，第三个开关电容电路包括串联的开关s5p、电容c5、电容c5′和开关s5n，第四个开关电容电路包括串联的开关s6p、电容c6、电容c6′和开关s6n，第五个开关电容电路包括串联的开关s7p、电容c7、电容c7′和开关s7n。

如图2中所示，第二电容阵列5与第一电容阵列4呈镜像对称设置。第二电容阵列5的结构与第一电容阵列4的结构相同，也包括最低位电容电路、次低位电容电路及至少一个开关电容电路，第二电容阵列5包含开关电容电路的数目与第一电容阵列4包含的开关电容电路的数目相同。第二电容阵列5与第一电容阵列4的区别在于，第二电容阵列5中所有电容的上极板均与第二信号输入端3及比较器的反相输入端连接，而第一电容阵列4中所有电容的上极板均与第一信号输入端2及比较器的反相输入端连接。由于第二电容阵列5与第一电容阵列4的结构相同，且与第一电容阵列4呈镜像对称设置，因此不再对第二电容阵列5的具体电路细节进行赘述。

如图2所示，在本发明实施例中，基于分数基准的电容阵列还包括正向控制信号输入端及反向控制信号输入端，通过正向控制信号输入端接收正向控制信号，通过反向控制信号输入端接收反向控制信号，正向控制信号及反向控制信号为相反的控制信号。次低位电容电路的第二端及开关电容电路的第二端受正向控制信号的控制进行切换，次低位电容电路的第三端及开关电容电路的第三端受反向控制信号的控制进行切换。即次低位电容电路包括的第二开关受正向控制信号的控制，在接地端及第一基准电压1/2vref之间切换；次低位电容电路包括的第三开关受反向控制信号的控制，在第一基准电压1/2vref及第二基准电压vref之间切换。开关电容电路包括的第四开关受正向控制信号的控制，在接地端及第二基准电压vref之间切换；开关电容电路包括的第五开关受反向控制信号的控制，在接地端及第二基准电压vref之间切换。

如图2所示，第一信号输入端2与第一电容阵列4之间还通过开关连接。同样地，第二信号输入端3与第二电容阵列5之间也设置有开关。在一个转换周期内，首先闭合第一信号输入端2与第一电容阵列4之间的开关，以及闭合第二信号输入端3与第二电容阵列5之间的开关，以对第一电容阵列4及第二电容阵列5包括的各个电容进行充电，充电一段时间后断开第一信号输入端2与第一电容阵列4之间的开关，以及断开第二信号输入端3与第二电容阵列5之间的开关。同时将第一电容阵列4和第二电容阵列5中所有开关切换到采样时的初始位置。通过第一信号输入端2及第二信号输入端3输入差分的输入电压，该差分的输入电压即为当前转换周期内待采样的模拟信号。

第一电容阵列4和第二电容阵列5中所有电容均通过上极板采集该差分的输入电压。第一电容阵列4中电容上极板与下极板之间形成的电压作为正相输入信号输入至比较器的正相输入端。第二电容阵列5中电容上极板与下极板之间形成的电压作为反相输入信号输入至比较器的反相输入端。比较器对正相输入信号及反相输入信号进行比较，将比较结果传输给逻辑电路，最终得出当前转换周期内模拟信号对应的最高有效位的二进制码。之后逻辑电路通过正向控制信号输入端及反向控制信号输入端向第一电容阵列4及第二电容阵列5传输正向控制信号及反向控制信号，通过正向控制信号及反向控制信号控制第一电容阵列4及第二电容阵列5中次高有效位的开关电容电路的开关切换，将切换后产生的新的正相输入信号及反相输入信号传输给比较器，比较器比较之后最终获得前转换周期内模拟信号对应的次高有效位的二进制码。按照这种方式依次进行切换及比较，获得其他位的二进制码，从而最终得出当前转换周期内的模拟量对应的二进制数值。

在当前转换周期结束时需要对第一电容阵列4及第二电容阵列5进行复位，以进行下一周期的转换。在复位时通过逻辑电路发送复位控制信号给第一电容阵列4及第二电容阵列5，通过复位控制信号控制第一电容阵列4及第二电容阵列5中的所有开关恢复至初始位置。

为了进一步理解本发明实施例提供的基于分数基准的电容阵列，下面结合图2，以分辨率为8位的基于分数基准的电容阵列为例进行详细说明。第一电容阵列4中最低位电容电路包括串联的第一开关s1p、第一电容c1和电容c1′。次低位电容电路包括串联的第二开关s2p、第二电容c2、第三电容c2′和第三开关s2n，第二电容c2、第三电容c2′的上极板相对。图2中示意性地画出了5个开关电容电路，第一个开关电容电路包括串联的开关s3p、电容c3、电容c3′和开关s3n，第二个开关电容电路包括串联的开关s4p、电容c4、电容c4′和开关s4n，第三个开关电容电路包括串联的开关s5p、电容c5、电容c5′和开关s5n，第四个开关电容电路包括串联的开关s6p、电容c6、电容c6′和开关s6n，第五个开关电容电路包括串联的开关s7p、电容c7、电容c7′和开关s7n。其中，电容c3与电容c3′的上极板相对，电容c4与电容c4′的上极板相对，电容c5与电容c5′的上极板相对，电容c6与电容c6′的上极板相对，电容c7与电容c7′的上极板相对。

其中，第一电容c1、电容c1′、第二电容c2、第三电容c2′、电容c3、电容c3′、电容c4、电容c4′、电容c5、电容c5′、电容c6、电容c6′、电容c7、电容c7′的上极板均与第一信号输入端2及比较器的同相输入端连接。

图2中参考电压缓冲器1提供第一基准电压1/2vref和第二基准电压vref。第一开关s1p在第一基准电压1/2vref和接地端之间切换，第二开关s2p在第一基准电压1/2vref和接地端之间切换，第三开关s2n在第一基准电压1/2vref和第二基准电压vref之间切换，开关s3p、s4p、s5p、s6p、s7p以及开关s3n、s4n、s5n、s6n、s7n均在第二基准电压vref和接地端之间切换。第一开关s1p、第二开关s2p以及开关s3p、s4p、s5p、s6p、s7p均受正向控制信号输入端输入的正向控制信号控制。第三开关s2n以及开关s3n、s4n、s5n、s6n、s7n均受反向控制信号输入端输入的反向控制信号控制。

第二电容阵列5与第一电容阵列4呈镜像对称设置，在此不具体描述第二电容阵列5的细节，具体可参考图2中所示的第二电容阵列5的电路部分。

从图2中能够看出本发明实施例提供的基于分数基准的电容阵列采用上极板采样的方式，采样完可以直接比较，减小了一次开关切换和电荷重分配的时间。另外，除了最低位的第一电容c1和电容c1′及次低位的第二电容c2和第三电容c2′外，其他位次上的电容均分成两排，即电容c3、c4、c5、c6、c7以及电容c3′、c4′、c5′、c6′、c7′，这两排电容由相反的控制信号进行控制，通过控制切换能够维持共模电压不变，避免共模电压变化对比较器性能产生的影响。

具体地，在得到最高位结果后，根据最高位的极性，将第一电容阵列4的两个高位电容c7、c7′的一个从接地端切换到第二基准电压vref，而将第二电容阵列5的两个高位电容的一个从第二基准电压vref切换到接地端。由于高位电容c7只占第一电容阵列4总电容的1/4，同样其他高位电容也只占其对应的电容阵列总电容的1/4，因此在切换过程中电压都变化1/4vref，差分电压变化1/2vref，而共模电压保持不变，从而避免共模电压变化对比较器性能产生的影响。

在复位时，第二电容c2连接到第一基准电压1/2vref，第三电容c2′连接到第二基准电压vref，并可通过第二开关s2p的控制将第二电容c2切换到接地端，以及通过第三开关s2n的控制将第三电容c2′切换到第一基准电压1/2vref。最低位电容电路并没有设置两个电容，只有第一电容c1且连接到第一基准电压1/2vref，并可通过开关控制切换到接地端。图2中第一电容c1、第二电容c2以及电容c3的大小都等于最小单位电容。第一电容c1的切换方式与单调性切换相同，而其基准电压是第一基准电压1/2vref，因此在同样大小的单位电容下，可实现传统方式一半的电压变化。这说明，假定基于分数基准的电容阵列的总电容不变，那么通过引入第一基准电压1/2vref后，将基于分数基准的电容阵列的分辨率提高了一倍。反之如果要实现同样的分辨率，那么基于分数基准的电容阵列的总电容就可以降低一半，减小了基于分数基准的电容阵列的面积，增加了采样开关的带宽，同时也提高了基于分数基准的电容阵列本身的稳定速度。虽然电路最低位采用单调性切换会降低共模电压，但由于是最后一位，其量值很小，造成的动态失调误差相较于噪声基本可以忽略。同样的，如果1/2vref不精准的话，造成的非线性误差也相对较小。

为了电路的对称性，在最低位电容电路中必须设置与第一电容c1对称的电容c1′，如图2所示，第一电容c1与电容c1′的上极板相对设置，电容c1′的下极板固定连接地端。

根据本发明所述分辨率为8位的基于分数基准的电容阵列，可以将此电容阵列拓展为任意位数的电容阵列，如图3所示。工作方式与优点与图2所述类似。

如图4所示为基于分数基准的电容阵列输出电压仿真波形图，vcp表示比较器同相输入端的电压，vcn表示比较器反相输入端的电压。通过仿真可以表明输出共模在转换过程中基本保持在700mv附近不变，符合先前设计理论分析描述，证明设计的电容阵列功能正确。

如图5所示为基于分数基准的电容阵列在转换过程中的共模电压变化图，在最低位转换之前，共模保持不变。最低位采用单调性切换降低了共模电压，但其量值δvcm极小，造成的动态失调误差相较于噪声基本可以忽略。相比现有的基于四基准的电容阵列，在减小了两种基准电压的同时只损失少量的共模，体现了其优势。

在本发明实施例中，采用上极板采集信号，采集信号时所有电容的下极板都连接到第一基准电压或第二基准电压，不需要引入额外的分数参考电压，参考电压缓冲器的设计难度低，结构简单。且采用上极板采集信号，采集完可以直接通过比较器进行第一次比较，减少了一次开关切换和电荷重分配的时间，速度更快，且节省了一次切换的功耗。且除了最低位电容电路外，其他开关电容电路中均包含两个开关电容，通过相反的控制信号进行控制，能够在切换过程中维持比较器输入端共模电压不变。同时，本发明将第一基准电压作为最低位电容电路的基准电压，第一基准电压是第二基准电压的一半，在不改变最小单位电容的情况下使总电容相比单调性切换方式降低了一半。

实施例2

参见图6，本发明实施例提供了一种模数转换器，包括比较器6、逻辑电路7及上述实施例1提供的基于分数基准的电容阵列；

比较器6分别与基于分数基准的电容阵列及逻辑电路7连接，接收基于分数基准的电容阵列传输的正相输入信号及反相输入信号，比较正相输入信号及反相输入信号，将得到的比较结果输出给逻辑电路7；逻辑电路7与基于分数基准的电容阵列连接，传输控制信号给基于分数基准的电容阵列。

其中，图6示出的是分辨率为8位的逐次逼近型模数转换器，实际应用中逐次逼近型模数转换器的分辨率可以是任意位的。基于分数基准的电容阵列的电路结构与实施例1中的基于分数基准的电容阵列的电路结构相同，在此不再赘述。

基于分数基准的电容阵列采样之后，通过第一电容阵列将正相输入信号传输至比较器6的同相输入端，通过第二电容阵列将反相输入信号传输至比较器6的反相输入端。比较器6比较该正相输入信号及反相输入信号，得到比较结果，将比较结果传输给逻辑电路7。逻辑电路7根据比较结果确定最高有效位对应的二进制码，之后返回正向控制信号及反向控制信号给基于分数基准的电容阵列。基于分数基准的电容阵列根据正向控制信号及反向控制信号控制开关切换，并将切换后产生的新的正相输入信号及新的反相输入信号传输至比较器6，比较器6比较新的正相输入信号及新的反相输入信号，并将比较结果发送给逻辑电路7，逻辑电路7确定出次高有效位对应的二进制码。按照上述过程逐次切换及比较，最终得出采样的模拟信号对应的二进制序列。

在本发明实施例中，模数转换器包括的基于分数基准的电容阵列采用上极板采集信号，采集信号时所有电容的下极板都连接到第一基准电压或第二基准电压，不需要引入额外的分数参考电压，参考电压缓冲器的设计难度低，结构简单。且采用上极板采集信号，采集完可以直接通过比较器进行第一次比较，减少了一次开关切换和电荷重分配的时间，速度更快，且节省了一次切换的功耗。且除了最低位电容电路外，其他开关电容电路中均包含两个开关电容，通过相反的控制信号进行控制，能够在切换过程中维持比较器输入端共模电压不变。同时，本发明将第一基准电压作为最低位电容电路的基准电压，第一基准电压是第二基准电压的一半，在不改变最小单位电容的情况下使总电容相比单调性切换方式降低了一半。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。