一种CRC辅助校验极化码译码方法和智能终端与流程

本发明涉及通信系统中的信道编码技术领域，尤其涉及一种crc辅助校验极化码译码方法、智能终端及存储介质。

背景技术：

在通信系统中的信道编码技术中，arikan提出的极化码是理论上能够达到香农限的首个实用编码方案；在码长趋向于无限长的理想情况下，利用低复杂度的串行抵消(sc，successivecancellation)译码方法可以实现信道容量的无限逼近。但在码长为有限长时，信道不能完全极化，有大量信道的容量介于0和1之间，这些信道将受到不同程度的噪声污染，影响sc算法的译码性能。

串行抵消列表(scl，sclist)译码通过路径分裂和保留多条候选路径进行广度优先的译码来提高译码性能，当所保留的路径数目超过门限值l的时候，便对路径进行修剪，只保留最可靠的l条路径进行译码。crc(crc，cyclicredundancycheck,循环冗余校验)辅助校验的scl(ca-scl)译码方法在l条候选路径中选择通过crc校验的路径作为译码路径，使得极化码的性能得到了极大的改善。但列表译码算法对每条候选路径都进行分裂，带来了l倍的计算复杂度。

为了降低列表译码的计算复杂度，一种减少分裂的scl(sr-scl，splitreducedscl)译码算法定义了一种新的分裂规则，即对可靠度较高的译码节点不再进行路径分裂。译码过程中，对译码路径连续不分裂次数计数，当一条路径连续不分裂次数超过设定门限时，进行修枝处理。增强的sr-scl(esr-scl，enhancedsr-scl)译码方法还在n-k1节点处时将scl译码退化为sc译码来进一步降低译码计算复杂度。但sr-scl译码方法中不需要crc辅助校验，译码纠错性能只能通过提高门限值来逼近scl译码的性能，却远不及ca-scl译码方法的译码性能。

因此，现有技术还有待于改进和发展。

技术实现要素：

本发明要解决的技术问题在于：译码计算复杂度高，针对现有技术上述缺陷，本发明提供一种crc辅助校验极化码译码方法、智能终端及存储介质。

本发明解决技术问题所采用的技术方案如下：

一种crc辅助校验极化码译码方法，其中，所述crc辅助校验极化码译码方法包括：

统计极化码正确译码路径的分裂特性，并根据定义的分裂规则统计正确译码路径的分裂次数以及相应次数出现的频率；

根据统计结果预估译码路径分裂次数合理范围，确定相对分裂次数门限；

对极化码译码和分裂，计算所有候选路径的相对于分裂次数最少的候选路径的相对分裂次数；

将相对分裂次数达到门限的候选路径进行删除，若剩余候选路径数大于预设数量，则保留预设数量具有最小路径度量值的候选路径进入下一节点译码；

在所有节点译码分裂完成后，通过crc辅助校验选出最终译码结果并输出。

所述的crc辅助校验极化码译码方法，其中，所述统计极化码正确译码路径的分裂特性，并根据定义的分裂规则统计正确译码路径的分裂次数以及相应次数出现的频率的步骤，具体包括：

统计码长为n，信息位长度为k的极化码正确译码路径的分裂特性；

根据sr-scl译码方法中定义的分裂规则，统计正确译码路径的分裂次数以及相应次数出现的频率。

所述的crc辅助校验极化码译码方法，其中，统计正确译码路径的分裂特性具体为：

对码长n＝2ⁿ，信息位长度为k的极化码，译码器接收向量为估计向量为首先计算正确译码路径每个信息位节点的对数似然比即llr值：

其中，是信道传输概率，再判断llr值是否满足分裂条件|l(ui)|≤η，即可得到一次译码后正确译码路径的分裂次数，其中分裂门限

pe(ui)是ui的译码错误概率，通过高斯近似计算得到；多次重复实验得到正确译码路径分裂次数的相应频率。

所述的crc辅助校验极化码译码方法，其中，所述根据统计结果预估译码路径分裂次数合理范围，确定相对分裂次数门限的步骤，具体为：

根据正确译码路径分裂次数的相应频率，得到正确译码路径分裂次数的分布范围，确定相对分裂次数门限t。

所述的crc辅助校验极化码译码方法，其中，所述对极化码译码和分裂，计算所有候选路径的相对于分裂次数最少的候选路径的相对分裂次数的步骤，具体包括：

通过ca-sr-scl译码方法对码长为n，信息位长度为k的极化码进行译码，再通过sr-scl译码的分裂规则进行减少路径分裂的译码，同时用计数器ωl对每条译码路径的分裂次数计数；

每完成一个节点的译码和分裂，计算所有候选路径的相对于分裂次数最少的候选路径的相对分裂次数。

所述的crc辅助校验极化码译码方法，其中，所述通过ca-sr-scl译码方法对码长为n，信息位长度为k的极化码进行译码的步骤，具体包括：

采用sr-scl译码规则，当信息位译码节点的译码满足可靠度要求时，不进行路径分裂，减少分裂译码的分裂规则为：

通过ca-sr-scl译码方法对译码候选路径的分裂次数进行计数，当某条候选路径的相对分裂次数达到设定门限值t时删除该路径；

定义路径l的计数为ωl，当译码路径l分裂为子路径l1和l2时，对应计数器ωl1＝ωl2＝ωl+1，对应节点ui路径l的相对分裂次数为：

其中m是当前候选路径数。

所述的crc辅助校验极化码译码方法，其中，所述将相对分裂次数达到门限的候选路径进行删除，若剩余候选路径数大于预设数量，则保留预设数量具有最小路径度量值的候选路径进入下一节点译码具体包括：

当某条候选路径的相对分裂次数达到设定门限值，即sl[i]≥t时，删除路径l；

若剩余候选路径数小于l，则继续下一节点译码；

若剩余候选路径数大于l，则需对剩余候选路径度量值进行排序，度量值:

从候选路径中选择l条具有最小pm值的候选路径进入下一个节点译码；

当修枝后译码路径数小于l时则不再需要排序操作。

所述的crc辅助校验极化码译码方法，其中，所述在所有节点译码分裂完成后，通过crc辅助校验选出最终译码结果并输出的步骤，具体为：

采用crc辅助校验减少译码路径分裂，从保留候选译码路径中选择输出通过crc校验的译码作为最终译码结果并输出。

一种智能终端，其中，所述智能终端包括如上所述的crc辅助校验极化码译码系统，还包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的crc辅助校验极化码译码程序，所述crc辅助校验极化码译码程序被所述处理器执行时实现如上所述的crc辅助校验极化码译码方法的步骤。

一种存储介质，其中，所述存储介质存储有crc辅助校验极化码译码程序，所述crc辅助校验极化码译码程序被处理器执行时实现如上所述crc辅助校验极化码译码方法的步骤。

本发明在极化码译码的bler(blockerrorrate)性能和计算复杂度之间进行更好的折中。本发明根据sr-scl译码方法中定义的分裂规则，统计了正确译码路径的分裂特性，并根据该特性设计新的译码修枝规则。译码时对每条译码路径的分裂次数进行计数，及时删除相对分裂次数达到门限值的译码路径来减少译码复杂度以及排序计算开销，最后引入crc辅助校验译码来改善译码纠错性能。并且相比于传统sr-scl译码算法中在指定节点存在连续不分裂次数达到门限值的路径时删除其他候选路径，本发明在每个节点删除相对分裂次数达到门限值的译码路径可以更及时地删除错误路径，译码计算复杂度更低。

附图说明

图1是本发明crc辅助校验极化码译码方法的较佳实施例的流程图；

图2是本发明crc辅助校验极化码译码方法的较佳实施例中正确译码路径的分裂特性图，其中，n＝256,k＝128,eb/n0＝0.5db、1db、1.5db、2db；

图3是本发明crc辅助校验极化码译码方法的较佳实施例中基于crc辅助校验的减少译码路径分裂译码过程示意图；

图4是本发明crc辅助校验极化码译码方法的较佳实施例中基于crc辅助校验的减少译码路径分裂译码流程图，其中t是相对分裂次数门限值，l是允许保留候选路径数的最大值；

图5是本发明crc辅助校验极化码译码方法的较佳实施例中ca-sr-scl译码方法与esr-scl译码算法的bler性能比较图，其中码长n＝256,k＝128,l＝8，ω是esr-scl译码的连续不分裂次数门限值；

图6是本发明crc辅助校验极化码译码方法的较佳实施例中ca-sr-scl译码算法与esr-scl译码算法的译码平均列表大小比较图，其中n＝256,k＝128,l＝8；

图7为本发明智能终端的较佳实施例的运行环境示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明较佳实施例所述的crc辅助校验极化码译码方法，如图1所示，一种crc辅助校验极化码译码方法,其中，所述crc辅助校验极化码译码方法包括以下步骤：

步骤s10、统计极化码正确译码路径的分裂特性，并根据定义的分裂规则统计正确译码路径的分裂次数以及相应次数出现的频率。

具体地，统计码长为n，信息位长度为k的极化码(极化码是一种前向错误更正编码方式，用于讯号传输)正确译码路径的分裂特性；根据sr-scl译码方法中定义的分裂规则，统计正确译码路径的分裂次数以及相应次数出现的频率。

极化码构造的核心是通过信道极化(channelpolarization)处理，在编码侧采用方法使各个子信道呈现出不同的可靠性，当码长持续增加时，部分信道将趋向于容量近于1的完美信道(无误码)，另一部分信道趋向于容量接近于0的纯噪声信道，选择在容量接近于1的信道上直接传输信息以逼近信道容量，是目前唯一能够被严格证明可以达到香农极限的方法。

进一步地，统计正确译码路径的分裂特性具体为：

对码长n＝2ⁿ，信息位长度为k的极化码，译码器接收向量为估计向量为首先计算正确译码路径每个信息位节点的对数似然比即llr值：

其中，是信道传输概率，再判断llr值是否满足分裂条件|l(ui)|≤η，即可得到一次译码后正确译码路径的分裂次数，其中分裂门限

pe(ui)是ui的译码错误概率，通过高斯近似计算得到；多次重复实验得到正确译码路径分裂次数的相应频率。

步骤s20、根据统计结果预估译码路径分裂次数合理范围，确定相对分裂次数门限。

具体地，根据正确译码路径分裂次数的相应频率，得到正确译码路径分裂次数的分布范围，确定相对分裂次数门限t。

步骤s30、对极化码译码和分裂，计算所有候选路径的相对于分裂次数最少的候选路径的相对分裂次数。

具体地，通过ca-sr-scl译码方法对码长为n，信息位长度为k的极化码进行译码，再通过sr-scl译码的分裂规则进行减少路径分裂的译码，同时用计数器ωl对每条译码路径的分裂次数计数；每完成一个节点的译码和分裂，计算所有候选路径的相对于分裂次数最少的候选路径的相对分裂次数。

进一步地，采用sr-scl译码规则，当信息位译码节点的译码满足可靠度要求时，不进行路径分裂，减少分裂译码的分裂规则为：

通过ca-sr-scl译码方法对译码候选路径的分裂次数进行计数，当某条候选路径的相对分裂次数达到设定门限值t时删除该路径；

定义路径l的计数为ωl，当译码路径l分裂为子路径l1和l2时，对应计数器ωl1＝ωl2＝ωl+1，对应节点ui路径l的相对分裂次数为：

其中m是当前候选路径数。

步骤s40、将相对分裂次数达到门限的候选路径进行删除，若剩余候选路径数大于预设数量，则保留预设数量具有最小路径度量值的候选路径进入下一节点译码。

具体地，当某条候选路径的相对分裂次数达到设定门限值，即sl[i]≥t时，删除路径l；

若剩余候选路径数小于l，则继续下一节点译码；

若剩余候选路径数大于l，则需对剩余候选路径度量值进行排序，度量值:

从候选路径中选择l条具有最小pm值的候选路径进入下一个节点译码；

当修枝后译码路径数小于l时则不再需要排序操作。

步骤s50、在所有节点译码分裂完成后，通过crc辅助校验选出最终译码结果并输出。

具体地，采用crc辅助校验减少译码路径分裂，从保留候选译码路径中选择输出通过crc校验的译码作为最终译码结果并输出。

下面结合附图和具体实施例对本发明作进一步详细描述。需要指出的是，以下所述实施例旨在便于对本发明的理解，而对其不起任何限定作用。

例如，码长n＝256，k＝128，携带信息比特ua的极化码经过编码，信道传输，由译码器接收，接收序列为

本发明基于crc辅助校验的减少译码路径分裂的极化码译码方法对接收序列译码，列表最大保留路径数l＝8，采用24位crc校验比特g(x)＝x²⁴+x²³+x¹⁸+x¹⁷+x¹⁴+x¹¹+x¹⁰+x⁷+x⁶+x⁵+x⁴+x³+x+1辅助校验。具体步骤如下：

第一步：统计码长n＝256，k＝128的极化码正确译码路径的分裂次数以及相应次数出现的频率；首先计算正确译码路径每个信息位节点的对数似然比即llr值：

其中，是信道传输概率；然后判断这些llr值是否满足分裂条件|l(ui)|≤η，即可得到一次译码后正确译码路径的分裂次数，其中分裂门限：

其中，pe(ui)是ui的译码错误概率，可以通过高斯近似计算得到。

第二步：重复统计10000次仿真结果得到图2正确译码路径分裂次数及相应频率。在eb/n0＝0.5时，正确译码路径分裂次数分布在0～30，近似满足正态分布。随着eb/n0的增大，分裂次数越来越集中于0，通过删除分裂次数较高的候选路径是可以不损失译码bler性能的，但需要将分裂次数门限设置在较大数字。

考虑到错误译码路径会趋向于越来越频繁的分裂，正确译码路径会趋向不分裂，本发明引入相对分裂次数，即当前译码路径与候选译码路径中最少分裂次数的差值。当某条译码路径相对分裂次数达到设定门限值t时，及时删除该候选路径以降低译码复杂度，这里可以将t的值设为4～7。

如图3所示，图3表示译码过程，当候选路径相对分裂次数达到门限值时，两条分裂子路径将同时被丢弃。译码到最后一个节点时，由crc校验器选择输出最后的译码结果。

第三步：利用本发明ca-sr-scl译码方法对接收序列译码，对于冻结比特，直接译码为0，并更新pm值；非冻结比特译码流程如图4所示。对每个非冻结比特译码，首先计算候选译码路径的llr值：

根据llr判断该路径是否需要分裂：

定义路径l的计数为ωl，若候选路径l分裂为子路径l1和l2，计数器ωl1＝ωl2＝ωl+1。对应节点ui路径l的相对分裂次数为：

这里m是当前候选路径数，此时还需要更新路径度量值：

所有候选译码路径完成译码或分裂后，对当前候选路径进行修枝。当某条候选路径的相对分裂次数sl[i]≥t时删除路径l。若第一次修枝完成后，剩余译码路径数仍然大于l，需要对路径度量值进行排序，保留l条具有最小pm值的候选路径进入下一个节点译码。

当所有节点完成译码后，对保留下来的候选路径用crc辅助校验选择译码路径输出，一次译码过程结束。

如图5所示，这里画出block＝10⁶，eb/n0＝0.5～3.5的实验仿真图。图5是该过程的bler性能对比图，对比了本发明ca-sr-scl译码算法与esr-scl译码算法的译码性能，ω是esr-scl译码方法的连续不分裂次数门限，取值30和60。图6是该过程的平均译码列表大小，对比了ca-sr-scl译码算法与esr-scl译码算法的译码计算复杂度。从仿真图可以看出，本发明的译码方法可以得到更好的译码性能，当t＝4,5,6时可以实现更低的计算复杂度。

由此可以看出，本发明基于crc辅助校验的减少译码路径分裂方法可以有效提高极化码纠错性能，利用相对分裂次数及时删除分裂频繁的译码路径也能有效降低译码计算复杂度，最终可以实现以更低的计算复杂度达到更高的译码纠错性能，随着eb/n0增大，本发明的增益越明显。

本发明基于sr-scl译码分裂规则，统计了极化码正确译码路径的分裂次数及频次，提出基于crc辅助的减少译码路径分裂极化码译码方法。现有减少译码路径分裂的算法都是对译码路径连续不分裂次数进行计数，在连续不分裂次数达到一定门限值时删除其他候选路径，本发明在极化码译码时对分裂次数进行计数，当相对分裂次数达到门限值时及时删除分裂频繁的路径，可以有效减少平均译码列表大小从而降低译码计算复杂度，并且不会损失译码bler性能。并且本发明先修枝再对pm值排序甚至不需要排序，可以减少排序的复杂度开销。此外，本发明采用了crc辅助校验译码，可以在维持相同的计算复杂度的同时进一步提高译码纠错性能。因此，本发明可以用更低的计算复杂度实现更好的纠错性能。信噪比越高，本发明增益越明显。

进一步地，如图7所示，基于上述crc辅助校验极化码译码方法，本发明还相应提供了一种智能终端，所述智能终端包括处理器10、存储器20及显示器30。图7仅示出了智能终端的部分组件，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。

所述存储器20在一些实施例中可以是所述智能终端的内部存储单元，例如智能终端的硬盘或内存。所述存储器20在另一些实施例中也可以是所述智能终端的外部存储设备，例如所述智能终端上配备的插接式硬盘，智能存储卡(smartmediacard,smc)，安全数字(securedigital,sd)卡，闪存卡(flashcard)等。进一步地，所述存储器20还可以既包括所述智能终端的内部存储单元也包括外部存储设备。所述存储器20用于存储安装于所述智能终端的应用软件及各类数据，例如所述安装智能终端的程序代码等。所述存储器20还可以用于暂时地存储已经输出或者将要输出的数据。在一实施例中，存储器20上存储有crc辅助校验极化码译码程序40，该crc辅助校验极化码译码程序40可被处理器10所执行，从而实现本申请中crc辅助校验极化码译码方法。

所述处理器10在一些实施例中可以是一中央处理器(centralprocessingunit,cpu)，微处理器或其他数据处理芯片，用于运行所述存储器20中存储的程序代码或处理数据，例如执行所述crc辅助校验极化码译码方法等。

所述显示器30在一些实施例中可以是led显示器、液晶显示器、触控式液晶显示器以及oled(organiclight-emittingdiode，有机发光二极管)触摸器等。所述显示器30用于显示在所述智能终端的信息以及用于显示可视化的用户界面。所述智能终端的部件10-30通过系统总线相互通信。

在一实施例中，当处理器10执行所述存储器20中crc辅助校验极化码译码程序40时实现以下步骤：

统计极化码正确译码路径的分裂特性，并根据定义的分裂规则统计正确译码路径的分裂次数以及相应次数出现的频率；

根据统计结果预估译码路径分裂次数合理范围，确定相对分裂次数门限；

对极化码译码和分裂，计算所有候选路径的相对于分裂次数最少的候选路径的相对分裂次数；

将相对分裂次数达到门限的候选路径进行删除，若剩余候选路径数大于预设数量，则保留预设数量具有最小路径度量值的候选路径进入下一节点译码；

在所有节点译码分裂完成后，通过crc辅助校验选出最终译码结果并输出。

本发明还提供一种存储介质，其中，所述存储介质存储有crc辅助校验极化码译码程序，所述crc辅助校验极化码译码程序被处理器执行时实现所述crc辅助校验极化码译码方法的步骤；具体如上所述。

综上所述，本发明提供了一种crc辅助校验极化码译码方法、智能终端及存储介质，所述方法包括：统计极化码正确译码路径的分裂特性，并根据定义的分裂规则统计正确译码路径的分裂次数以及相应次数出现的频率；根据统计结果预估译码路径分裂次数合理范围，确定相对分裂次数门限；对极化码译码和分裂，计算所有候选路径的相对于分裂次数最少的候选路径的相对分裂次数；将相对分裂次数达到门限的候选路径进行删除，若剩余候选路径数大于预设数量，则保留预设数量具有最小路径度量值的候选路径进入下一节点译码；在所有节点译码分裂完成后，通过crc辅助校验选出最终译码结果并输出。本发明在每个节点删除相对分裂次数达到门限值的译码路径可以更及时地删除错误路径，译码计算复杂度更低。

当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，控制器等)来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。