电子零件以及电子零件的制造方法与流程

本发明涉及一种包含压电振子和集成电路芯片的电子零件及电子零件的制造方法。

背景技术：

作为电子零件，已知有在封装体(package)收容晶振及集成电路(integratedcircuit，ic)芯片的结构。此时，所述封装体有时采用下述结构，即：包括基板(中板)、用于在基板的一面侧形成晶振用的收容空间的框壁、及用于在基板的另一面侧形成ic芯片用的收容空间的框壁，各框壁沿着基板的周缘部设置。在制造所述电子零件时，ic芯片例如通过倒装芯片键合(flipchipbonding)而安装于基板。例如，专利文献1中示出了一种包括这种封装体的电子零件。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2018-56668号公报

技术实现要素：

[发明所要解决的问题]

由于在发明的实施方式中有详述，因而此处作简单说明，在制造所述封装体时，将已形成有成为电极的图案的基板形成用片材、与框壁形成用片材重合而形成层叠体，将夹具(jig)按压于所述层叠体而形成槽。由沿着所述槽进行分割而得的单片来制造封装体。在按压所述夹具时，可能受到所述电极图案的配置的影响，而在基板形成用片材的、基板的形成区域内应力不均，在所述形成区域内产生翘曲。若这样产生翘曲，则可能在进行上文所述的倒装芯片键合时，ic芯片的安装用基板的、另一面侧的各电极的高度产生不均，无法正常地进行所述键合。

关于所述专利文献1，并未对所述ic芯片的键合时产生的问题进行记载。而且，如发明的实施方式所详述，所述键合异常的产生受到ic芯片的大小的影响，但专利文献1的ic芯片为并未对基板的一面侧的电极(第一电极垫及第二电极垫)进行重叠那样的小型，因而也很难认为容易想到所述问题。而且，所述专利文献1的电子零件中，认为可选择设于基板的一面侧的第一电极垫及第二电极垫中的任一电极垫来作为晶振(晶振片)的安装用电极，进行制品的制造。因此，理所当然成为下述结构，即：设有将第一电极垫及第二电极垫各自、与基板的另一面侧的ic芯片的安装用电极连接的导电路，与后述本发明的结构不同。

本发明是鉴于所述情况而成，其目的在于提供一种电子零件，包括基板、基板的一面侧的压电振子的收容空间、及基板的另一面侧的集成电路芯片的收容空间，并且可靠地进行集成电路芯片的电极与基板的电极的连接，可靠性高。

[解决问题的技术手段]

本发明的电子零件包括：

基板，在一面侧和另一面侧分别具备一面侧电极和另一面侧电极，所述一面侧电极电连接于压电振子的电极，所述另一面侧电极电连接于集成电路芯片的电极，

一面侧框壁，为了形成收容所述压电振子的第一收容空间，而在所述基板的一面侧沿着所述基板的周缘部设置；

盖，堵塞所述一面侧框壁的开口部，将所述第一收容空间密闭；

另一面侧框壁，为了形成收容所述集成电路芯片的第二收容空间，而在所述基板的另一面侧沿着所述基板的周缘部设置；以及

金属膜，不与所述另一面侧电极电连接，为了抑制所述基板的翘曲而设于所述基板的一面侧。

[发明的效果]

关于本发明的包括基板、基板的一面侧的压电振子的收容空间、及基板的另一面侧的集成电路芯片的收容空间的电子零件，在基板的一面侧，设有不与所述另一面侧电极电连接的金属膜。由此，可抑制电子零件的制造工序中的基板的翘曲，可靠地进行集成电路芯片的电极与基板的另一面侧的电极的连接。其结果，可提高所述电子零件的可靠性。

附图说明

图1为本发明的电子零件的一实施方式的晶振器的纵截侧面图。

图2为所述晶振器的横截上表面图。

图3为表示所述晶振器所含的基板的背面的平面图。

图4(a)及图4(b)为所述晶振器的制造工序图。

图5(a)及图5(b)为所述晶振器的制造工序图。

图6(a)至图6(c)为所述晶振器的制造工序图。

图7为用于制造所述晶振器的层叠体的上表面图。

图8为用于制造所述晶振器的层叠体及夹具的上表面图。

图9(a)及图9(b)为比较例的晶振器的制造工序图。

图10为比较例的晶振器的制造工序图。

图11为表示构成晶振器的基板的其他结构例的横截上表面图。

图12为表示构成晶振器的基板的其他结构例的横截上表面图。

图13为表示构成晶振器的基板的其他结构例的横截上表面图。

图14为表示构成晶振器的基板的其他结构例的横截上表面图。

[符号的说明]

1：晶振器

10：盖

12：封装体本体

13：基板

21、31～33：电极

22：虚拟垫

4：晶振

5：ic芯片

具体实施方式

图1、图2分别为本发明的电子零件的一实施方式的温度补偿型的晶振器1的纵截侧面图、横截上表面图。晶振器1包括封装体(框体)11、晶振4及ic芯片5。封装体11包含陶瓷制的封装体本体12、及例如金属制或陶瓷制的盖10。

封装体本体12分别包括俯视为长方形的基板(中板)13、设于基板13的一面侧的一面侧框壁14、及设于另一面侧的另一面侧框壁15，一面侧框壁14及另一面侧框壁15沿着基板13的周缘部而形成。因此，纵截面观看时，封装体本体12形成为h型。基板13、一面侧框壁14及另一面侧框壁15通过焙烧而一体化。如发明所要解决的问题的项目中简单描述那样，所述封装体本体12是通过将多个片材重叠而形成的层叠体沿着槽分割而制造。包含所述封装体本体12的制造工序的晶振器1的制造工序将在下文中详述。

以下，有时将基板13的一面侧设为上侧，将基板13的另一面侧设为下侧进行说明，但所述上侧、下侧是为了方便说明各部的结构而记载，将晶振器1以何种朝向使用为任意。通过所述一面侧框壁14、另一面侧框壁15，而在基板13的一面侧、另一面侧分别形成有凹部。在另一面侧框壁15的下侧，设有用于将晶振器1安装于安装基板(未图示)的电极19。

在一面侧框壁14的上侧，经由沿着所述一面侧框壁14而设置的密封环16，以堵塞所述一面侧的凹部而形成经密闭的收容空间17的方式设有上文已述的盖10。即，盖10堵塞一面侧框壁14的开口部，与基板13相向。在所述收容空间(第一收容空间)17收容着所述晶振4。而且，基板13的另一面侧的凹部形成收容ic芯片5的收容空间(第二收容空间)18。

对基板13进一步进行说明。在形成所述收容空间17的基板13的一面侧，在所述基板13的长度方向的一端侧的左右，分别形成有大致矩形状的电极21。本例中，相对于左右的中心而对称地设有作为一面侧电极的电极21。此外，所谓所述左右，为与长度方向正交的宽度方向。

而且，在基板13的长度方向的另一端侧的左右，分别形成有大致矩形状的作为金属膜的虚拟垫(dummypad)22。本例中，虚拟垫22的面积与电极21的面积大致相等，相对于基板13的长度方向的中心，虚拟垫22与电极21配置在对称位置。因此，将基板13在长度方向进行二等分所得的区域中的一个和另一个中，分别设有电极21、虚拟垫22。更详细而言，假设将基板13以俯视为十字且基板13的中心与所述十字的中心一致的方式一分为四，则成为在各分割片包含电极21或虚拟垫22的布局。关于所述虚拟垫22的作用，将在下文中描述。

图3表示形成收容空间18的基板13的另一面侧。关于所述另一面侧，在基板13的长度方向的一端侧、中央部、另一端侧，分别在左右各设有电极。将一端侧的电极设为31、中央部的电极设为32、另一端侧的电极设为33而分别图示，这些电极31～33为用于安装ic芯片5的电极。使电极31、电极33朝向接近的基板13的角部伸出，分别形成伸出电极34。所述伸出电极34经由设于另一面侧框壁15的未图示的配线，连接于设于所述另一面侧框壁15的下部的电极19。

此外，关于电极31、电极32、电极33，对设于左右其中一侧的电极附注字母a，对设于左右另一侧的电极附注字母b进行说明。即，例如关于左右设有两个的电极31，有时以31a、31b相互区分而表示。以下，为了防止由说明导致的错误，关于基板13的电极21、电极31～电极33，有时记载为振子用电极21、ic用电极31～ic用电极33。

所述各振子用电极21经由设于基板13的导电路29，连接于ic用电极31、ic用电极32、ic用电极33的至少任一个，图1中作为一例，以连接于ic用电极31的方式表示。这样，以在晶振4、ic芯片5及封装体本体12的电极19之间电导通的方式，在封装体本体12形成有导电路。

此外，图1中将基板13的厚度表示为h1，将封装体本体12的厚度表示为h2。更详细而言，厚度h2为从一面侧框壁14的设有盖10的一侧端(上端)到电极19的表面(下表面)的厚度，例如为0.68mm。若基板13的厚度h1小，则所述基板13的强度不足，由此可能像下文所述那样，在制造封装体本体12时产生翘曲。如后述的评价试验所示，确认到在h1/h2＝0.29的情况下，可获得翘曲的抑制效果，因而优选这样h1/h2为0.29以上，根据所述评价试验，更优选将h1/h2设为0.34以上。

接下来，对作为压电振子的晶振4进行说明。晶振4例如包括：晶体片41，俯视时形成为矩形；激振电极42，分别设于晶体片41的一面侧的中央部、另一面侧的中央部；以及伸出电极43，以从各激振电极42朝向晶体片41的相同的短边，进而经由晶体片41的侧面而向相反的主面(一面或另一面)伸出的方式形成。各伸出电极43与所述基板13的各振子用电极21经由导电性胶粘材料44而电连接。此外，振子用电极21如所述那样设于基板13的长度方向的端部，由此可与各种大小的晶振4的伸出电极43连接。即，振子用电极21是以可使用的晶振4的选择范围变广的方式设置。

接下来，对作为半导体元件的ic芯片(集成电路芯片)5进行说明。ic芯片5例如俯视为矩形，以其长度方向与基板13的长度方向一致的方式设于基板13的中央部。将在所述ic芯片5的主面设有多个的电极表示为51，所述多个电极51经由例如包括金的凸块52，而分别连接于上文已述的基板13的ic用电极31、ic用电极32、ic用电极33。如背景技术的项目中所述，ic芯片5是通过倒装芯片键合而安装于基板13。

所述ic芯片5包含使晶振4振荡的振荡电路。而且，除此以外构成为，包含感知晶振器1周围的温度的温度传感器电路、及使用所述温度传感器电路的输出进行晶振4的温度补偿的温度补偿电路，由此从晶振器1取出所需的频率信号。ic芯片5的长度方向的大小l1例如为1mm。而且，在收容空间18的基板13的另一面与ic芯片5之间，设有被称为底层填料的树脂层53，用于保护所述基板13的另一面，并且提高ic芯片5对基板13的安装强度。

此外，关于设于封装体本体12的上文已述的电极19、电极21、电极31～电极33，其母材例如包括钨(w)，以被覆所述母材的方式形成有由例如包含镍(ni)和金(au)的被覆膜。而且，关于所述虚拟垫22，其母材例如与所述电极21等同样地包括钨。但是，与电极21等不同，在虚拟垫22并未形成有被覆膜，所述母材露出。此外，作为所述各电极及金属膜的母材而列举出的w、作为各电极的被膜而列举出的ni、au为一例，也可使用其他种类的金属。例如作为所述母材，除了w以外，可使用钼。

另外，所述虚拟垫22与振子用电极21不同，不电连接于ic用电极31～ic用电极33。即，并未于基板13设置将所述虚拟垫22与ic用电极31～ic用电极33连接的导电路，即，即便暂且将晶振4的伸出电极43连接于虚拟垫22，也不将所述伸出电极43与封装体本体12的电极19导通。因此，在使用晶振器1时，虚拟垫22设为电游离的状态。所述虚拟垫22具有下述作用：抑制发明所要解决的问题中所述的、在晶振器1的制造工序中可能产生的基板13的翘曲。

以下，一方面参照图4(a)及图4(b)～图6(a)至图6(c)，一方面对晶振器1的制造工序及虚拟垫22的作用进行说明。图中，61为基板形成用的片材，62为另一面侧框壁形成用的片材，63为一面侧框壁形成用的片材，各片材61～63为陶瓷制。关于各片材61～63，基板13的形成区域61a、另一面侧框壁15的形成区域62a、一面侧框壁14的形成区域63a在俯视时排列设定为矩阵状，由一个形成区域61a～形成区域63a制造一个封装体本体12。在片材62形成有形成ic芯片5的收容空间18的开口部，在片材63形成有形成晶振4的收容空间17的开口部。

例如，对于在内部已形成导电路29等各导电路的片材61，在基板13的形成区域61a的一面侧、另一面侧，分别介隔掩模沿着规定的图案涂布例如钨(w)的导电性膏，形成金属图案64。所述金属图案64包含以后成为振子用电极21及ic用电极31～ic用电极33的图案、和虚拟垫22的图案。即，所述导电性膏的涂布工序为形成上文已述的电极21、电极31～电极33及虚拟垫22的各母材的工序。例如，关于在内部已形成各配线的片材62，也与形成区域61a同样地在各形成区域62a涂布w的导电性膏，形成以后成为电极19的金属图案65。此外，金属图案64、金属图案65的厚度例如为5μm以上。

然后，将作为第一片材的片材61、作为第三片材的片材62及作为第二片材的片材63，以基板13的形成区域61a、另一面侧框壁15的形成区域62a及一面侧框壁14的形成区域63a的位置对齐的方式对位后，如图4(a)所示那样将片材61～片材63重合并施加荷重而接合，形成层叠体60。图7表示所述层叠体60的上表面。所述接合作业例如使用夹具，以片材61～片材63的外形相互对齐的方式进行。另外，通过所述接合，构成一个封装体本体12的一组形成区域61a、62a、63a的导电路成为经相互连接的状态，在形成区域的组与组之间，也成为所述导电路彼此经相互连接的状态。

接下来，使作为模具的夹具66相对于层叠体60的一面侧相对下降，将所述夹具66相对地按压于层叠体60(图4(b))。如图8的平面图所示，所述夹具66为井字状，通过所述按压，形成沿着各形成区域61a～63a的外缘的槽67(图5(a))。

对形成所述槽67时的、层叠体60的状态进行详细说明。由于上文已述的原因，封装体本体12的振子用电极21偏向基板13的长度方向的一端侧而形成。因此，形成于基板13的形成区域61a的金属图案64中，与振子用电极21对应的图案偏向基板13的形成区域61a的长度方向的一端侧而形成。

另一方面，在如所述那样将夹具66按压于层叠体60时，金属图案64对形成区域61a中产生的应力造成影响。即，在形成有金属图案64的部位与未形成金属图案64的部位，即便施加相同或大致相同的荷重，产生的应力也互不相同。因此，虽然下文将使用图来例示，但在未形成金属图案64中的作为虚拟垫22的部位的情况下，即便对形成区域61a内施加相同的荷重，也可能由于振子用电极21的配置所致的、所述形成区域61a内的金属图案64的分布不均，导致在形成区域61a内的各部产生的应力大不相同。这样会在形成区域61a产生大的翘曲。

但是，如到此为止所述那样，在层叠体60，在形成区域61a的长度方向的另一端侧也设有金属图案64作为虚拟垫22，所述形成区域61a成为其长度方向的金属图案64的分布不均得到抑制的结构。因此，若如所述那样为了形成槽67而将夹具66按压于层叠体60时，形成区域61a的长度方向的应力不均得到抑制，而抑制所述形成区域61a中产生的翘曲。即，形成槽67后也维持形成区域61a的平坦性。

回到晶振器1的制造工序的说明。形成所述槽67后，将层叠体60在高温下焙烧而硬化。接下来，将层叠体60浸渍于化学液，对如上文已述那样，以随后形成各封装体本体12的导电路的方式相互连接的状态的导电路进行通电，由此对所述导电路中在层叠体60露出的部位实施电镀，形成ni及au的被膜。由此，由金属图案64、金属图案65形成所述各电极19、21、31～33。另一方面，关于虚拟垫22，未形成被膜。换句话说，关于金属图案64中不形成封装体本体12的导电路的部位，保持未形成被膜的状态，作为虚拟垫22而残留。

然后，沿着槽67分割层叠体60，制造封装体本体12(图5(b))。接下来，使形成于ic芯片5的电极51上的凸块52抵接于由形成区域61a所形成的基板13的ic用电极31～ic用电极33，对所述ic芯片5施加荷重，并且例如对凸块52施加热和/或超声波，进行倒装芯片键合(图6(a))。

所述键合时，由形成区域61a所形成的基板13的翘曲得到抑制，其平坦性高，因而ic用电极31～ic用电极33之间的高度相互对齐，对各凸块52以高均匀性施加荷重。因此，各凸块52以成为相同凸块径的方式以高均匀性被压扁，压接于ic用电极31～ic用电极33(图6(b))。然后，进行树脂层53的形成和晶振4、密封环16及盖10的安装，制造晶振器1(图6(c))。

为了更明确地表示设置所述虚拟垫22的效果，针对未设置所述虚拟垫22的比较例的晶振器的制造工序，以与晶振器1的制造工序的不同点为中心，使用图9(a)及图9(b)、图10进行说明。在所述基板13的形成用的片材61形成金属图案64。但是，所述金属图案64不包含相当于虚拟垫22的图案。将夹具66按压于由所述片材61形成的层叠体60，形成槽67。此时，由于偏向基板13的形成区域61a的长度方向而形成相当于电极21的金属图案64，因而在所述长度方向产生的应力之差大，在形成区域61a产生翘曲(图9(a)、图9(b))。

接下来，通过焙烧层叠体60而使各片材61～63一体化，并沿着槽67分割层叠体60，由此形成封装体本体12，然后进行ic芯片5的倒装芯片键合。此时，由形成区域61a所形成的基板13翘曲，因而ic用电极31～ic用电极33的高度不同，对各凸块52施加的荷重变得不均匀，所述各凸块52的压扁程度(凸块高度)也变得不均匀(图10)。

此种情况下，关于多个凸块52中的一部分凸块52，可能产生未充分对基板13的电极施力因而并未压接的不良状况。为了防止所述不良状况，想到增大ic芯片5对基板13的荷重，但这样一来可能产生下述不良状况：一部分凸块52被过度压扁，导致对ic芯片5施加过度的力，致使ic芯片5破损。而且，如所述那样，也担心压接后的凸块52的凸块径不均导致ic芯片5与基板13的电连接的可靠性降低，使ic芯片5对基板13的接合强度降低等。

根据设有所述虚拟垫22的晶振器1，而消除这种比较例的晶振器所产生的各不良状况。即，根据晶振器1，在将ic芯片5安装于构成封装体本体12的基板13时，可抑制基板13的翘曲，以高均匀性进行各凸块52与基板13的ic用电极31～ic用电极33的连接。由此，防止ic芯片5的破损或ic芯片5的电极51与基板的电极31～电极33之间的导通不良，并且对基板13牢固地安装ic芯片5。因此，可抑制晶振器1的不良率，且提高晶振1的可靠性。

此外，若ic芯片5的长度方向的大小l1(参照图1)大，则ic用电极31～ic用电极33的间隔也对应于所述ic芯片5的大小而变大。若这样电极彼此的间隔大，则在基板13翘曲时，所述ic用电极31～ic用电极33的高度差也变大，因而有容易产生比较例中说明的各不良状况的倾向。当所述l1为例如0.9mm以上时，为了防止所述不良状况的产生，本技术特别有效。而且，若将收容空间18的长度方向的大小设为l2，则所谓所述那样l1为例如0.9mm以上时，是l1/l2为0.55以上时。此外，若这样l1相对较大，则俯视时，ic芯片5相对于振子用电极21及虚拟垫22而重叠。

此外，对由振子用电极21的配置的影响导致在形成槽67时基板13的形成区域61a内的应力不均的情况作说明。在形成区域61a内，振子用电极21占相对较大的面积，因此在未设置虚拟垫22的情况下，想到这样大幅度地受到振子用电极21的影响而导致形成区域61a内的应力的不均变大，但形成于基板13内的导电路也会对所述形成区域61a内的应力造成影响。因此，为了在形成槽67时使形成区域61a内的各部的应力变得均匀而抑制翘曲，不限于将所述那样的电极21与虚拟垫22设为大致相同大小且大致相同的形状。

以下，表示虚拟垫22的其他结构例。图11所示的示例中，如上文在图2中所述的示例同样地，在基板13的左右远离设有虚拟垫22，但所述图11的各虚拟垫22沿着基板13的长度方向而细长地形成，其一端侧(振子用电极21侧)位于较基板13的长度方向的中心更靠近所述振子用电极21。此外，若振子用电极21与虚拟垫22的间隔l3过小则会短路，因而所述间隔l3设为不引起短路的间隔。关于所述间隔l3，只要不引起这种短路，则并无限制。

作为虚拟垫22，不限于在基板13设有多个，也可仅设有一个。图12中，表示了这样仅设有一个虚拟垫22的示例。所述图12的虚拟垫22是以图11中所说明的两个虚拟垫22的基板13的宽度中心侧的端部向所述宽度中心延伸，并相互接合的方式构成，呈大致正方形。

而且，在将虚拟垫22分别设于基板13的左右的情况下，也可为互不相同的形状，在图13中表示这种示例。所述图13的示例中，在基板13的左右设有形状不同的钩状且沿着基板13的长度方向的长度互不相同的虚拟垫22。进而如图14所示，虚拟垫22也可构成为环状。所述图14表示图12中形成有虚拟垫22的区域中的仅周缘部形成为虚拟垫22的示例。此外，这种各图的虚拟垫22为例示，关于其形状及大小，可由图示的示例适当变更。

为了抑制所述那样施加荷重时的振子用电极21所致的影响，若虚拟垫22的面积过小，则可能无法获得充分的效果，因而优选虚拟垫22的面积/振子用电极21的面积＞0.7。所谓所述振子用电极21的面积，为如上文已述那样设有两个的振子用电极21的面积的合计。而且，在如上文已述那样设有多个虚拟垫22时，所谓虚拟垫22的面积，为所述多个虚拟垫22的面积的合计。

而且，虚拟垫22虽然母材的金属露出，但也可进行镀覆等，与各电极同样地在其表面形成例如由au等所构成的被膜。但是，如所述那样，虚拟垫22不作为电极发挥功能，因而不形成被膜的情况下，在降低晶振器1的制造成本时有利。此外，虚拟垫22的母材和各电极的母材不限于包括相同金属，也可为不同金属。

此外，关于晶振4，不限于设为上文已述那样的晶体片41的形状及电极的布局。例如，伸出电极43也能以向晶体片41的相反方向伸出的方式形成。此时，例如也可对应于所述伸出电极43的位置，而使基板13的电极21也以向长度方向的一端部和另一端部远离的方式设置。另外，此种情况下，也可向基板13的长度方向的中央部的左右远离地设置虚拟垫22。即，关于电极21及虚拟垫22在基板13上的布局，也可根据晶振4的结构而变更。

应认为，本次公开的实施方式在所有方面为例示而非限制性。所述实施方式也可在不偏离随附的权利要求及其主旨的情况下，以各种实施方式进行省略、替换、变更或组合。

(评价试验)

对有关本发明而进行的评价试验1进行说明。作为评价试验1-1，通过图4(a)及图4(b)、图5(a)及图5(b)所述的工序来制作封装体本体12。即，以形成虚拟垫22的方式形成金属图案64后，在层叠体60形成槽67而制作封装体本体12。所述封装体本体12的基板13的厚度h1(＝基板13的形成用的片材61的厚度)设为0.20mm。将所制作的封装体本体12中的10个作为样本，针对各样本的ic用电极，测定电极31a、电极31b、电极32a、电极32b、电极33b相对于作为vcc端子的33a的高度的高低差。进而，针对各样本，算出所获取的高低差的最大值-最小值作为翘曲的大小，算出所述翘曲的大小的平均值。

作为评价试验1-2～评价试验1-4，通过图9(a)及图9(b)所述的工序来制作封装体本体12。即，形成不含虚拟垫22的金属图案64，进行封装体本体12的制作。评价试验1-2、评价试验1-3、评价试验1-4中，基板13的厚度h1分别为0.20mm、0.23mm、0.25mm。另外，关于评价试验1-2～评价试验1-4，也与评价试验1-1同样地，针对10个封装体本体12的样本，算出电极的高低差及翘曲的大小。而且，算出翘曲的大小的平均值。此外，评价试验1-1～评价试验1-4中，封装体本体12的厚度h2与上文所述的实施方式相同，为0.68mm。因此，关于h1/h2，评价试验1-1、评价试验1-2中为0.29，评价试验1-3中为0.34，评价试验1-4中为0.37。

下述的表1、表2表示评价试验1的结果，表1表示有关各样本的电极的高低差，表2表示翘曲的大小及其平均值。此外，各表中的数值的单位为μm。如表1所示，评价试验1-2的各样本中，与电极31a、电极31b、电极33a、电极33b相比，电极32a、电极32b高。即，关于基板13，可见以长度方向的中央部高于长度方向的两端部的方式翘曲的倾向。然而，评价试验1-1中未见这种倾向，与评价试验1-2相比而各电极的高低差得到抑制。而且，如表2所示，关于翘曲的大小的平均值，在评价试验1-1～评价试验1-4中，评价试验1-1最小。因此，由所述评价试验表示设置虚拟垫22的本发明的效果。

[表1]

[表2]

而且，若查看在基板13的长度方向相邻的电极的高低差，则视样本不同，有时相较于评价试验1-2，评价试验1-3、评价试验1-4的情况下抑制得更小。而且，若查看翘曲的大小的平均值，则评价试验1-3的值小于评价试验1-2的值。关于这一情况，可认为片材61的厚度(＝基板13的厚度)大因而强度高，因此施加荷重时的变形得到抑制。可推定，通过在设有虚拟垫22的基础上，如所述评价试验1-3、评价试验1-4那样增大基板13的厚度，从而能更可靠地抑制基板13的翘曲，因而优选如上文已述那样，h1/h2设为0.34以上。