延时器电路的制作方法

本发明涉及电路
技术领域：
，尤其涉及一种延时器电路。
背景技术：
：传统的延时器一般有cmos反相器链延时器和电流饥饿型延时器等，然而cmos反相器链延时器和电流饥饿型延时器的延时会随工艺、电源电压和温度（pvt）变化很大，而各类芯片上都需要有稳定的延时，因此传统的延时器不适合应用于需要稳定的延时的芯片上。技术实现要素：本发明的主要目的在于提出一种延时器电路，旨在解决延时器电路会随工艺、电源电压和温度变化敏感的问题。为实现上述目的，本发明提出一种延时器电路，该延时器电路包括pvt跟踪电路、基准延时器和n个信号延时器；其中，所述pvt跟踪电路，用于根据参考时钟信号输出跟踪控制信号至所述基准延时器；所述基准延时器，用于根据所述跟踪控制信号调节其输入相位和输出相位关系，然后反馈其时钟信号至所述pvt跟踪电路，以供所述pvt跟踪电路根据反馈的所述时钟信号生成调节后的跟踪控制信号，并根据调节后的所述跟踪控制信号调节芯片上n个所述信号延时器各自的输入相位和输出相位关系。在一实施例中，所述pvt跟踪电路包括鉴相器、相位电压转换电路和滤波器；其中，所述鉴相器，具有第一信号输入端和第二信号输入端和输出端，所述鉴相器用于比较所述第一信号输入端输入的第一信号和所述第二信号输入端输入的第二信号之间的相位，并输出相位差信号至所述相位电压转换电路；所述相位电压转换电路，所述相位电压转换电路的输入端与所述鉴相器的输出端相连接，所述相位电压转换电路用于根据接收的所述相位差信号输出转化后电压信号至所述滤波器；所述滤波器，所述滤波器的输入端与所述相位电压转换电路的输出端相连接，所述滤波器用于根据接收后的所述电压信号输出滤波后的所述跟踪控制信号输出至所述基准延时器。在一实施例中，所述基准延时器包括压控延时线。在一实施例中，所述基准延时器包括震荡器和分频器，所述震荡器和分频器相连接；其中，所述震荡器，用于根据所述跟踪控制信号输出震荡信号至所述分频器；所述分频器，用于根据所述震荡信号输出分频后的时钟信号，以调节所述基准延时器的输入相位和输出相位关系，然后反馈所述分频后的时钟信号至所述pvt跟踪电路，以供所述pvt跟踪电路根据反馈的所述分频后的时钟信号生成调节后的跟踪控制信号，以控制n个所述信号延时器调节各自的输入相位和输出相位关系。在一实施例中，所述基准延时器包括多级第一延时单元，多级所述第一延时单元串联设置。在一实施例中，每一级所述第一延时单元包括第一开关管及第一反相器，所述第一反相器的输入端用于接入输入信号，所述第一反相器的输出端用于输出输出信号；所述第一开关管的受控端与所述pvt跟踪电路连接，所述第一开关管的输出端与所述第一反相器的受控端连接。在一实施例中，所述第一反相器包括第二开关管和第三开关管；所述第二开关管的输入端与电源端连接，所述第二开关管的受控端为所述第一反相器的输入端，所述第二开关管的受控端和所述第三开关管的受控端互联，所述第二开关管的输出端为所述第一反相器的输出端，所述第二开关管的输出端和所述第三开关管的输出端互联，所述第三开关管的输入端为所述第一反相器的受控端。在一实施例中，所述信号延时器包括多级第二延时单元，多级所述第二延时单元串联设置。在一实施例中，每一级所述第二延时单元包括第四开关管及第二反相器，所述第二反相器的输入端用于接入输入信号，所述第二反相器的输出端用于输出输出信号；所述第四开关管的受控端与所述pvt跟踪电路连接，所述第四开关管的输出端与所述第二反相器的受控端连接。在一实施例中，所述第二反相器包括第五开关管和第六开关管；所述第五开关管的输入端与电源端连接，所述第五开关管的受控端为所述第一反相器的输入端，所述第五开关管的受控端和第六开关管的受控端互联，所述第五开关管的输出端为所述第一反相器的输出端，所述第五开关管的输出端和所述第六开关管的输出端互联，所述第六开关管的输入端为所述第一反相器的受控端。本发明的技术方案中，本发明提出的延时器电路包括pvt跟踪电路、基准延时器和n个信号延时器；其中，所述pvt跟踪电路用于根据参考时钟信号输出跟踪控制信号至所述基准延时器；所述基准延时器用于根据所述跟踪控制信号调节其输入相位和输出相位关系，然后反馈其时钟信号至所述pvt跟踪电路，以供所述pvt跟踪电路根据反馈的时钟信号生成调节后的跟踪控制信号；根据调节后的所述跟踪控制信号调节片上其他延时器的输入相位和输出相位关系。本发明提出的延时器电路能够使延时器的延时时间对pvt变化不敏感。本发明提出的延时器电路能够使n个信号延时器的延迟的时间对pvt变化不敏感且节省了芯片面积。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为现有技术中coms反相器链一电路结构示意图；图2为现有技术中电流饥饿型延时器一电路结构示意图；图3为本发明延时器电路一实施例的功能示意图；图4为本发明延时器电路另一实施例的功能示意图；图5为本发明延时器电路另一实施例功能示意图；图6为本发明的第一延时单元一实施例的波形图；图7为本发明多级第一延时单元一实施例的示意图；图8为本发明的基准控延时器一实施例的电路示意图；图9为本发明的信号延时器一实施例的电路示意图。附图标号说明：标号名称标号名称100pvt跟踪电路210第一延时单元110鉴相器211第一开关管120相位电压转换电路212第一反相器130滤波器300信号延时器1~信号延迟器n200基准延时器310第二延迟单元201震荡器311第四开关管202分频器312第二反相器本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。本发明提出一种延时器电路。目前，传统的延时器一般有cmos反相器链和电流饥饿型延时器等几种基本结构。参照图1，cmos反相器链由偶数个相互串联组成了cmos反相器组成，其中，输入端in用于输入延时信号，输出端out用于输出延时后的延时信号，尽管cmos反相器链的结构简单，但是cmos反相器链的结构，容易受到电源电压、温度和工艺的影响，稳定性差，不适合应用于需要稳定的延时电路结构上。参照图2，电流饥饿型的延时器由多个mos管（例如第一mos管nm1、第二mos管nm2、第三mos管nm3、第四mos管nm4、第五mos管nm5、第六mos管nm6和第七mos管nm7）、多个电容（例如第一电容c1和第二电容c2）和电流源iref等组成，其中，输入端in用于输入延时信号，输出端out用于输出延时信号，电流源iref用于限制流过支路的电流，由于电流源的镜像关系，因此电流饥饿型的延时器的延时与电流源iref和电容相关（例如第一电容c1和第二电容c2），由于电流源iref是片上产生，与工艺变化强相关，且电容也与工艺相关，也就是说电流饥饿型的延时器的输出端out输出的延时信号会受到工艺的影响而不稳定，则电流饥饿型的延时器也不能满足需要稳定延时的应用。参照图3至图9，在本发明一实施例中，本发明提出的一种延时器电路，该延时器电路包括pvt（processvoltageandtemperature，工艺、电源电压和温度）跟踪电路100、基准延时器200和n个信号延时器300；其中，所述pvt跟踪电路100，用于根据参考时钟信号输出跟踪控制信号至所述基准延时器200；所述基准延时器200，用于根据所述跟踪控制信号调节其输入相位和输出相位关系，然后反馈其时钟信号至所述pvt跟踪电路100，以供所述pvt跟踪电路100根据反馈的所述时钟信号生成调节后的跟踪控制信号，并根据调节后的所述跟踪控制信号调节芯片上n个所述信号延时器300各自的输入相位和输出相位关系。为了方便理解，以一个包含基准延时器200的延时器电路为例进行说明，假设所述基准延时器200希望输出延时时间为t，而受到工艺、电源电压和温度（pvt）的影响会使基准延时器200的延时时间大于或者小于t，而使所述基准延时器200输出的信号不稳定；但是，所述跟踪控制信号vc对所述基准延时器200受到pvt变化的影响进行补偿而使所述基准延时器200不随工艺、电源电压和温度（pvt）的变化而变化，也就是所述基准延时器200延迟输出延时时间t对pvt变化不敏感。例如，通过增加跟踪控制信号vc的电压，延时时间t将会缩短，从而修正因工艺、电源电压和温度（pvt）变化引起的延迟时间t的增长；通过减小所述跟踪控制信号vc的电压以增大延迟时间t，从而修正因工艺、电源电压和温度（pvt）变化引起的延迟时间t的减少，如此，利用跟踪控制信号vc使所述基准延时器200的延迟时间t不会随着工艺、电源电压和温度（pvt）的变化而变化；也就是说，当n个所述信号延时器300，与所述基准延时器200电路结构一致，并且在同一芯片上时，所述基准延时器200和n个所述信号延时器300受到的工艺、电源电压和温度（pvt）的作用/影响一致，因为所述跟踪控制信号vc控制所述pvt跟踪电路100的基准延时器200不敏感，那么利用所述跟踪控制信号vc控制其他n个信号延时器300，也会使这些延时器的延时对工艺、电源电压和温度（pvt）变化不敏感，需要说明的是，所述不敏感就是延时器延迟的时间不随工艺、电源电压、温度（pvt）的变化而变化。其中，延时时间t根据用户需求设定，此处不做限制；此外，n个所述信号延时器300可以是信号延时器1、信号延时器2、……、信号延时器n等，并且，所述信号延时器1具有延时信号输入端in1和延时信号输出端out1，所述信号延时器1的输入端in1和输出端out1分别用于输入和输出延时信号，同理，由于信号延时器2、……、和信号延时器n与所述信号延时器1原理一致，因此，所述信号延时器2具有延时信号输入端in2和延时信号输出端out2，所述信号延时器n具有延时信号输入端inn和延时信号输出端outn，具体此处不再赘述；此外，n的个数根据用户需求设定，此处不做限定。本发明的技术方案中，本发明公开的延时器电路包括pvt跟踪电路100、基准延时器200和n个信号延时器300；其中，pvt跟踪电路100用于根据参考时钟信号输出跟踪控制信号至基准延时器200；基准延时器200用于根据跟踪控制信号调节其输入相位和输出相位关系，然后反馈其时钟信号至pvt跟踪电路100，以供pvt跟踪电路100根据反馈的时钟信号生成调节后的跟踪控制信号；根据调节后的跟踪控制信号调节片上其他延时器的输入相位和输出相位关系。本发明提出的延时器电路能够使延时器的延迟时间对pvt变化不敏感，并且由于所述pvt跟踪电路100、基准延时器200和n个信号延时器300集成于一芯片上，因此还节省了芯片面积。在一实施例中，参照图3至图5，所述pvt跟踪电路100包括鉴相器110、相位电压转换电路120和滤波器130；其中，所述鉴相器110，具有第一信号输入端和第二信号输入端和输出端，所述鉴相器110用于比较所述第一信号输入端输入的第一信号和所述第二信号输入端输入的第二信号之间的相位，并输出相位差信号至所述相位电压转换电路120；可以理解为，所述鉴相器110的第一信号输入端用于输入参考时钟信号，所述鉴相器110的第二信号输入端用于接收所述基准延时器200反馈的所述时钟信号；所述相位电压转换电路120，又称为相位比较器，所述相位电压转换电路120的输入端与所述鉴相器110的输出端相连接，所述相位电压转换电路120用于根据接收的所述相位差信号输出转化后电压信号至所述滤波器130；此外，所述相位电压转换电路120可以采用电荷泵来实现或者其他，此处不做具体限制。所述滤波器130，所述滤波器130的输入端与所述相位电压转换电路120的输出端相连接，所述滤波器130用于根据接收后的所述电压信号输出滤波后的所述跟踪控制信号输出至所述基准延时器200。由于所述相位电压转换电路120的输出电压存在纹波，所以将所述相位电压转换电路120输出的电压信号输出至所述滤波器130进行滤波而使输出后的信号更加平滑，如此，以消除对后续信号的影响。需要说明的是，所述滤波器130可以采用环路低通滤波器130（lpf）来实现，在一些其他实施例中，还可以根据需求采用其他电路实现，此处不做具体限制。在一实施例中，所述基准延时器200包括压控延时线，所述压控延时线是用于将电信号延迟一段时间的元件或器件。在一实施例中，参照图3至图5，所述基准延时器200包括震荡器201和分频器202，所述震荡器201和分频器202相连接；其中，所述震荡器201，用于根据所述跟踪控制信号输出震荡信号至所述分频器202；所述分频器202，用于根据所述震荡信号输出分频后的时钟信号，以调节所述基准延时器200的输入相位和输出相位关系，然后反馈所述分频后的时钟信号至所述pvt跟踪电路100，以供所述pvt跟踪电路100根据反馈的所述分频后的时钟信号生成调节后的跟踪控制信号，以控制n个所述信号延时器300调节各自的输入相位和输出相位关系。需要说明的是，利用所述鉴相器110、相位电压转换电路120、滤波器130、震荡器201、分频器202和n个所述信号延时器300与利用鉴相器110、相位电压转换电路120、滤波器130和基准延时器200实现的原理相同，都是利用跟踪控制信号vc控制每一所述信号延时器300延迟的时间对pvt变化不敏感，此外不再赘述，在一些其他实施例中，所述跟踪变量不一定是电压信号，也可以是电流信号，因此所述pvt跟踪电路100还可以采用其他电路结构来实现，此处不做具体限定。进一步地，在一实施例中，参照图3至图9，所述基准延时器200包括多级第一延时单元210，多级所述第一延时单元210串联设置。具体地，参照图7，所述基准延时器200包括四级第一延时单元210，每一所述第一延时单元210串联设置；可以这样理解，所述pvt跟踪电路100相当于是由鉴相器110、相位电压转换电路120、滤波器130和基准延时器200组成的环路，由于负反馈的作用，使所述基准延时器200的输出与输入的相位对齐，因而所述跟踪控制信号vc也处于稳定状态，那么所述基准延时器200延时时间对pvt变化不敏感，另外，由于每一所述第一延时单元210的电路结构一致，因此每一所述第一延时单元210都具有相同的延时单元，而且由于所述基准延时器200和n个所述信号延时器300采用了相同的电路结构，并且基准延时器200和n个所述信号延时器300在同一块芯片上，所以工艺、温度和电压（pvt）的变化对两者的延迟单元具有相同的作用，因此，所述pvt跟踪电路100输出的跟踪控制信号控制n个所述信号延时器300延迟的时间对pvt变化不敏感。例如，参照图6，假设输入参考时钟的周期为t，那么所述踪控制信号vc稳定后，即每个第一延时单元210的延时周期固定为t/n，n为第一延时单元210的级数，在本实施例中，n=4，表示四个第一延时单元210级联，scl表示外部参考时钟的波形图，n1、n2、n3、out分别表示延时滞后外部参考时钟1/4个周期、2/4个周期、3/4个周期和一个周期的波形，也就是说，基准延时器200的输出的波形out的上升沿与输入参考时钟scl的上升沿对齐，n2输出波形超前out输出波形t/4个周期，n1输出波形超前n2输出波形t/4个周期，n2输出波形超前n3输出波形t/4个周期，因此当输入参考时钟的周期t不变，那么由于负反馈的作用，那么每个第一延时单元210的延时不会随工艺、温度和电压（pvt）变化而变化。具体地，在一实施例中，参照图8，每一级所述第一延时单元210包括第一开关管211及第一反相器，所述第一反相器的输入端用于接入输入信号，所述第一反相器的输出端用于输出输出信号；所述第一开关管211的受控端与所述pvt跟踪电路100连接，所述第一开关管211的输出端与所述第一反相器的受控端连接。需要说明的是，在本实施例中，每一级所述第一延时单元210的电路结构相同，并且，所述第一开关管211为nmos管，在一些其他实施例中，所述第一开关管211还可以是三极管或者igbt等，此处不做具体限定。进一步地，在一实施例中，参照图8，所述第一反相器212包括第二开关管和第三开关管；所述第二开关管的输入端与电源端连接，所述第二开关管的受控端为所述第一反相器212的输入端，所述第二开关管的受控端和所述第三开关管的受控端互联，所述第二开关管的输出端为所述第一反相器212的输出端，所述第二开关管的输出端和所述第三开关管的输出端互联，所述第三开关管的输入端为所述第一反相器212的受控端。其中，所述第二开关管和第三开关管还可以是mos管、三极管、igbt中任意一种或多种组合，此处不做限制；为了方便理解，以一个由四级所述第一延时单元210相元互串联组成的基准延时器200为例进行说明，为了方便区分，将每一第一延时单元210分别称为第一级延时单元、第二级延时单元、第三级延时单元和第四级延时单元，其中，第一级延时单元由第一mos管nm1、第二mos管nm2和第三mos管nm3组成，第二级延时单元由第四mos管nm4、第五mos管nm5和第六mos管nm6组成，第三级延时单元由第七mos管nm7、第八mos管nm8和第九mos管nm9组成，第四级延时单元由第十mos管nm10、第十一mos管nm11和第十二mos管nm12组成，其中，第一mos管nm1的栅极为所述第一开关管211的受控端，所述第一mos管nm1的漏极与第三mos管nm3的源极连接，所述第一mos管nm1的源极接地，所述第二mos管的源极与电源端连接，所述第二mos管的漏极与所述第三mos管的漏极连接，所述第二mos管nm2的栅极为所述第一反相器212的输入端，所述第二mos管nm2的栅极与所述第三mos管nm3的栅极连接，所述第二mos管nm2的漏极为所述第一反相器212的输出端，需要说明的是，所述第一mos管nm1为nmos管，第二mos管nm2为pmos管，第三mos管nm3为nmos管，其中第二mos管nm2和第三mos管nm3构成第一反相器212。由于第二级延时单元、第三级延时单元和第四级延时单元与第一级延时单元的电路结构相同，此处不再一一赘述。由于多级第一延时单元210相互串联并集成在一片芯片上设置，则会使整个芯片的面积较小。在一实施例中，所述信号延时器300包括多级第二延时单元，多级所述第二延时单元串联设置。需要说明的是，由于负反馈的作用使所述基准延时器200中的第一延时单元210的延时不随电源电压、温度和工艺变化而变化，但是第一延时单元210输入电压vc是随电源电压、温度和工艺变化而变化的，vc跟踪这些因子的变化，因此利用vc去控制芯片上需要延时的地方，比如，这些需要延时的地方是可以n个所述信号延时器300，也就是信号延时器1、信号延时器2……、信号延时器n，由于vc跟踪了电源电压、温度和工艺的变化，因此信号延时器1、信号延时器2……、信号延时器n的延时对电源电压、温度和工艺变化不敏感。进一步地，在一实施例中，每一级所述第二延时单元310包括第四开关管及第二反相器，所述第二反相器的输入端用于接入输入信号，所述第二反相器的输出端用于输出输出信号；所述第四开关管311的受控端与所述pvt跟踪电路100连接，所述第四开关管311的输出端与所述第二反相器312的受控端连接。具体地，所述第二反相器312包括第五开关管和第六开关管；所述第五开关管的输入端与电源端连接，所述第五开关管的受控端为所述第一反相器212的输入端，所述第五开关管的受控端和第六开关管的受控端连接，所述第五开关管的输出端为所述第一反相器212的输出端，所述第五开关管的输出端和所述第六开关管的输出端互联，所述第六开关管的输入端为所述第一反相器212的受控端。需要说明的是，第四开关管311为nmos管，第五开关管为pmos管，第六开关管为nmos管，此外，在一些其他实施例中，第四开关管311、第五开关管和第六开关管还可以是其他具有通断能力的开关，例如，三极管或者igbt中任意一种或多种组合，在此不做具体限制。具体地，在本实施例中，参照图9，其中，第十三mos管nm13、第十四mos管nm14和第十五mos管nm15组成一个第二延时单元310，第十六mos管nm16、第十七mos管nm17和第十八mos管nm18组成一个第二延时单元310，第十九mos管nm19、第二十mos管nm20和第二十一mos管nm21组成一个第二延时单元310，同样，第二十二mos管nm22、第二十三mos管nm23和第二十四mos管nm24组成一个第二延时单元310，为了方便理解，以第十三mos管nm13、第十四mos管nm14和第十五mos管nm15组成的第二延时单元310为例进行说明，其中，第十三mos管nm13可以采用nmos管实现，第十四mos管nm14采用pmos管实现，第十五mos管nm15采用nmos管实现，第十三mos管nm13的栅极作为第四开关管311的受控端，第十三mos管nm13的源极接地，第十三mos管nm13的漏极与第十五mos管nm15的源极连接，其中，第十四mos管nm14的栅极为所述第二反相器312的输入端，第十四mos管nm14的漏极为所述第二反相器312的输出端，第十四mos管nm14的漏极和第十五mos管nm15的漏极连接，第十四mos管nm14的栅极和第十五mos管nm15的栅极连接，第十四mos管nm14的源极与电源端连接，由于多级第二延时单元310相互串联并集成在一片芯片上设置，因此整个芯片的面积会减小。以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的
技术领域：
均包括在本发明的专利保护范围内。当前第1页12