本发明属于半导体加工，尤其涉及一种自对准接触区处理方法、槽孔结构及芯片。
背景技术：
1、 自对准接触sac（self aligned contact）工艺在闪存（flash）等芯片，例如通过氧化物介质擦除式结构etox（erase through oxide）非或（nor）flash的加工中得到了应用，但为了克服存储区域（cell）收缩（shrink）引入的自对准源sas（self aligned source）电阻的增大，漏（drain）端侧墙（space）及存储区高度限制；其层间电介质ilds（interlayer dielectrics）间隙填充gf（gap fill）的难度增加，成为制约sac进一步应用的瓶颈。
2、 同时，相关的sac应用中，槽孔t&h（trench&hole）主刻蚀过程中的负载效应le（loading effect）严重，低氧/氮（oxide/nitride）选择比时，易出现封端氮化物（cappednitride）削角引起的控制栅cg（control gate）桥接（bridge）问题；而高氧/氮（oxide/nitride）选择比时，又易造成沟槽刻蚀停止/中止。
3、 此外，sac刻蚀末段的接触刻蚀停止层cesl（contact etch stop layer）氮（nitride）处置阶段，其封端氮化物（capped nitride）继续被去除，进而有造成控制栅cg的短路风险。
技术实现思路
1、本发明实施例公开了一种自对准接触区处理方法，包括第三槽孔构造步骤；该第三槽孔构造步骤介于第一在先制程和第五在后制程；其中，第一在先制程以自对准接触sac结构形成有第一槽型区域第二孔型区域，第一槽型区域于其所在的第一基底层与第一介质层之间构造有浅沟槽隔离结构sti。
2、进一步地，其第三槽孔构造步骤于第一槽型区域根据浅沟槽隔离结构sti在晶圆上投影或映射区域预设的图形界定出第七层间介质并将其清除；其中，第五在后制程以自对准接触sac结构于第一槽型区域和第二孔型区域分别形成预设的接触结构。
3、具体地，其接触结构可通过填充接触金属到第一槽型区域和第二孔型区域得到；其接触金属包括金属钨；其第五在后制程包括对其接触结构的第一平坦化处理。
4、 例如，其接触结构可通过金属有机化合物化学气相淀积mocvd（metal organicchemical vapor deposition）方式制备。
5、进一步地，其第三槽孔构造步骤还可填充第四中间介质于第七层间介质已被清除的区域，其第四中间介质的填充过程包括以原子层沉积ald方式回填氮化物nitride。
6、 其中，第四中间介质可通过预设的第六介质层的外表面第五停止线为边界，通过第四平坦化过程进行去除；其第四中间介质在第四平坦化过程完成后继续进行中间刻蚀步骤，去除第六介质层并将第四中间介质去除至第五介质层远离第一基底层一侧的第七停止线，而第五介质层为控制栅极cg（control gate）所在的第四介质层远离第一基底层一侧预设的封端氮化物capped nitride。
7、进一步地，其中间刻蚀步骤可分为前置干刻蚀步骤和后置湿刻蚀步骤；其前置干刻蚀步骤用于将第四中间介质位于第一槽型区域部分刻蚀至第七停止线，其后置湿刻蚀步骤用于将第六介质层经前置干刻蚀步骤未能去除的部分，由当前的第六停止线进一步去除至第七停止线；其后置湿刻蚀步骤还将第二孔型区域穿透控制栅极cg、第三介质层及第二介质层的孔型区域的第六介质层对应的介质去除。
8、 具体地，其第二介质层为浮栅fg（float gate）介质层；第三介质层为氧氮氧ono（oxide nitride oxide）介质层。
9、 其中，第六介质层可采用层间电介质ilds结构，其第六介质层的材料可以采用氧化硅silicon oxide；其接触结构还包括与其第五介质层同期构造的侧墙spacer、第一槽底介质层和第二孔底介质层。
10、具体地，其第一槽底介质层和第二孔底介质层可经由第九干法刻蚀去除，以打开其第一基底层并穿透其第一介质层。
11、其中，第一介质层可以是栅氧化层；其第九干法刻蚀完成后，可获得其接触结构中的第一槽型待填区和第二孔型待填区。
12、相应地，本发明实施例还公开了一种槽孔结构，包括以自对准接触sac结构形成的第一槽型区域和第二孔型区域，其第一槽型区域于其所在的第一基底层与第一介质层之间构造有浅沟槽隔离结构sti；其第一槽型区域根据该浅沟槽隔离结构sti在晶圆上投影或映射区域预设的图形界定出第七层间介质并将其清除；其第一槽型区域和第二孔型区域分别用于填充预设的金属，以形成预设的接触结构。
13、具体地，其接触结构可通过填充接触金属到第一槽型区域和第二孔型区域得到；其接触金属包括金属钨。
14、 进一步地，其第七层间介质已被清除的区域可填充有第四中间介质，该第四中间介质以预设的第六介质层的外表面第五停止线为边界，通过第四平坦化过程进行去除；其第四中间介质在第四平坦化过程完成后继续进行中间刻蚀步骤，去除其第六介质层并将第四中间介质去除至第五介质层远离第一基底层一侧的第七停止线，其第五介质层为控制栅极cg所在的第四介质层远离第一基底层一侧预设的封端氮化物capped nitride。
15、其中，第四中间介质位于第一槽型区域部分被刻蚀至第七停止线，第六介质层由当前的第六停止线被去除至第七停止线；用于穿透控制栅极cg、第三介质层及第二介质层孔型区域的第六介质层介质亦被去除。
16、 具体地，其第二介质层为浮栅fg介质层（float gate）；其第三介质层为氧氮氧ono（oxide nitride oxide）介质层。
17、 进一步地，其第六介质层为层间电介质ilds结构，其第六介质层的材料包括氧化硅silicon oxide；其接触结构还包括与第五介质层同期构造的侧墙spacer、第一槽底介质层和第二孔底介质层。
18、具体地，其第一槽底介质层和第二孔底介质层可经由第九干法刻蚀去除，以打开第一基底层并穿透第一介质层；其第一介质层可以是栅氧化层；其接触结构包括第一槽型待填区和第二孔型待填区。
19、类似地，本发明实施例还公开了一种芯片，包括如上任一项槽孔结构，其中第一槽型区域用于形成芯片的漏drain结构，第二孔型区域用于形成芯片的源source结构。
20、 综上，本发明通过在漏（drain）区预设浅沟槽隔离sti（shallow trenchisolation）结构顶端或在晶圆上投影、映射区域移除预设的层间电介质ilds并填充第四中间介质；进而结合蚀刻过程分别定义出第一槽型待填区和第二孔型待填区，再结合刻蚀过程去除上述区域底部与侧墙同材质的隔离介质，改善了隔离区的电介质分布。
21、 其中，若采用湿法刻蚀来定义槽孔结构，则不存在负载效应le（loading effect）的影响，而cesl（contact etch stop layer）刻蚀阶段由于封端氮化物cn（cappednitride）被削去的风险减小，也规避了控制栅cg（control gate）的桥接（bridge）风险，增大了自对准接触sac过程的工作窗口（window）。
22、需要说明的是，在本文中采用的“第一”、“第二”等类似的语汇，仅仅是为了描述技术方案中的各组成要素，并不构成对技术方案的限定，也不能理解为对相应要素重要性的指示或暗示；带有“第一”、“第二”等类似语汇的要素，表示在对应技术方案中，该要素至少包含一个。