专利名称：取样-保持及其在并行模/数转换器中的应用的制作方法
在并行A/D(模/数)转换器中，输入侧所需的比较器及锁存器的数目与所需的分辨力成指数地增加.因为常用二进制编码来表示输出信号，于是所需的比较器及锁存器数目也就与输出的数字信号的比特数成指数增加。例如，一个七比特并行A/D转换器即需要27＝128个比较器和同样数目的锁存器.换句话，每增加一比特，比较器和锁存器数目就要翻一番。而制成单片集成电路的并行A/D转换器所需的蕊片的面积亦以大体上同样的比例增加。
由于多比特并行A/D转换器是昂贵的电子器件，于是人们曾试图通过多路复用使用它们，例如，配上一个转换器多路绘复用头，用来转换至少两个独立的模拟信号，然而由此又产生其它的问题。由于使用A/D转换器多路复用头，在极端的情况时，使得转换器的输入信号从一个模拟信号的正的最大值变到另一模拟信号的最小值，这意味着要倒转对模拟输入信号的输入电容的充电方向，而此输入电容在七比特A/D转换器中达几十PF的电容量.此时由于由该输入电容、A/D转换器输入电阻及多路复用器输出电阻三者所形成的时常数较大而会导致信号的失真，并且模拟信号带宽越宽，失真也更严重。具体地说，对于录像机和电视接收机中的这类宽带模拟信号，采用A/D转换器多路复用头实际上是行不通的。
于是，为了解决这一问题，本发明提供了一取样-保持级并对其在并行A/D转换器的应用作了介绍。上述并行A/D转换器按照多路复用原理能处理至少两个独立的模拟信号。
上述问题通过这样基本构思而获解决把多路复用器加到模/数转换器的输入部分，从而避免了上述倒转输入电容的充电方向的问题。
本发明的取样-保持级的优点之一是，除了在比较器和锁存器中的都有的晶体管外，每增加一个待处理的模拟信号只要求增加三个晶体管，而在两个去耦晶体管的每一个中只需提供一个附加的控制电流通路。于是，与A/D转换器所占据的总的蕊片面积相比较，所需增加的蕊片面积实际上是微不足道的。
下面将根据附图对本发明作一详细介绍。
图1为采用双极晶体管的本发明的并行A/D转换器的首末两级取样-保持级的实施例的电路图;
图2示出了推荐用于图1实施例的时钟信号的波形;
在图1的采用双积晶体管的本发明的实施例的电路图中，示出了一个并行A/D转换器的首末两级，并且在每个取样-保持级中示出了它们各自的晶体管和无源元件，而与之相连的编码器则只以示意图表示之，因为所能采用的编码电路为熟悉该领域的人所共知。
组成首级并行A/D转换器部分的取样-保持级的诸元件均以参考字符表示。该取样-保持级由下列子电路组成恒流源q，比较器K，去耦级e，及锁存级L。
比较器K包含由两个第一差分晶体管d11，d12组成的第一差分放大器状电路d1。差分管d11，d12的受控电流通路在一端相连，该连接经第一时钟晶体管t1和恒流源q的受控电流通路与地相接。d11，d12其它各端则通过各相应的两个去耦晶体管e1，e2的受控电流路及负载电阻r1，r2都与编码器Cd的电压源相U连接。
图1的实施例中的由双极晶体管所实现的所谓控制电流通路就是相应的晶体管的集电极-发射极通路。图1中的晶体管都是同导电型即npn型晶体管，由图1可见，负载电阻r1依次经晶体管e1，d11，t1及恒流源的晶体管Ct与电阻r相连，而r2经晶体管e2，d12，t1及Ct与电阻r相连。于是差分管d11，d12的发射极是互连的。
比较器K还包括由两个第二差分晶体管d21，d22组成的第二差分放大器状电路d2。晶体管d21，d22的受控电流通路的一端彼此相连接，其连接点通过第二时钟晶体管t2的受控电流通路和恒流源q与地相连接，而晶体管d21，d22的受控电流通路的另一端则分别经去耦晶体管e1，e2的另外的受控电流通路和分别经过负载元件r1，r2与电源U相连接。去耦晶体管e1，e2各有一个第二发射极，分别与相应的差分晶体管d21，d22的集电极相连，而它们的基极则都与一恒定电压UK相连。由于可见，第二差分晶体管d21，d22的发射极是相连在一起的。
锁存级L包含两个锁存晶体管L1，L2，它们的受控电流通路在一端相连，其连接点通过第三时钟晶体管t3和恒流源q与地相连接，而这些受控电流通路的另一端则分别经负载电阻r1，r2和电源U相连。锁存晶体管L1的控制端与锁存晶体管L2，与其负载元件r2的连接点相连接，而锁存晶体管L2的控制端则与锁存晶体管L1与其负载元件r2的连接点相连接，从而获得了锁存级的交叉耦合。所有三个时钟晶体管t1，t2，t3的发射都被连接在一起，它们的连接点与恒流源q相连接。
图1的实施例中是由双极晶体管实现的，各个晶体管的受控电流通路即是相应的晶体管的集电极-发射极通路;如果用绝缘栅场效应晶体管即采用Mos技术来实现本发明，则此时的受控电流通路就是各晶体管的源极-漏极通路。在双极晶体管时，基极为控制输入端，而在Mos晶体管时，则栅极为控制输入端。采用Mos技术时，每个去耦晶体管的另外的受控电流通路是由另外的去耦晶体管来实现的。
可用诸如扩散电阻，双极恒流晶体管，或作为电阻器而工作的Mos晶体管那些的无源或有源电路元件充当负载元件。
通过将多个取样-保持级与模拟信号输入端并联连接，即可以通常的方式构成一并行A/D转换器。在图1中，示出了这样构成的A/D转换器的首末两级。各级在一侧的所有第一差分晶体管d11的控制输入端彼此相连并均馈以第一模拟信号a1。各级在同一侧的所有第二差分晶体管的控制输入端也彼此相连接并馈以第二模拟信号a2。
在另一侧的第一和第二差分晶体管d12，d22的控制输入端相互相连作为基准电压Ur的输入端。为了给每一级提供一个基准电压，而且各级基准电压相差一个常恒定的绝对值，在基准电压源Ur和另一个恒定电位(最好如图1所示为地电位)之间接以分压器Ut。如果将基准电压Ur的接线端和接地端也算作分压器的抽头的话，则分压器的抽头数与比较器的数目相同，如在图1的实施例的情形时，它有n-2个电阻器，这里n即为并行A/D变换器的取样-保持级的级数。图1示出了最末两级的一个分压电阻。
第一时钟信号S1被加至所有第一时钟晶体管t1的控制输入端，而第二时钟信S2被加至所有第二时钟晶体管t2的控制输入端。所有第三时钟晶体管t3的控制输入端则馈以第三时钟信号S3或被连接到一恒定电压。
三个时钟信号S1，S2和S3互不重迭，第一和第二时钟信号的重复频率相同，而第三时钟信号的重复频率则是它们的两倍。
于是，采用本发明的取样-保持级，可以实现两个模拟信号a1，a2的多路复用的A/D转换而无需在A/D转换器前加置一个多路复用器，因为多路复用已结合到各取样-保持级中了。采用本发明的取样-保持级也避免了前述的对A/D转换器的输入电容的倒换充电方向，而这种倒换充电方向在射频信号时尤其是一种干扰，因为此时每一路模拟信号有一个单独的A/D转换器输入，而该A/D转换器又要始终加上模拟信号。按照本发明，把多路复用合并到取样-保持级中只需要每级附加三个晶体管及每个去耦晶体管附加一个受控电流通路即可。
如果需要，还可以根据本发明的原理，使本发明的多路复用的A/D变换器工作于多于两个以上的模拟信号，此时只要为每个附加的模拟信号提供一个与相连的时泳骞芨郊拥牟罘址糯笃餍偷缏泛臀扛鋈ヱ罹骞芴峁┮桓龈郊拥氖芸氐缌魍贰 图2示出了由双极晶体管实现的本发明的各种波形，这些双极晶体管采用常规ECL(发射极耦合逻辑)技术形成在集成电路芯片上。图2的上部的曲线是两个互不重迭的时钟信号f，fq，它通常用来控制ECL电路工作。后者时钟信号fq是通过倒相前f得到的，这使得fq相对于f稍有一延迟。利用本技术领域的人熟悉的适当的逻辑电路，可由上述两个时钟信号f，fq得到三个时钟信号S1，S2，S3，并必须要求它们的前后沿精确对准。
为方便起见，如图2的三个下部的曲线所示，第三时钟信号S3的占空比为1∶1，第一时钟信号S1脉冲间的奇数空白相一致，而第二时钟信号S2的脉冲则与第三时钟信号S3的脉冲之间的偶数空白相一致。三个时钟信号S1，S2，S3的时间上的相互关系，即第一和第三时钟信号，第二和第三时钟信号之间前后沿的一致是特别重要的，例如图2中表以X的各边缘保证各自的取样值在第三时钟S3的后沿送入锁存级，另一方便，使在两个差分级d1，d2中可有足够的时间来形成各自的模拟信号的取样值。
配有本发明的取样-保持级的并行A/D转换器最好被用在电视接收-录像组合机中，用来按超-VHS标准对亮度信号和彩色信号进行多路复用A/D转换。在该标准中，亮度信号和彩色信号是作为两个分开的信号录在录像带上或从录像带上拾取的。如果这两个信号要以数字电路进行处理的话，就象在传统的数字电视接收机中进行的那样，那末该两模拟信号就必须要被转换成数字信号，而本发明无需另加A/D转换器多路复用头即可完成上述转换。
权利要求
1.取样一保持级包括一个时钟比较器(K)和一个其输出端通过一个去耦级(e)与比较器(K)相并联的锁存级(L)，所述比较器(K)包括一个由两个第一差分晶体管(d11，d12)组成的第一差分放大器型电路(d1)，所述差分晶体管(d11，d12)的两受控电流通路在一端相互连接在一起而形成一个连接点，该连接点通过第一时钟晶体管(t1)和恒流源(q)的受控电流通路与地相连，而每个差分晶体管(d11，d12)的受控电流通路的另一端则分别通过两个去耦晶体管(e1，e2)中的一个的受控电流通路和两个负载元件(r1，r2)中的一个接至电压源(U)；一个由两个第二差分晶体管(d21，d22)组成的第二差分放大器型电路(d2)，所述差分晶体管的两受控电流通路在一端相互连接在一起而形成一个连接点，该连接点通过第二时钟晶体管(t2)和恒流源(q)的受控电流通路与地相连，而差分晶体管(d21，d22)的每个受控电流通路的另一端则分别通过两个去耦晶体管(e1，e2)中的一个的附加受控电流通路和两个负载元件(r1，r2)中的一个接至电压源(U)；一个包含两个锁存晶体管(L1，L2)的锁存级，其受控电流通路在一端相连接并由该连接点通过第三时钟晶体管(t3)和恒流源(q)接至地，而锁存晶体管(L1，L2)的每个受控电流通路则分别通过负载元件(r1，r2)接至地，锁存晶体管(L1，L2)的控制端分别同L2与r2的连接点和L1与r1的连点交叉相连。
2.权利要求1所述的包括多个取样-保持级的并行A/D转换器，其中在一侧的第一差分晶体管(d11)的控制输入端连在一起并接至第一模拟信号(a1)，而所有在同一侧的第二差分晶体管(d21)的控制输入端连在一起并接至第二模拟信号(a2);在每个比较器(K)中，在另一侧的第一和第二差分晶体管(d21，d22)的控制输入端连在一起作为基准电压输入端;一个抽头数等于比较器数的电阻分压器，它联接在基准电压源(Ur)与另一恒定电位之间，并将各抽头分别接至各比较器(K)的基准电压输入端;一个第一时钟信号(S1)被加至所有第一时钟晶体管(t1)的控制输入端，一个第二时钟信号(S2)被加至所有第二时钟晶体管(t2)的控制输入端，而一个第三时钟信号(S3)或恒定电压则被加至所有第三时钟晶体管(t3)的控制输入端，以及三个时钟信号(S1，S2，S3)并不互相迭合，第一和第二时钟信号的重复频率相同，而第三时钟信号(S3)的频率为它们的两倍。
3.权利要求2中所述的并行A/D转换器，其中第三时钟信号(S3)的占空比为1∶1，且第一时钟信号(S1)的脉冲与在第三时钟信号(S3)的脉冲间的奇数空白相重合，而第二时钟信号(S2)的脉冲则与在第三时钟信号(S3)的脉冲间的偶数空白相重合。
4.如权利要求2或3中的并行A/D转换器，可用于电视接收-录像组合机中的信号通道，用以按超VHS标准对亮度和彩色信号进行多路复用A/D转换。
全文摘要
本发明通过给每个横拟信号(a
文档编号H03M1/00GK1035029SQ8810848
公开日1989年8月23日 申请日期1988年12月12日 优先权日1987年12月15日
发明者沃尔夫冈·赫恩 申请人:德国Itt工业有限公司