专利名称：相位取样频率合成器的制作方法
技术领域：
本发明涉及一种频率合成器。
当今世界上所用的频率合成技术有三种类型经典的直接式合成技术，带锁相环及其分频器的合成技术(简称锁相法)，以数字技术和集成电路为设计依据的数字式合成技术(简称数字法)。
评价频率合成技术优劣的标准有技术指标上的最高输出频率及其输出频率范围、频率稳定度、分辨力和开关时间等项参数;还有商品形态上的造价和体积。上述三类技术在这两方面都有各自的优缺点。其中数字法和直接式的共同优点在于稳定度、分辨力和开关时间等方面;而锁相法则在通讯领域中的广泛应用显示了它的比较全面的优良效果。
然而，近代大容量快速跳频通讯的发展，又使得锁相法满足不了跳频速率的要求，因为锁相法存在着分辨力与开关时间相矛盾的弊病，致使频率合成技术在通讯领域应用上成为一个难题。
已有适用于VHF频段通讯领域的合成器，皆离不开锁相法这种模式。可以粗略地分为两类一类是采用相位跟踪技术，如小数分频法，专利FR-015808(1981)，(GB-1560233，US-068199，1982);GB-030336(1983)，(US-4344045)均公开了此技术。另一类是采用频率可变的参考源，Albert.L.Bramble(“Direct Digital Frequency Synthesis”proc.35thAnn.Frequency Control Symposium.May 1981)和C.K.Richardson(“A Novel Synthesiser for Miniature SSB Radio Equipment”proc.39thAnn.Frequency Control Symposium.May 1985)均公开了此类技术。若从信息处理方面(包括逻辑电路工作速度要求，相位抖动的影响，参量调整方便等)考虑，后者仍是一条比较可取的途径。其中所说频率参考源，仍是一频率合成器，只是对这样的频率合成器有着特殊的要求，这可概括为如下需要同时具备的两个方面一方面，虽然这种合成器处于较低频工作，但要求其最高输出频率尽可能高;另一方面，要求能有选择性地调整技术指标且不引起相互影响。但是已有的合成器仍无法满足这种要求。其原因在于频率合成原理上。已有的合成器仅保证在某些条件下具体应用的可行性，而未考虑过这种特殊的要求。例如，上述Albert.L.Bramble提出的合成器的参考源是数字法的典型代表，是取样定理在频率合成上的具体应用。按取样定理，其最高输出频率可以达到参考频率(即取样频率)fr的一半(通常仅取四分之一)。若要在一定最高输出频率上提高分辨力，则需付出相当可观的内存容量作为代价;还有，作为参考信号所需的是相位讯息，幅度信息的正弦值在此是可有可无的，但电路结构上又是不能不要。“数字频率合成器的一种新方法”(国外电子测量技术，1983.N.02)所述的合成器其最高输出频率只有参考频率fr的二十分之一。上述C.K.Richardson提供的合成器其可变参考源又沿用了锁相环原理，因而只能在某种有限的范围内应用。
本发明的目的旨在提供一种按相位取样原理设计的频率合成器。该原理能够直接从参考频率信号的相位信息中提取所需输出频率信号的相位信息，该合成器能够同时具备背景技术中所述三种技术所具备的优点而避开其缺点，其最高输出频率能达到参考频率fr之值，分辨率可按接近极限值任意选择而所增加的设备不多(若fr采用晶振，则相位累加器及相应的D/A转换器仅用六位便可达到要求)，开关时间及输出频率稳定度同一般数字法，该发明能有效地解决锁相法的的固有矛盾。
本发明包括带有数/模转换器D/A的相位累加器PA，过零相位检测器Dg，为PA和Dg提供控制和触发信号的逻辑电路。相位累加器PA最好采用BCD码相位累加器，PA由N位累加器组成，每位累加器代表一位十进制数。所需的十进制数总位数N由频率合成器给定的技术指标确定。一位累加器可由D型触发器、加法器和相应的控制电路所组成，并采用BCD码运算。
BCD码D/A转换器由与BCD码相位累加器PA有相应位数的各位D/A转换电路构成，按BCD码运算。每位D/A值代表一位十进制数，两相邻位成十倍关系，不存在进位问题。PA与D/A之间采用并行连接。
所说的过零相位检测器Dg包括两组(两相)结构相同的电压/脉宽转换电路V/D、过零相位检测信号的第一个脉冲附加电路PO和或门。或门的输入端与两相V/D电路和过零相位检测信号的第一个脉冲附加电路PO连接。PO电路的目的在于给过零相位检测信号fS(t)补充第一个起始脉冲。
所说的逻辑电路由参考信号分相器、两组与门和触发器组成。产生三种逻辑信号，先是在指令信号C(t)操纵下的相位累加器PA产生一进位信号CT(t)，再从参考信号fr(t)中分解出运算信号φr(t)，再由此获得门控信号MA(t)和Mβ(t)。可采用两个与门和两个双稳态触发器构成。指令信号可以是来自频率合成器外部，也可以在内部自行产生。不管何种情形，它必须和参考信号fr(t)同步，且脉宽等于Tr/2(参考频率为fr)，以保证预置量X值完全进入PA后才开始进行累加运算。上述门控信号MA(t)和Mβ(t)同时又是检测器Dg的触发信号，而运算信号φr(t)也是产生门控信号的触发器的触发信号。
图1为本发明所述的采用BCD码的相位取样频率合成器的电路结构方框图。
图2为本发明所述相位取样频率合成器若干主要信号的相位一时间图，以说明输出频率的合成过程中合成器系统里若干连接点上信号的相互关系。输出频率fS设计在参考频率fr的(0.5～1)倍范围内。
频率合成器系统结构分为三部分带D/A转换器的相位累加器PA(皆以BCD码进行运算)，过零相位检测器Dg和逻辑电路系统L.C..预先将一小数值X通过预置器在指令信号C(t)的导引下，于C(t)后沿时刻输入相位累加器PA，此处X＝(fr-fs)/fs，其中fr为参考频率，fs为所需输出频率。从该时刻开始X值在PA被逐次地进行累加运算，所得数值由D/A转换为相应的模拟电压，由控制信号交替地送入过零相位检测器Dg内，在那里完成对输出信号的过零检测，输出所需频率。从C(t)前沿算起，X值进入PA的时间实际上要经历一个指令信号C(t)的宽度(等于Tr/2，每次启动时仅有一个脉冲)，并在与此接邻的运算信号φr(t)脉冲位置上，PA完成第一次累加运算，输出量为Y(1)＝X(如何完成第一次累加运算，详细后述)。当出现第二个运算脉冲后，PA的输出量为Y(2)＝2X。第三次为Y(3)＝3X，依此类推，直至累加数nx≥1，进位信号CT(t)便在该运算脉冲位置上出现。图2中的CT(t)其前沿画得较宽，表示它出现时刻的可能范围，其值决定于PA内加法器的进位传播延迟时间。当出现nx＝0时，表示PA完成一个累加周期。PA的输出为数字量。必须经由D/A转换为相应的模拟电压才能进入过零相位检测器Dg内起控制作用。PA与D/A采用并行连接。
检测器Dg的组成如图1中虚线所示方块。它由两组(两相)结构相同的电压/脉宽转换电路V/D、过零相位检测信号的第一个脉冲附加电路Po和或门“+”组成。其中A组V/D电路由与门y3经取样保持电路S/H接到触发器DA的输入端;B组由与门y4经另一个S/H电路接到触发器Dβ的输入端。进入Dg内的模拟电压必须首先分别经由A相和B相的门控信号MA(t)和MB(t)导引，轮流交替地在不同时间内进入Dg内。这种门控信号在不同的时刻上，其脉宽可以相等，也可以不等，遇到扣除脉冲位置，脉宽就加一倍，以保证模拟电压有足够的延迟时间供给V/D电路输出相应的脉宽，这种脉宽的后沿就是所需输出频率信号的过零相位。V/D电路内的控制方式分为两档，第一档对应于X＜1，CT(t)＝0的情况;第二档对应于X≥1，CT(t)＝1的情况。CT(t)线也接到D/A的另一输入端，目的是起加1作用，在D/A内设有加1自动开关，由CT(t)信号控制加1运算。
DA和DB包含如下两种电路结构，其一是能将电压转换为相应脉宽的一种V/D电路，例如用单稳态电路稍加改变即可，在单稳态里的RC时间常数改用压控恒流源充当R值;其二是微分和倒相电路，其作用在于检出V/D电路输出脉冲的后沿信号。
DA和DB输出的A相和B相过零相位检测信号DA(t)和DB(t)经“或”电路进行逻辑加后输出过零点相位信号，即所需频率信号fs(t)。或电路的第三个输入信号来自Po电路的输出信号一首位脉冲信号Po(t)。P0电路由一个具有略大于Tr/2输出脉宽的单稳态和一个与门电路组成。单稳态由指令信号C(t)的后沿启动，φr(t)脉冲只有在单稳态输出脉宽期间内才能通过门电路，目的在于给输出信号fs(t)补充第一个起始脉冲。在每段指令信号C(t)期间内，仅有一位脉冲。
逻辑电路产生三种逻辑信号。先是在指令信号C(t)操纵下的相位累加器PA产生一进位信号CT(t)，后从参考信号fr(t)中分解出运算信号φr(t)，再由此获得门控信号MA(t)和MB(t)。这种逻辑电路可采用参考信号分相器“π”和两个与门y1、y2、双稳态触发器Mc、M组成。参考信号fr(t)经过分相器获得第一相时钟信号φ1(t)和第二相时钟信号φ2(t)，如图2所示，φ1(t)和φ2(t)分别输入与门y1和y2，与门y1的另一输入信号为PA输出的进位信号。与门y1的输出送MC触发器，由MC触发器的“1”端产生的脉冲扣除信号Mc(t)送至第二个与门y2。由y2输出运算信号φr(t)，它同时也是M触发器的触发信号和Po的开关信号。每当累加器累加一次，M触发器就翻转一次，由M触发器“0”态端产生A相门控信号，“1”态端产生B相门控产生。与门y3和y4每隔一个φr(t)脉冲的间隔也各自相应地开启及关闭一次(一个开启另一个便在该时刻关闭)。来自D/A的模拟电压经开启的与门进入相应的S/H电路，在那里一直被保持到V/D电路输出脉宽的后沿。y3和y4轮流交替地开启和关闭，DA和DB也相应地轮流工作，即各自在触发信号前沿被启动，输出脉宽与相应的累加相位置相对应。检测出DA(t)和DB(t)输出信号的后沿并经倒相和“或”电路相加组合，就可输出具有过零点相位信息的输出信号fS(t)。由于PA和D/A之间采用并行连接法，在第n次运算脉冲位置上PA内的数字量Yi(n)所形成的和数输出、D/A内模拟电压的产生以及控制模拟电压进入检测器Dg的控制信号CT(t)、MA(t)和MB(t)，这些信号脉冲的起始点，几乎是在同一时刻形成。它们之间的时延只有ns数量级(取决于器件的开关速度)。用fS(t)去触发双稳态，可得具有频率为fS的方波信号;若由“或”电路两输入端引出DA(t)和DB(t)分别触发两个双稳态，则可得频率为fS/2，相位差为π/2的两列方波信号。
上述方波信号经相应的滤波电路F，不难得到正弦波信号。若对输出频谱不十分苛求，则可采用二极管网络滤波电路，可使电路大为简化。
门控信号MA(t)和MB(t)同时又是检测器Dg的触发信号。
在指令信号C(t)前沿，开始将系统归零，其特征有三1、X将禁止，PA中各D触发器被归零，使得进位信号CT(t)归零，进入D/A内的PA各输出量Yi(n)也为零，D/A输出值为零。
2、触发器MC被归零，Mc(t)跳变为高电平，打开与门y2，为第一次累加运算准备第一个φr(t)脉冲。如图2所示，Mc(t)的起始段有两段虚线，表示MC归零前的两种可能状态。其他信号也有类似状态。
3、检测器Dg内的两组V/D电路被恢复零态。由于是被C(t)的正向脉冲强行置零，故由M触发器送入的触发信号并不影响归零的进行。在电路设计上应当保证C(t)与MA(t)〔或MB(t)〕不产生竞争状态。
在C(t)脉宽的两倍处为系统的零点时刻。此时系统中各部分已具备了运行条件X值已完全进入PA，C(t)已结束，在第一个φr(t)脉冲位置上，PA输出第一个累加量Y(1)＝X。第一次累加运算的条件为C(t)将MC触发器置零，从而打开与门y2，由φ1(t)提供C(t)之后的第一个φr(t)脉冲。此后，φr(t)的产生可归结为φ2(t)·Mc(t)的逻辑乘，但MC的触发信号又以φ1(t)·CT(t)逻辑乘为条件，即φ1(t)和CT(t)经与门y1接到MC的输入端作为触发信号，以此构成从φ2(t)扣除一个脉冲的条件，并且仅仅扣除一个。在扣除状态中，φ2(t)被禁止，CT(t)继续存在，直到第二个φ1(t)到来之后将MC翻转由Mc(t)打开y2送出第二个φr(t)。y2的输出还接到M的输入端，所以φr(t)又是M触发器的触发信号。在系统零点上，M被触发，但由于它没有归零端，其状态是任意的，这对输出信号频率并无影响。
在图1中YN(n)表示第N位十进制数的第n次累加数值。BCD码相位累加器所需的十进制数总位数由合成器给定的技术指标决定。例如某一频率合成器的参考频率fr稳定度为10-6/天，则此合成器的输出频率最高精确值可取六位数，所需累加器的位数N＝6;如果取三位数已能满足使用频率的要求，则取N＝3即可。如对于要求3.25KC，68.5mc或1.08mc等数值之用户便是。每位累加器按BCD码进行运算，以4比特的电路结构进行累加运算时按二进制加法进行，累加数超过十便产生进位，十以下的数值保留在累加器内。一位累加器可由D型触发器、加法器和相应的控制电路组成。
本发明由上述三部分电路按相位取样关系相互连接构成，由逻辑电路系统提供的控制、触发信号能够从参考频率fr信号中提取所需的相位信息，这种信息必须符合表征所需频率的x值之要求，经由BCD码相位累加器PA和与之并行连接的BCD码相位累加器PA和与之并行连接的BCD码D/A转换器計算，再由过零点相位检测器Dg检测。
由此可见，本发明按相位取样原理设计而成，它能够直接从参考频率信号相位信息中提取所需输出频率信号的相位信息，有效地解决锁相法中存在的开关时间与分辨力相矛盾的弊病，适应近代跳频通信应用上要求高速率的需要。在最高输出频率、分辨力和开关时间三项技术指标以及电路结构这两方面性能优于现有的频率合成技术。
权利要求
1.一种相位取样频率合成器，其特征在于包括带有数/模转换器D/A的相位累加器PA，过零相位检测器Dz和为PA与Dz提供控制与触发信号的逻辑电路。
2.如权利要求1所述的频率合成器，其特征在于所说的相位累加器PA最好为BCD码相位累加器，BCD码D/A转换器由与BCD码相位累加器PA有相应位数的每位D/A转换电路构成，PA与D/A之间采用并行连接;所说的过零相位检测器Dg包括两组(两相)结构相同的电压/脉宽转换电路V/D、过零相位检测信号fS(t)的第一个脉冲附加电路P0和或门，或门的输入端与两相V/D电路和过零相位检测信号fS(t)的第一个脉冲附加电路P0连接;所说的逻辑电路包括参考信号分相器、两组与门和触发器，PA由代表N位十进制数的N位累加器构成。
3.根据权利要求2所述的频率合成器、其特征在于一位累加器由D型触发器、加法器和相应的控制电路组成，采用BCD码运算。
4.根据权利要求2所述的频率合成器，其特征在于两组V/D电路各由与门经取样保持(S/H)电路再接电压转换为相应脉宽电路。
5.根据权利要求4所述的频率合成器，其特征在于电压转换为相应脉宽电路用单稳态电路，其RC时间常数用压控恒流源充当R值，用微分和倒相电路检出V/D电路输出脉冲的后沿信号。
6.根据权利要求1所述的频率合成器，其特征在于过零相位检测信号fS(t)的第一个脉冲附加电路P0由一个具有略大于Tr/2输出脉宽的单稳态和一个与门电路组成。
全文摘要
本发明涉及一种频率合成器。它提供一种按相位取样原理设计的新型频率合成器，由带D/A转换器的BCD码相位累加器、过零相位检测器和提供控制、触发信号的逻辑电路系统等组成。本发明能直接从参考频率信号的相位信息中提取所需输出频率信号的相位信息，同时具备现有三种频率合成技术(直接式、锁相法和数字法)的优点而克服其缺点，有效地解决锁相法中开关时间与分辨力之间的矛盾。
文档编号H03L7/16GK1040466SQ8910701
公开日1990年3月14日 申请日期1989年8月31日 优先权日1989年8月31日
发明者周天明 申请人:厦门大学