专利名称：锁定装置的制作方法
技术领域：
本发明涉及一种信号锁定装置，特别是涉及一种加入到晶体管并串联于反馈反相器中的信号锁定装置，其具有驱动能力强而功率消耗低的特性。
信号锁定装置为集成电路中经常使用的线路，一般还称为锁定装置或锁定器。锁定器用来接受一通常为一电位值的数据输入，并将其储存。参见
图1，所示为一传统的锁定器101，包含一输入反相器103、一驱动反相器105、一反馈反相器107、及一时间脉冲线路109，也可以使用一控制门(pass gate)等效取代时间脉冲线路109。通常反馈反相器107是由一P沟道晶体管111及一N沟道晶体管113所组成。
锁定器101在操作时，反馈反相器107的反馈输入端，即驱动反相器105的驱动输出端，连接至P沟道晶体管111及N沟道晶体管113的栅极。当P沟道晶体管111及N沟道晶体管113的栅极输入为高电位时，P沟道晶体管111关闭而N沟道晶体管113打开，反馈反相器107的反馈输出接地，使A点处的电压为零，即为低电位；相反，当反馈反相器107的反馈输入为低电位时，P沟道晶体管111打开而N沟道晶体管113关闭，反馈反相器107的反馈输出端接至一高电位VDD，A点处的电压即为高电位。输入反相器103及时间脉冲线路109的操作为熟知此领域技术的技术人员所熟悉，在此不详加介绍。
在锁定器101的应用中，一般在设计时须使驱动反相器105能具有足以驱动其输出端负载的能力。因此必须将反馈反相器107的输入端负载减小，即减小其输入电容，使反馈反相器107对驱动反相器105形成的负载降低，相对地使得驱动反相器105能对输出端负载具有较大的驱动能力。
然而，锁定器101设计的另一目的是必须减弱反馈反相器107的反馈输出。减弱反馈输出的电流可确保新的数据能轻易写入，也就是使输入反相器103的输出信号在数据写入过程中，能够覆盖反馈反相器107的反馈输出信号，以改变锁定器101的储存状态。
在传统锁定器101的设计中，降低反馈反相器107输入端负载的目的和减弱反馈反相器107反馈输出的目的是相互抵触的。当降低反馈反相器107元件的栅极宽度/长度比(宽/长比)时，反馈反相器107的强度亦随之等比例下降。传统的降低反馈反相器107强度的方法是在最小栅极设计宽度下，加长元件的栅极长度，但这也因而增加了栅极的面积，导致栅极的输入电容增加。一般，在设计中，为了达到锁定器101适当的信号暂态延迟、维持锁定器101的操作性能，经验准则表明，假设导线电容可忽略时，最佳的驱动反相器105的栅极面积约等于其所需驱动的元件栅极面积的三分之一。因此，当加长反馈反相器107元件的栅极长度时，其输入电容亦同时增加。为维持适当的信号暂态延迟，迫使驱动反相器105的栅极面积亦需加大，导致锁定器101在集成电路中所占的面积大大增加，从而使元件的体积无法缩减。
因此，目前需要一种反馈反相器107，其能对驱动反相器105提供较小的输入电容，并进一步维持反馈输出强度不变或是产生更小的反馈输出强度，以使输入反相器103的输出信号能够覆盖反馈反相器107的反馈输出信号而轻易写入。
本发明的一个目的是提供一种锁定装置。
本发明的另一目的是提供一种使用在反馈反相器中串联晶体管的锁定装置，其使反馈反相器能向驱动反相器提供较小的输入电容，同时维持反馈输出强度不变。
本发明的再一目的是提供一种锁定装置，其具有驱动能力强而且功率消耗低的特性。
本发明公开一种锁定装置，该锁定装置有一锁定装置输入信号和一锁定装置输出信号，该锁定装置包含一驱动反相器，具有一驱动输入端及一驱动输出端，驱动输出端提供锁定装置输出信号，锁定装置输入信号连接至驱动输入端；以及一反馈反相器，与驱动反相器相连接，反馈反相器具有一反馈输入端及一反馈输出端，反馈输入端与该驱动输出端相连，以锁定装置输出信号作为反馈反相器输入信号，反馈输出端与驱动输入端相连，以向驱动输入端提供反馈反相器输出信号。反馈反相器还包含一P沟道晶体管，反馈输入端连接至P沟道晶体管的栅极；一N沟道晶体管，N沟道晶体管与P沟道晶体管串联，反馈输入端连接至N沟道晶体管的栅极，该反馈输出端由该N沟道晶体管与该P沟道晶体管之间接出；至少一个串联N沟道晶体管，与N沟道晶体管串联，且此串联N沟道晶体管维持在一开路状态；及至少一个串联P沟道晶体管，与P沟道晶体管串联，且此串联P沟道晶体管维持在一开路状态。
参照附图对本发明的详细描述，本发明的目的、优点和特征将变得更加清楚，附图中图1为现有技术的锁定装置的示意图；图2为本发明锁定装置的示意图；图3为本发明锁定装置另一实施例的示意图；图4A为本发明锁定装置在反馈反相器中使用一串联的N沟道晶体管的实施例的示意图；图4B为本发明锁定装置在反馈反相器中使用一串联的N沟道晶体管的另一实施例的示意图；图4C为本发明锁定装置在反馈反相器中使用一串联的P沟道晶体管的实施例的示意图；图4D为本发明锁定装置在反馈反相器中使用一串联的P沟道晶体管的另一实施例的示意图；图5A为本发明应用于一半工锁定装置的实施例的示意图；和图5B为本发明应用于一半工锁定装置的另一实施例的示意图。
图2表示本发明锁定装置的一实施例，锁定器201包括一输入反相器203、一驱动反相器205、一反馈反相器207及一时间脉冲线路209。
图2中本发明的锁定器201与图1中现有技术的锁定器101有许多相似之处，两者之间不同之处为反馈反相器207的设计，而输入反相器203与103、驱动反相器205与105及时间脉冲线路209与109皆为现有技术的元件，其构造及操作方式皆相同，在此不再赘述。
如图2所示，反馈反相器207由一P沟道晶体管211、一P沟道晶体管213、一N沟道晶体管215及一N沟道晶体管217以彼此的源极与漏极相接而相互串联而成，P沟道晶体管211接至一高电位电源，N沟道晶体管217接至一低电位或接地。P沟道晶体管211的栅极接地而N沟道晶体管217的栅极接至一高电位VDD，从而使P沟道晶体管211及N沟道晶体管217维持在一常开状态。反馈反相器207的输入端接于P沟道晶体管213的栅极及N沟道晶体管215的栅极。反馈反相器207的输出端由P沟道晶体管213与N沟道晶体管215之间接出。
锁定器201在操作时，当反馈反相器207的反馈输入为高电位时，P沟道晶体管213关闭而N沟道晶体管215打开，且因N沟道晶体管217维持在一常开状态，从而使反馈反相器207的反馈输出接地，即为一低电位；相反，当反馈反相器107的反馈输入为低电位时，P沟道晶体管213打开而N沟道晶体管215关闭，从而使反馈反相器207的反馈输出接至一高电位VDD,A点处的电压即为高电位，进而使得反馈反相器207藉此操作执行一反相器的功能。
藉由适当选择每一个P沟道晶体管及N沟道晶体管的宽度及长度，本发明的反馈反相器207的输入电容可减至最小，并依然能维持反馈反相器207低输出强度的要求，以保持输入反相器203输出与反馈反相器207输出的比值，便于数据写入。甚至还能提供更大的比值而不会增加反馈反相器207的输入电容。通过将P沟道晶体管211串联至P沟道晶体管213，并将N沟道晶体管217串联至N沟道晶体管215，可使本发明的反馈反相器207能同时具有低输入电容及低输出电流的特性，以使输入反相器203的输出信号能够轻易写入，并使反馈反相器207能提供足够的输出电流以维持锁定器201的正常工作。
假设图1中的P沟道晶体管111栅极的宽度为4.2μm(微米)、长度为2μm,N沟道晶体管113栅极的宽度为2.1μm、长度为2μm，如前述发明背景中所述，驱动反相器的最佳栅极大小与其所需驱动的栅极面积大小总和有关。P沟道晶体管111的栅极面积为8.4μm2,N沟道通道晶体管113的栅极面积为4.2μm2，两者的栅极面积总和为12.6μm2。应用集成电路设计的经验法则，可使用一参考长度将栅极面积转换为一宽度值。以使用0.5μm为驱动反相器105的参考长度为例，将面积12.6μm2除以0.5μm可得到宽度值为25.2μm。假设此例中锁定器输出端所需驱动的栅极使驱动反相器105额外负载的等效宽度值为100μm，则驱动反相器105在以0.5μm为参考长度时，所需驱动的等效宽度值为125.2μm。依照经验准则，驱动反相器105的栅极面积等于其所需驱动栅极的面积总和的三分之一，因此可得到驱动反相器105所需的等效宽度值为125.2μm/3=41.7μm。假设构成驱动反相器105的P沟道晶体管及N沟道晶体管，考虑P沟道晶体管较低的载子移动率，两者的面积比为2∶1，可得到构成驱动反相器105的N沟道晶体管的等效宽度值为41.7μm/3=13.9μm,P沟道晶体管的等效宽度值为2×(41.7μm/3)=27.8μm。
参见图2，由于本发明锁定器201的反馈反相器207的输入栅极面积大为减小，因此使驱动反相器205所需驱动的负载比传统的驱动反相器105小。本实施例中，反馈反相器207的P沟道晶体管213及N沟道晶体管215的面积仅为传统反馈反相器107的四分之一，其等效宽度仅为12.6μm2/4=3.15μm。将此数值代入并依上述过程计算，可得到构成驱动反相器205的N沟道晶体管的等效宽度值仅为11.8μm,P沟道晶体管的等效宽度值仅为23.6μm，相当于节省了6.3μm的栅极宽度。
在必须维持足够小的反馈反相器207输出电流以接收写入的要求下，可设计串联的P沟道晶体管211的栅极宽4.2μm、长1.5μm，串联的N沟道晶体管217栅极的宽度为2.1μm、长度为1.5μm。经由串联的P沟道晶体管211及串联的N沟道晶体管217栅极长度调整的影响，可使反馈反相器207依然能保持较小的输出电流。通过改变串联的P沟道晶体管及串联的N沟道晶体管的栅极长度，可将反馈反相器207的输出电流调整至指定的大小，而不会影响对应于驱动反相器205的输入电容。而在图1的传统锁定器101中，反馈反相器107的任何长度增加均会增加对应于驱动反相器105的输入电容，使其负载增加，无法达成此一要求。
由于本发明反馈反相器207在保持输出电流不变的情况下仍能有较小的输入电容的特性，可维持输入反相器203的输出信号强度与反馈反相器207的输出信号强度的适当比例，甚至进一步增大其比例，使数据能覆盖而轻易写入，同时使驱动反相器205驱动其负载的能力增加。即，通过降低锁定器201中反馈反相器207对信号输出端造成的负载，使锁定器201对其输出端的驱动能力增加，因而增进其功效及可靠性。
另一方面，利用反馈反相器207输入电容减小的特性，使驱动反相器205可因负载减小而减小其所需面积，驱动反相器205的输入电容随之减小。减小输入反相器203的输出负载，使输入反相器203的面积亦能同步缩减。整体来说，可有效降低锁定器201线路在晶片上所占的面积，同时减低其消耗功率。
上述为本发明的一实施方式，其使用一个串联的P沟道晶体管211及一个串联的N沟道晶体管217。在第二实施例中，可改变晶体管的串联位置，将常开的P沟道晶体管211与P沟道晶体管213的串联位置互换，将N沟道晶体管215与常开的N沟道晶体管217的串联位置互换，形成如图3的等效电路。图3中的锁定器的操作方式与图2中的第一实施例相同。当反馈反相器207的反馈输入为高电位时，P沟道晶体管213关闭而N沟道晶体管215打开，且因N沟道晶体管217维持在一常开状态，使反馈反相器207的反馈输出接地，即为一低电位；相反，当反馈反相器107的反馈输入为低电位时，P沟道晶体管213打开而N沟道晶体管215关闭，使反馈反相器207的反馈输出接至一高电位VDD,A点处的电压即为高电位，使得反馈反相器207藉由此一操作执行一反相器的功能。
锁定器201中的反馈反相器207，除了基本的P沟道晶体管213及N沟道晶体管215之外，还可以只加入一个串联的N沟道晶体管217或是只加入一个串联的P沟道晶体管211，形成一非平衡式的反馈反相器207结构。如图4A中所示，反馈反相器207中只加入一个串联的N沟道晶体管217，使其对低电位的驱动能力减弱而加强其存储高电位信号(即为信号“1”)的能力，也可将N沟道晶体管215与常开的N沟道晶体管217的串联顺序互换，形成如图4B的等效电路。如图4C所示，反馈反相器207中只加入一个串联的P沟道晶体管211，使其对高电位的驱动能力减弱而加强其存储低电位信号(即为信号“0”)的能力，也可将P沟道晶体管213与常开的P沟道晶体管211的串联顺序互换，形成如图4D的等效电路。但上述非对称反馈反相器207结构可经过调整个别晶体管的栅极长度及宽度来形成一平衡式结构。利用这种设计，传统锁定器的设计相比，可减少部分反馈反相器的输入电容。
参见图5A，其显示一本发明应用于一半工锁定器的实施例，此半工锁定器仅用于存储一高电位(即为信号“1”)的信号，即维持一高电位的锁定器输出，可应用于预充电状态的电路或动态逻辑电路之中，此半工锁定器包含一输入逻辑块(INPUT LOGIC)501、一驱动反相器505、及反馈反相器507。反馈反相器507使用一N沟道晶体管511与一串联的N沟道晶体管513。图5B为另一半工锁定器的实施例，仅用于存储一低电位(即为信号“0”)的信号，即维持一低电位的锁定器输出，其反馈反相器507使用一P沟道晶体管515与一串联的P沟道晶体管517。
本发明以数个实施例说明如上，而本技术领域内的技术人员可在不脱离本发明的精神范围内进行更改和变型，其专利保护范围应依所附申请要求及其等同领域而定。
权利要求
1．一种锁定装置，所述锁定装置有一锁定装置输入信号和一锁定装置输出信号，所述锁定装置至少包含一驱动反相器，所述驱动反相器具有一驱动输入端及一驱动输出端，所述驱动输出端提供所述锁定装置输出信号，所述锁定装置输入信号连接至所述驱动输入端；及一反馈反相器，与所述驱动反相器相连接，所述反馈反相器具有一反馈输入端及一反馈输出端，所述反馈输入端与所述驱动输出端相连，以所述锁定装置输出信号为所述反馈反相器输入信号，所述反馈输出端与所述驱动输入端相连，以将所述反馈反相器输出信号提供给所述驱动输入端，所述反馈反相器至少包含一P沟道晶体管，所述反馈输入端连接至所述P沟道晶体管的栅极；一N沟道晶体管，所述N沟道晶体管与所述P沟道晶体管串联，所述反馈输入端连接至所述N沟道晶体管的栅极，所述反馈输出端由所述N沟道晶体管与所述P沟道晶体管之间接出；及至少一个串联N沟道晶体管，与所述N沟道晶体管串联，所述串联N沟道晶体管维持在一开路状态。
2．如权利要求1所述的锁定装置，还包含至少一个串联P沟道晶体管，与所述P沟道晶体管串联，所述串联P沟道晶体管维持在一开路状态。
3．如权利要求1所述的锁定装置，还包含一输入反相器，连接于所述锁定装置输入信号与所述驱动输入端之间，所述输入反相器有一反相器输入端及一反相器输出端，所述反相器输入端与所述锁定装置输入信号相连接，所述反相器输出端连接于所述驱动输入端，以向所述驱动输入端产生所述锁定装置输入信号的一反相信号。
4．如权利要求3所述的锁定装置，还包含一时间脉冲线路，连接于所述输入反相器与所述驱动输入端之间，所述时间脉冲线路连接至一时间脉冲信号，对应于该时间脉冲信号形成所述反相器输出端与所述驱动输入端的连接。
5．如权利要求1所述的锁定装置，其中所述串联N沟道晶体管的栅极长度比所述N沟道晶体管的栅极长度长。
6．如权利要求2所述的锁定装置，其中所述串联P沟道晶体管的栅极长度比所述P沟道晶体管的栅极长度长。
7．如权利要求1所述的锁定装置，其中所述串联N沟道晶体管的栅极长度至少为所述N沟道晶体管的栅极长度的两倍。
8．如权利要求2所述的锁定装置，其中所述串联P沟道晶体管的栅极长度至少为所述P沟道晶体管的栅极长度的两倍。
9．一种锁定装置，所述锁定装置有一锁定装置输入信号和一锁定装置输出信号，所述锁定装置至少包含一驱动反相器，所述驱动反相器具有一驱动输入端及一驱动输出端，所述驱动输出端提供所述锁定装置输出信号，所述锁定装置输入信号连接至所述驱动输入端；及一反馈反相器，与所述驱动反相器相连接，所述反馈反相器具有一反馈输入端及一反馈输出端，所述反馈输入端与所述驱动输出端相连，以所述锁定装置输出信号为所述反馈反相器输入信号，所述反馈输出端与所述驱动输入端相连，以将所述反馈反相器输出信号提供给所述驱动输入端，所述反馈反相器至少包含一P沟道晶体管，所述反馈输入端连接至所述P沟道晶体管的栅极；一N沟道晶体管，所述N沟道晶体管与所述P沟道晶体管串联，所述反馈输入端连接至所述N沟道晶体管的栅极，所述反馈输出端由所述N沟道晶体管与所述P沟道晶体管之间接出；及至少一个串联P沟道晶体管，与所述P沟道晶体管串联，所述串联P沟道晶体管维持在一开路状态。
10．如权利要求9所述的锁定装置，还包含至少一个串联N沟道晶体管，与所述N沟道晶体管串联，所述串联N沟道晶体管维持在一开路状态。
11．如权利要求9所述的锁定装置，还包含一输入反相器，连接于所述锁定装置输入信号与所述驱动输入端之间，所述输入反相器有一反相器输入端及一反相器输出端，所述反相器输入端与所述锁定装置输入信号相连接，所述反相器输出端连接于所述驱动输入端，以向所述驱动输入端产生所述锁定装置输入信号的一反相信号。
12．如权利要求11所述的锁定装置，还包含一时间脉冲线路，连接于所述输入反相器与所述驱动输入端之间，所述时间脉冲线路连接至一时间脉冲信号，对应于所述时间脉冲信号产生所述反相器输出端与所述驱动输入端的连接。
13．如权利要求10所述的锁定装置，其中所述串联N沟道晶体管的栅极长度比所述N沟道晶体管的栅极长度长。
14．如权利要求9所述的锁定装置，其中所述串联P沟道晶体管的栅极长度比所述P沟道晶体管的栅极长度长。
15．如权利要求10所述的锁定装置，其中所述串联N沟道晶体管的栅极长度至少为所述N沟道晶体管的栅极长度的两倍。
16．如权利要求9所述的锁定装置，其中所述串联P沟道晶体管的栅极长度至少为所述P沟道晶体管的栅极长度的两倍。
17．一种锁定装置，所述锁定装置有一锁定装置输入信号和一锁定装置输出信号，所述锁定装置至少包含一驱动反相器，所述驱动反相器具有一驱动输入端及一驱动输出端，所述驱动输出端提供所述锁定装置输出信号，所述锁定装置输入信号连接至所述驱动输入端；及一反馈反相器，与所述驱动反相器相连接，所述反馈反相器具有一反馈输入端及一反馈输出端，所述反馈输入端与所述驱动输出端相连，以所述锁定装置输出信号为所述反馈反相器输入信号，所述反馈输出端与所述驱动输入端相连，以将所述反馈反相器输出信号提供给所述驱动输入端，所述反馈反相器至少包含一P沟道晶体管，所述反馈输入端连接至所述P沟道晶体管的栅极；一N沟道晶体管，所述反馈输入端连接至所述N沟道晶体管的栅极；及至少一个串联N沟道晶体管，所述串联N沟道晶体管串联于所述P沟道晶体管与所述N沟道晶体管之间，所述串联N沟道晶体管维持在一开路状态，所述反馈输出端由所述P沟道晶体管与所述串联N沟道晶体管之间接出。
18．如权利要求17所述的锁定装置，还包含至少一个串联P沟道晶体管，所述串联P沟道晶体管串联于所述P沟道晶体管与所述串联N沟道晶体管之间，所述串联P沟道晶体管维持在一开路状态，所述反馈输出端由所述串联P沟道晶体管与所述串联N沟道晶体管之间接出。
19．如权利要求17所述的锁定装置，还包含一输入反相器，连接于所述锁定装置输入信号与所述驱动输入端之间，所述输入反相器有一反相器输入端及一反相器输出端，所述反相器输入端与所述锁定装置输入信号相连接，所述反相器输出端连接于所述驱动输入端，以向所述驱动输入端产生所述锁定装置输入信号的一反相信号。
20．如权利要求19所述的锁定装置，还包含一时间脉冲线路，连接于所述输入反相器与所述驱动输入端之间，所述时间脉冲线路连接至一时间脉冲信号，对应于所述时间脉冲信号产生所述反相器输出端与所述驱动输入端的连接。
21．如权利要求17所述的锁定装置，其中所述串联N沟道晶体管的栅极长度比所述N沟道晶体管的栅极长度长。
22．如权利要求18所述的锁定装置，其中所述串联P沟道晶体管的栅极长度比所述P沟道晶体管的栅极长度长。
23．如权利要求17所述的锁定装置，其中所述串联N沟道晶体管的栅极长度至少为所述N沟道晶体管的栅极长度的两倍。
24．如权利要求18所述的锁定装置，其中所述串联P沟道晶体管的栅极长度至少为所述P沟道晶体管的栅极长度的两倍。
25．一种锁定装置，所述锁定装置有一锁定装置输入信号和一锁定装置输出信号，所述锁定装置至少包含一驱动反相器，所述驱动反相器具有一驱动输入端及一驱动输出端，所述驱动输出端提供所述锁定装置输出信号，所述锁定装置输入信号连接至所述驱动输入端；及一反馈反相器，与所述驱动反相器相连接，所述反馈反相器具有一反馈输入端及一反馈输出端，所述反馈输入端与所述驱动输出端相连，以所述锁定装置输出信号为所述反馈反相器输入信号，所述反馈输出端与所述驱动输入端相连，以将所述反馈反相器输出信号提供给所述驱动输入端，所述反馈反相器至少包含一P沟道晶体管，所述反馈输入端连接至所述P沟道晶体管的栅极；一N沟道晶体管，所述反馈输入端连接至所述N沟道晶体管的栅极；及至少一个串联P沟道晶体管，所述串联P沟道晶体管串联于所述P沟道晶体管与所述N沟道晶体管之间，所述串联P沟道晶体管维持在一开路状态，所述反馈输出端由所述串联P沟道晶体管与所述N沟道晶体管之间接出。
26．如权利要求25所述的锁定装置，还包含至少一个串联N沟道晶体管，所述串联N沟道晶体管串联于所述串联P沟道晶体管与所述N沟道晶体管之间，所述串联P沟道晶体管维持在一开路状态，所述反馈输出端由所述串联N沟道晶体管与所述串联P沟道晶体管之间接出。
27．如权利要求25所述的锁定装置，还包含一输入反相器，连接于所述锁定装置输入信号与所述驱动输入端之间，所述输入反相器有一反相器输入端及一反相器输出端，所述反相器输入端与所述锁定装置输入信号相连接，所述反相器输出端连接于所述驱动输入端，以向所述驱动输入端产生所述锁定装置输入信号的一反相信号。
28．如权利要求27所述的锁定装置，更包含一时间脉冲线路，连接于所述输入反相器与所述驱动输入端之间，所述时间脉冲线路连接至一时间脉冲信号，对应于所述时间脉冲信号产生所述反相器输出端与所述驱动输入端的连接。
29．如权利要求26所述的锁定装置，其中所述串联N沟道晶体管的栅极长度比所述N沟道晶体管的栅极长度长。
30．如权利要求25所述的锁定装置，其中所述串联P沟道晶体管的栅极长度比所述P沟道晶体管的栅极长度长。
31．如权利要求26所述的锁定装置，其中所述串联N沟道晶体管的栅极长度至少为所述N沟道晶体管的栅极长度的两倍。
32．如权利要求25所述的锁定装置，其中所述串联P沟道晶体管的栅极长度至少为所述P沟道晶体管的栅极长度的两倍。
33．一种半工锁定装置，所述半工锁定装置有一半工锁定装置输入信号和一半工锁定装置输出信号，所述半工锁定装置至少包含一驱动反相器，所述驱动反相器具有一驱动输入端及一驱动输出端，所述驱动输出端提供所述半工锁定装置输出信号，所述半工锁定装置输入信号连接至所述驱动输入端；及一反馈反相器，与所述驱动反相器相连接，所述反馈反相器具有一反馈输入端及一反馈输出端，所述反馈输入端与所述驱动输出端相连，以所述半工锁定装置输出信号作为所述反馈反相器输入信号，所述反馈输出端与所述驱动输入端相连，以向所述驱动输入端提供所述反馈反相器输出信号，所述反馈反相器至少包含一N沟道晶体管，所述反馈输入端连接至所述N沟道晶体管的栅极；及至少一个串联N沟道晶体管，所述串联N沟道晶体管串联于所述N沟道晶体管的一极，所述反馈输出端由所述N沟道晶体管的另一极接出，所述串联N沟道晶体管维持在一开路状态。
34．如权利要求33所述的半工锁定装置，还包含一输入反相器，连接于所述半工锁定装置输入信号与所述驱动输入端之间，所述输入反相器有一反相器输入端及一反相器输出端，所述反相器输入端与所述半工锁定装置输入信号相连接，所述反相器输出端连接于所述驱动输入端，以向所述驱动输入端产生所述半工锁定装置输入信号的一反相信号。
35．如权利要求34所述的半工锁定装置，还包含一时间脉冲线路，连接于所述输入反相器与所述驱动输入端之间，所述时间脉冲线路连接至一时间脉冲信号，对应于所述时间脉冲信号产生所述反相器输出端与所述驱动输入端的连接。
36．如权利要求33所述的半工锁定装置，其中所述串联N沟道晶体管的栅极长度比所述N沟道晶体管的栅极长度长。
37．如权利要求33所述的半工锁定装置，其中所述串联N沟道晶体管的栅极长度至少为所述N沟道晶体管的栅极长度的两倍。
38．一种半工锁定装置，所述半工锁定装置有一半工锁定装置输入信号和一半工锁定装置输出信号，所述半工锁定装置至少包含一驱动反相器，所述驱动反相器具有一驱动输入端及一驱动输出端，所述驱动输出端提供所述半工锁定装置输出信号，所述半工锁定装置输入信号连接至所述驱动输入端；及一反馈反相器，与所述驱动反相器相连接，所述反馈反相器具有一反馈输入端及一反馈输出端，所述反馈输入端与所述驱动输出端相连，以所述半工锁定装置输出信号作为所述反馈反相器输入信号，所述反馈输出端与所述驱动输入端相连，以将所述反馈反相器输出信号提供给所述驱动输入端，所述反馈反相器至少包含一P沟道晶体管，所述反馈输入端连接至所述N沟道晶体管的栅极；及至少一个串联P沟道晶体管，所述串联P沟道晶体管串联于所述P沟道晶体管的一极，所述反馈输出端由所述P沟道晶体管的另一极接出，所述串联P沟道晶体管维持在一开路状态。
39．如权利要求38所述的半工锁定装置，还包含一输入反相器，连接于所述半工锁定装置输入信号与所述驱动输入端之间，所述输入反相器有一反相器输入端及一反相器输出端，所述反相器输入端与所述半工锁定装置输入信号相连接，所述反相器输出端连接于所述驱动输入端，以向所述驱动输入端产生所述半工锁定装置输入信号的一反相信号。
40．如权利要求39所述的半工锁定装置，还包含一时间脉冲线路，连接于所述输入反相器与所述驱动输入端之间，所述时间脉冲线路连接至一时间脉冲信号，对应于所述时间脉冲信号产生所述反相器输出端与所述驱动输入端的连接。
41．如权利要求38所述的半工锁定装置，其中所述串联P沟道晶体管的栅极长度比所述P沟道晶体管的栅极长度长。
42．如权利要求38所述的半工锁定装置，其中所述串联P沟道晶体管的栅极长度至少为所述P沟道晶体管的栅极长度的两倍。
全文摘要
一种锁定装置,在一反馈反相器中原有的一P沟道晶体管及一N沟道晶体管之外,还加入一串联的P沟道晶体管及一串联的N沟道晶体管,得到一小的反馈反相器输入电容,降低反馈反相器对一驱动反相器输出的负载,同时维持反馈反相器的低输出强度。
文档编号H03K19/00GK1233885SQ9810802
公开日1999年11月3日 申请日期1998年4月28日 优先权日1998年4月28日
发明者小路易吉·特恩西洛, 克里斯托弗·依玛特鲁多 申请人:世界先进积体电路股份有限公司