专利名称：降低功率消耗的过采样型时钟恢复电路的制作方法
技术领域：
本发明涉及一种时钟恢复电路，特别涉及一种过采样型的时钟恢复电路，该电路根据多个具有不同相位的时钟信号执行数据信号的采样。
近年来，提出了用于数据传输的高速协议，例如G比特以太网(GbitEthernet)和光纤信道(Fiber Channel)。由于这个目的，在时钟恢复电路中需要高速处理，以便从高速传输以及PLL电路中的数据信号中提取出一个时钟信号，从而在该电路中使用的时钟信号与传输的时钟信号之间建立频率同步。为了响应这样一种需要，如同在1996年的IEEE国际固态电路会议中公开的，提出了一种过采样型的时钟恢复电路，在该电路中，根据由一个内部电路产生的带有不同相位的多个时钟信号，对传输的数据信号进行采样。
图1显示了在传统的例子中公开的一个时钟恢复电路的电路框图。将一个数据信号提供给八个相位比较器TIPD0至TIPD7。还向各个相位比较器TIPD0至TIPD7提供有从一个固定延迟电路输出的24个具有固定延迟的时钟信号，其中每三个时钟信号为一组。每个相位比较器检测在该数据信号和所述三个时钟信号组之间的相位状态。当所述时钟信号组超前于数据信号时，相位比较器检测到时钟信号的超前，将dn信号dn0至dn7中的一个相应信号设置为允许状态，将up信号up0至up7中的一个相应信号设置为禁止状态。同样，当检测到时钟信号比数据信号延迟时，相位比较器将dn信号设置为禁止状态，将up信号设置为允许状态。
当up信号被设置为允许状态时，电荷泵CP0至CP7增大输出电压，而当dn信号被设置为允许状态时，减小输出电压。将该输出电压提供给一个低通滤波器LPF。该低通滤波器LPF对这些电压的变化进行积分，并向一个可变延迟电路VD输出积分的电压。一个压控振荡器VCO振荡并产生一个基本时钟信号，输出到可变延迟电路VD。可变延迟电路VD根据来自低通滤波器LPF的积分电压对来自压控振荡器VCO的基本时钟信号进行延迟。然后，一个固定延迟电路FD接收来自可变延迟电路FD的延迟时钟信号，并从该延迟时钟信号产生24个具有固定延迟的时钟信号。
在该时钟恢复电路中，在每个相位比较器中将up信号或dn信号设置为允许状态。其结果为，当检测到时钟信号组的超前或延迟状态时，从对应的电荷泵CP输出的电压增大或减小。因此，根据相位的超前或延迟状态，从可变延迟电路VD输出延迟时钟信号，并且由固定延迟电路FD根据延迟时钟信号产生24个时钟信号。其结果为，被提供到相位比较器TIPD0至TIPD7中的每一个的时钟信号组的超前或延迟被控制，从而可以实现数据信号的正确采样。
另外，在这样一种时钟恢复电路中，限制了传输的连续具有相同值的数据信号的比特数。因此，在不检测任何相位差的锁定状态，即使在采样中使用的时钟信号的个数减少，也可以正确地检测到相位差。
然而，在上述的时钟恢复电路中，无论八个相位比较器TIPD0至TIPD7是否处于锁定状态，它们总是处于工作状态。结果，在锁定状态中，除了需要检测相位差的相位比较器以外的其他相位比较器执行不必要的操作。因此，消耗相对较大功率的八个相位比较器同时连续地工作。因此，作为整个时钟恢复电路的功率消耗不能忽略。并且，跟着相位比较器TIPD0至TIPD7的每个电荷泵CP0至CP7根据从相应的相位比较器输出的相位差数据来运行。此外，在低通滤波器LPF和后续电路中的功率消耗也不能忽略。
除了上述的传统例子之外，在日本专利申请(JP-A-Heisei 3-92033)中还公开了一种传输路径信号接收系统。在这个参考文件中，所述传输路径信号接收系统由信号变换部分、参考时钟发生部分、确定部分和时钟再生部分组成。信号变换部分将传输路径信号变换成一个逻辑信号。参考时钟发生部分产生一个参考时钟信号，该参考时钟信号的频率比传输路径信号的数字数据的比特率高。确定部分使用参考时钟信号对所述逻辑信号执行过采样和逻辑处理，并确定数字数据的一个值。时钟再生部分根据确定部分的确定结果将一个预先确定的脉冲插入所述逻辑信号，以便再生出一个时钟信号。
在日本专利申请(JP-A-Heisei 8-317007)中也公开了一种数据接收装置。在这个参考文件中，所述数据接收装置由A/D变换部分24、加法部分25、检测部分26、解调部分27、检测部分28、可变分频部分30、控制部分29、帧同步信号发生部分31和32组成。A/D变换部分24根据一个频率为一个符号速率的整数倍的自激时钟信号执行一个接收信号的过采样，以便将采样值变换成数字值。加法部分25在一预定期间内对于一个码元周期同步地累加数字采样值。检测部分26从同步累加结果检测一个码元识别点。解调部分27根据在码元识别点的采样值执行数据解调。检测部分28检测伴随有时间的码元识别点的偏移作为相移。可变分频部分30将自激时钟信号分频，以再生出一个比特时钟信号。控制部分29控制可变分频部分30的分频比，以校正相移。帧同步信号发生部分31和32从解调数据中提取出一个已知的同步字，以建立帧同步，并根据提取出的同步字产生一个帧同步计时信号。
本发明的一个目的是提供一种在锁定状态停止不必要的操作的过采样型时钟恢复电路。
本发明的另一个目的是提供一种能够减少功率消耗的过采样型时钟恢复电路。
为了实现本发明的一个方面，一种过采样型时钟恢复电路包括相位差检测部分、相位调节部分、以及信号选择部分。相位差检测部分检测在数据信号与多个活动的时钟信号组中的每一组之间的相位差，并从对应于检测到的相位差的多个相位差数据中产生一个相位调节信号。相位调节部分产生N(N是等于或大于2的整数)组时钟信号，并根据相位调节信号调节N组时钟信号的相位。信号选择部分根据从相位差检测部分检测到的相位差选择N组时钟信号的一部分或全部，并将选择的时钟信号组作为多个有效时钟信号组提供给相位差检测部分。
相位调节部分可以包括用于产生参考时钟信号的振荡器、用于根据相位调节信号延迟参考时钟信号的延迟单元、以及从延迟的参考信号产生N组时钟信号、从而使多个时钟信号中的每一个具有预定延迟的时钟信号发生部分。
相位差检测单元可以包括N个相位比较器。将多个有效时钟信号组提供给N个相位比较器中选定的多个相位比较器，并且每个选定的相位比较器比较数据信号的各位与多个有效时钟信号组中的对应组的相位，以检测相位差，并根据检测出的相位差产生相位差数据。相位差检测部分还可以包括用于从来自选定的相位比较器的多个相位差数据中产生相位调节信号的调节信号发生部分。在这种情况下，N个相位比较器中除了选定的相位比较器之外的未选定相位比较器停止它们的操作，以减少功率消耗。并且，调节信号发生部分对应于未选定相位比较器的一部分也停止其操作，以减少功率消耗。
N组时钟信号的一部分最好是预先确定的。
当多个相位差数据中的任一个表明数据信号与多个有效时钟信号组中的对应组在相位上相互不匹配时，信号选择部分最好选择所有N组时钟信号，而当所有相位差表明数据信号与多个有效时钟信号组中的对应组在相位上相互匹配时，信号选择部分最好选择N组时钟信号的一部分。
信号选择部分可以包括锁定状态检测电路和开关电路。锁定状态检测电路根据从相位差检测部分提供的多个相位差数据确定数据信号与多个有效时钟信号组中的每一组在相位上是否相互匹配。当锁定状态检测电路检测到数据信号与多个有效时钟信号组中的至少一组在相位上相互不匹配时，开关电路向相位差检测部分提供全部N组时钟信号，作为多个有效时钟信号组。在这种情况下，当锁定状态检测电路检测到数据信号与多个有效时钟信号组中的每一组在相位上都相互匹配时，开关电路将N组时钟信号中除了选定组之外的未选定组的时钟信号设定为高电平或低电平，并向相位差检测部分提供选定的时钟信号组和未选定的时钟信号组。
为了实现本发明的另一个方面，一种调节在过采样型时钟恢复电路中的时钟信号的相位的方法包括检测在一个数据信号与多个有效时钟信号组中的每一组之间的相位差，以便从对应于检测到的相位差的多个相位差数据中产生一个相位调节信号；根据相位调节信号调节N(N是等于或大于2的整数)组时钟信号的相位；以及根据来自相位差检测部分的多个相位差数据，选择N组时钟信号的一部分或全部作为多个有效时钟信号组。
下面是附图简要说明。
图1是显示传统的时钟恢复电路的一个例子的结构框图；图2是显示依据本发明的一个实施例的过采样型时钟恢复电路的结构的电路框图；图3A至3Y是显示数据信号和时钟信号的时序图；图4A至4F是说明在锁定状态的相位比较器的操作的时序图；图5A至5F是说明在时钟延迟状态的相位比较器的操作的时序图6A至6F是说明在时钟超前状态的相位比较器的操作的时序图；图7是显示一个可变延迟电路的输入输出特性的示意图；图8A至8AA是说明开关电路响应于锁定状态检测电路的输出的操作的时序图。
下面，将参考附图详细说明本发明的过采样型时钟恢复电路。
图2是显示依据本发明的一个实施例的过采样型时钟恢复电路的结构的电路框图。应该指出的是，相同的标记代表与传统的时钟恢复电路中相同的部件。在该实施例中的过采样型时钟恢复电路由八个相位比较器TIPD0至TIPD7、电荷泵CP0至CP7、低通滤波器LPF、可变延迟电路VD、压控振荡器VCO、固定延迟电路FD、锁定状态检测电路LDEC以及开关电路SW组成。相位比较器TIPD0至TIPD7以三个时钟信号来执行一个8比特数据信号的采样。也就是说，相位比较器TIPD0至TIPD7中的每一个输入具有相同固定延迟的时钟信号和传送的数据信号，并检测在数据信号和时钟信号之间的相位状态，以输出对应于检测到的相位状态的相位差数据。
图4A至4F显示了数据信号和时钟信号在相位上相互一致的锁定状态。图5A至5F显示了数据信号超前于时钟信号的时钟延迟状态。当数据信号超前于时钟信号时，相位比较器检测时钟超前状态，以便将相位差数据的up信号设置为允许状态，将相位差数据的dn信号设置为禁止状态。图6A至6F显示了数据信号延迟于时钟信号的时钟超前状态。当数据信号延迟于时钟信号时，相位比较器检测时钟超前状态，以便将up信号设置为禁止状态，将dn信号设置为允许状态。
各个电荷泵CP和单个的锁定状态检测电路LDEC都连接到所述相位比较器TIPD的输出端，接收并联的up信号和dn信号。锁定状态检测电路LDEC从从每个相位比较器输出的up信号和dn信号的相位状态识别每个相位比较器的锁定状态，并检测是否所有的相位比较器、即整个电路被设置为锁定状态。然后，锁定状态检测电路LDEC根据锁定状态的检测结果输出一个在允许状态和禁止状态之间切换的锁定状态检测信号。
电荷泵CP0和CP7从相位比较器TIPD0至TIPD7输入up信号和dn信号，并根据up信号和dn信号改变输出电压，输出到低通滤波器LPF。低通滤波器LPF对来自电荷泵CP0至CP7的输出电压的变化进行积分，输出到可变延迟电路VD。可变延迟电路VD输入从压控振荡器VCO提供的具有一预定频率的参考时钟信号和低通滤波器LPF的输出，并根据低通滤波器LPF的输出电压对参考时钟信号进行延迟。此外，固定延迟电路FD输入可变延迟电路VD的输出，并从延迟的参考时钟信号产生24个具有固定延迟的时钟信号clk00至23，向每个相位比较器TIPD0至TIPD7提供三个时钟信号。
此外，开关电路SW为24个时钟信号连到固定延迟电路FD的输出端，以便将每个时钟信号的电平有选择地设置为高电平或低电平，在这个例子中设置为高电平。
当从锁定状态检测电路LDEC提供的锁定状态检测信号表明相位比较器的锁定状态时，开关电路SW将24个时钟信号clk00至clk23中的预定多个作为选定的时钟信号设定为高电平。在这种情况下，设定为高电平的时钟信号是为要提供给相位比较器的每三个时钟信号而预先确定的。因此，只有提供给相位比较器TIPD0至TIPD7中的所选定相位比较器的时钟信号才被设定为高电平。通过开关电路SW将24个时钟信号中除了选定时钟信号之外的未选定时钟信号提供给相位比较器TIPD0至TIPD7中除了所选定相位比较器之外的未选定相位比较器。
当从锁定状态检测电路LDEC提供的锁定状态检测信号表明相位比较器的时钟超前或延迟状态时，开关电路SW向相位比较器TIPD0至TIPD7提供24个时钟信号clk00至clk23。
下面将说明具有上述结构的时钟恢复电路的运行。图3A至3Y是说明提供给八个相位比较器的数据信号和用于执行对所提供的数据信号采样的24个时钟信号的时序图。
因为不需要改变在锁定状态的时钟信号的相位，将相位差数据的up信号和dn信号都设置为禁止状态。当时钟信号延迟于数据信号时，将up信号设置为允许状态，将dn信号设置为禁止状态，以使得时钟信号的相位提前。相反，当时钟信号超前于数据信号时，将up信号设置为禁止状态，将dn信号设置为允许状态，以使得时钟信号的相位延迟。
将up信号和dn信号从各个相位比较器TIPD0至TIPD7分别提供给各个电荷泵CP0至CP7和单个的锁定状态检测电路LDEC。在up信号和dn信号所提供到的每个电荷泵CP中，将从这些up信号和dn信号获得的相位差数据变换成电压值。也就是说，当up信号被设置为允许状态时，输出电压增大，当dn信号设置为允许状态时，输出电压减小。
然后，低通滤波器LPF输入来自电荷泵CP0至CP7的输出电压，并对电压的变化积分。可变延迟电路VD输入低通滤波器LPF的输出电压和压控振荡器VCO输出的参考时钟信号，根据低通滤波器LPF的输出电压延迟并输出参考时钟信号。延迟量与可变延迟电路VD的输入电压的关系如图7所示。
将延迟的参考时钟信号从可变延迟电路VD提供给固定延迟电路FD。固定延迟电路FD从延迟的参考时钟信号产生24个其间具有相同的相位差的时钟信号clk00至c1k23，输出到相位比较器TIPD。
另一方面，锁定状态检测电路LDEC从相位比较器TIPD输入up信号和dn信号。锁定状态检测电路LDEC根据up信号和dn信号识别出各个相位比较器TIPD0至TIPD7的检测结果，即，来自相位差数据的各个相位状态。然后，当所有up信号和所有dn信号都被设置为禁止时，换句话说，检测到锁定状态时，锁定状态检测电路LDEC向开关电路SW输出一个设置为允许状态的锁定状态指示信号。应该注意，当从相位比较器TIPD输出的up信号和dn信号中的至少一个被设置为允许状态时，即，处于未锁定状态时，锁定状态检测电路LDEC输出一个设置为禁止状态的锁定状态指示信号。
图8A至8AA显示了说明开关电路SW基于来自锁定状态检测电路LDEC的锁定状态指示信号的允许状态和禁止状态的操作的时序图。当锁定状态检测电路LDEC检测到未锁定状态时，开关电路SW响应于禁止状态的锁定状态指示信号，将从固定延迟电路FD提供的24个时钟全部提供给各个相位比较器TIPD。
另一方面，当锁定状态检测电路LDEC检测到所有相位比较器的锁定状态时，开关电路SW响应于允许输出，只向选定的相位比较器TIPD原样发送24个时钟信号中的选定的时钟信号。开关电路SW将未选择的时钟信号设定为高状态。在图8A至8AA中显示的例子中，开关电路SW在锁定状态的情况下向相位比较器TIPD0至TIPD2提供9个时钟信号clk00至clk08。然而，开关电路SW将其他15个时钟信号clk09至clk23设定为高电平，并将它们分别提供给相位比较器TIPD3至TIPD7。也就是说，将这些相位比较器TIPD3至TIPD7设置为相当于未提供任何时钟信号的状态。
一般地，根据传输系统来限定连续具有相同值的传送数据的数据比特数目。因此，即使用于在锁定状态采样的时钟信号的个数减少，也能正常地执行相位差的检测。在锁定状态时钟信号所提供到的相位比较器TIPD0至TIPD2与在未锁定状态一样，执行相位检测。当未提供任何时钟信号时，相位比较器不执行相位差检测操作，并且相位比较器TIPD保持锁定状态，而不考虑数据信号和时钟信号之间的相位差。如图4A至4F所示，相位比较器需要为数据信号的采样而提供的时钟信号的变化点(边沿)。因此，当提供给相位比较器的时钟信号被设定为高电平或低电平、以便将相位比较器设置为相当于未提供任何时钟信号的状态时，相位比较器的相位差检测操作可以被禁止。因此，将相位比较器TIPD3至TIPD7设置为相位检测操作被停止的状态，以便可以减少功率消耗。应该注意，当由执行相位差检测操作的相位比较器TIPD0至TIPD3中的一个或全部在相位检测操作中检测到时钟超前或延迟状态时，开关电路SW再次向各个相位比较器TIPD0至TIPD7提供未设定到高电平的所有时钟信号。这是因为锁定状态检测电路LDEC输出了禁止状态的锁定状态指示信号。这一直执行到所有的相位比较器TIPD0至TIPD7都被再次设置到锁定状态为止。
以这种方式，由锁定状态检测电路LDEC检测相位比较器的锁定状态。在未锁定状态，将由固定延迟电路FD产生的所有时钟信号提供给相位比较器TIPD0至TIPD7，而在锁定状态，只将选定的时钟信号提供给选定的相位比较器。因此，在锁定状态，将选定的相位比较器的操作设置为停止状态。并且，将与选定的相位比较器相连的电荷泵CP设置在操作被设置为停止状态的状态。因此，有可能降低整个时钟恢复电路在锁定状态的功率消耗。整个电路的全部功率消耗可以被降低。
应该注意，该实施例只是显示了本发明的一个例子。可以适当地设置在锁定状态设定在高电平的时钟信号的数目以及相位比较器的数目。并且，在锁定状态，可以将选定的时钟信号设定在低电平。进一步地，无须说明的是，可以根据所需速度适当地设置数据信号的比特数、与这个数据信号的比特数有关的相位比较器的数目以及用于相位比较的具有固定相位的时钟信号的数目。
如上所述，在本发明中，由锁定状态检测电路根据数据信号和从多个相位比较器输出的时钟信号之间的相位差数据检测每个相位比较器的锁定状态。在未锁定状态，将所有时钟信号提供给各个相位比较器。在锁定状态，将选定的时钟信号设定为高电平或低电平，并将选定的时钟信号只提供给选定的相位比较器。因此，在锁定状态，选定的相位比较器的操作被设置为停止状态。并且，将与相位比较器相连的电路元件设置为将操作设置为停止状态的状态。因此，有可能减少整个时钟恢复电路在锁定状态的功率消耗。整个电路的全部功率消耗可以被降低。
权利要求
1．一种过采样型时钟恢复电路，包括相位差检测部分，用于检测在一个数据信号与多个有效的时钟信号组中每一组之间的相位差，并从对应于检测到的相位差的多个相位差数据中产生一个相位调节信号；相位调节部分，用于产生N(N是等于或大于2的整数)组时钟信号，并根据所述相位调节信号调节所述N组时钟信号的相位；以及信号选择部分，用于根据从所述相位差检测部分检测到的相位差选择所述N组时钟信号的一部分或全部，并将选择的时钟信号组作为所述多个有效的时钟信号组提供给所述相位差检测部分。
2．如权利要求1所述的过采样型时钟恢复电路，其特征在于，所述相位调节部分包括用于产生参考时钟信号的振荡器；用于根据所述相位调节信号延迟所述参考时钟信号的延迟单元；以及从所述延迟的参考信号产生所述N组时钟信号、从而使所述多个时钟信号中的每一个具有预定延迟的时钟信号发生部分。
3．如权利要求1所述的过采样型时钟恢复电路，其特征在于，所述相位差检测部分包括N个相位比较器，其中，将所述多个有效时钟信号组提供给所述N个相位比较器中选定的多个相位比较器，并且每个所述选定的相位比较器比较所述数据信号的各位与所述多个有效时钟信号组中的对应组的相位，以检测相位差，并根据检测出的相位差产生所述相位差数据；调节信号发生部分，用于从来自所述选定的相位比较器的所述多个相位差数据中产生所述相位调节信号。
4．如权利要求3所述的过采样型时钟恢复电路，其特征在于，所述N个相位比较器中除了所述选定的相位比较器之外的未选定相位比较器停止它们的操作，以减少功率消耗。
5．如权利要求4所述的过采样型时钟恢复电路，其特征在于，所述调节信号发生部分中对应于所述未选定相位比较器的一部分停止其操作，以减少功率消耗。
6．如权利要求1至5中的任何一个所述的过采样型时钟恢复电路，其特征在于，所述N组时钟信号的一部分是预先确定的。
7．如权利要求1至5中的任何一个所述的过采样型时钟恢复电路，其特征在于，当所述多个相位差数据中的任一个表明所述数据信号与所述多个有效时钟信号组中的一对应组在相位上相互不匹配时，所述信号选择部分选择全部所述N组时钟信号，而当所有的相位差表明所述数据信号与所述多个有效时钟信号组中的一对应组在相位上相互匹配时，所述信号选择部分选择所述N组时钟信号的一部分。
8．如权利要求1至5中的任何一个所述的过采样型时钟恢复电路，其特征在于，所述信号选择部分包括锁定状态检测电路，用于根据从所述相位差检测部分提供的所述多个相位差数据来确定所述数据信号与所述多个有效时钟信号组中的每一组在相位上是否相互匹配；以及开关电路，当所述锁定状态检测电路检测到所述数据信号与所述多个有效时钟信号组中的至少一组在相位上相互不匹配时，所述开关电路向所述相位差检测部分提供全部所述N组时钟信号，作为所述多个有效时钟信号组。
9．如权利要求8所述的过采样型时钟恢复电路，其特征在于，当所述锁定状态检测电路检测到所述数据信号与所述多个有效时钟信号组中的每一组在相位上都相互不匹配时，所述开关电路将所述N组时钟信号中除了所述选定组之外的未选定组的时钟信号设定为高电平或低电平，并向所述相位差检测部分提供所述选定的时钟信号组和所述未选定的时钟信号组。
10．一种调节在过采样型时钟恢复电路中的时钟信号相位的方法，包括下列步骤检测在一个数据信号与多个有效时钟信号组中的每一组之间的相位差，以便从对应于检测到的相位差的多个相位差数据中产生一个相位调节信号；根据所述相位调节信号调节N(N是等于或大于2的整数)组时钟信号的相位；以及根据来自所述相位差检测部分的所述多个相位差数据，选择所述N组时钟信号的一部分或全部作为所述多个有效时钟信号组。
11．如权利要求10所述的方法，其特征在于，所述调节步骤包括产生一个参考时钟信号；根据所述相位调节信号延迟所述参考时钟信号；从所述延迟的参考信号产生所述N组时钟信号，从而使所述多个时钟信号中的每一个具有一预定延迟；以及根据所述相位调节信号调节所述N组时钟信号的相位。
12．如权利要求10所述的方法，其特征在于，所述检测步骤包括比较所述数据信号的各位中的对应位与所述多个有效时钟信号组中的对应组的相位，以检测相位差，并根据检测出的相位差产生所述相位差数据；以及从所述多个相位差数据中产生所述相位调节信号。
13．如权利要求12所述的方法，其特征在于，所述检测步骤是由相位差检测部分执行的，以及其中，所述选择步骤包括选择所述N组时钟信号中的一部分或全部，以使得在所述相位差检测部分中未提供所述多个有效时钟信号组的那一部分停止操作。
14．如权利要求10至13中的任何一个所述的方法，其特征在于，所述N组时钟信号的一部分是预先确定的。
15．如权利要求10至13中的任何一个所述的方法，其特征在于，所述选择步骤包括当所述多个相位差数据中的任一个表明所述数据信号与所述多个有效时钟信号组中的一对应组在相位上相互不匹配时，选择全部所述N组时钟信号；以及当全部所述多个相位差数据表明所述数据信号与所述多个有效时钟信号组中的对应组在相位上相互匹配时，选择所述N组时钟信号的一部分。
16．如权利要求10至13中的任何一个所述的方法，其特征在于，所述选择步骤包括根据所述多个相位差数据确定所述数据信号与所述多个有效时钟信号组中的每一组在相位上是否相互匹配；以及当所述多个相位差数据表明所述数据信号与所述多个有效时钟信号组中的至少一个在相位上相互不匹配时，选择全部所述N组时钟信号，作为所述多个有效时钟信号组。
17．如权利要求16所述的方法，其特征在于，所述选择步骤包括当所述锁定状态检测电路检测到所述数据信号与所述多个有效时钟信号组中的每一组在相位上都相互不匹配时，将所述N组时钟信号中除了所述选定组之外的未选定组的时钟信号设定为高电平或低电平。
全文摘要
一种过采样型时钟恢复电路,包括相位差检测部分、相位调节部分和信号选择部分。相位差检测部分检测在一个数据信号与多个有效时钟信号组中的每一组之间的相位差,并产生一个相位调节信号。相位调节部分产生N组时钟信号,并根据相位调节信号调节N组时钟信号的相位。信号选择部分根据从相位差检测部分检测到的相位差选择N组时钟信号的一部分或全部。将选择的时钟信号组作为多个活动的时钟信号组提供给相位差检测部分。
文档编号H03L7/06GK1234653SQ9910299
公开日1999年11月10日 申请日期1999年3月12日 优先权日1998年3月12日
发明者吉田一郎 申请人:日本电气株式会社