地跟随在其输入处接收到的信号。为了解决该问题，可以增加过采样比率，同时也增加多比特升/降计数器226的转换速率。对于全标度幅度的频率高达20kHz的输入信号，可以使用是采样频率1024倍的过采样比率(1024*fs)。输出204处较高的过采样比率可以导致下游抽取器(未示出)的高功耗。通过使用如图2b所示的ADC200，来缓解这种效果。
[0057]图2b示出了模数转换器(ADC) 200的图，所述ADC与图1和2a所示的ADC具有相同元件。将附图之间的相似元件表示为相似的附图标记，将不再结合图2b详细讨论已结合图2a描述过的相同元件。
[0058]图2b的ADC200构建在图2a所示的ADC200之上，并且包括:第一数字sigma-delta调制器块260，具有第一数字调制器输入262和第一数字调制器输出264。第一数字调制器输入262与计数器输出230相连，第一数字调制器输出264与主反馈转换器输入234相连。ADC200还包括:第二数字sigma-delta调制器块266，具有第二数字调制器输入268和第二数字调制器输出270。第二数字调制器输入268与计数器输出230相连，第二数字调制器输出270与输出端子204相连。
[0059]在图2b中，第一数字sigma-delta调制器块260是三阶sigma-delta调制器，而第二数字sigma-delta调制器块266是五阶sigma-delta调制器。因此，第一数字sigma-delta调制器块260的阶数低于第二数字sigma-delta调制器块266。可以将量化器220、多比特升/降计数器226和三阶数字SDM238共同认为是M比特伺服和三阶数字SDM290。
[0060]第一数字sigma-delta调制器块260所应用的采样频率可以高于第二数字sigma-delta调制器块266所应用的采样频率。
[0061]考虑到消除较高过采样比率导致下游抽取器的较高功耗的影响，除了第一数字SDM块260之外，还可以使用较高阶的第二数字SDM块266。相较于第一数字SDM块260，较高阶的第二数字SDM块266可以以较较低的过采样比率运行。例如，第一数字SDM块260可以以是采样频率512倍的过采样频率(512*fs)进行操作，而同时较高阶的第二数字SDM块266可以以是采样频率64、128、256或512倍的过采样频率(64、128、256或512*fs)进行操作。这样，第一数字调制器输出264和主加法器206的减法输入210之间的回路可以运行在较高过采样比率下，以符合结合图2a所讨论的动态范围和转换速率需要，而同时较高阶的第二数字SDM块266的第二数字调制器输出270的输出过采样比率可以仍然在较低过采样比率(例如，64倍的采样频率^4*fs))下。这样，由于在输出端子204处可能的较低过采样比率，降低了与ADC的输出204相连的抽取器的功耗(而同时，可以在反馈回路中保持较高的过采样比率)。抽取器可以与ADC200的输出相连，并被配置为将采样速率降回到采样频率(fs)。
[0062]本文描述为“相耦接”或“相连接”的任何组件可以是直接或间接耦接或连接。也就是说，可以将一个或多个组件置于所述相耦接或相连接的两个组件之间，与此同时，仍然支持实现所需功能。
【主权项】
1.一种模数转换器，包括: 输入端子，被配置为接收模拟输入信号； 输出端子，被配置为提供输出数字信号； 主加法器，具有加法输入、减法输入和加法输出，其中所述加法输入与所述输入端子相连； 模拟滤波器，具有滤波器输入和滤波器输出，其中所述滤波器输入与所述加法输出相连； 量化器，具有量化器输入和量化器输出，其中所述量化器输入与滤波器输出相连； 数字积分器，具有数字积分器输入和数字积分器输出，其中所述数字积分器输出被配置为提供多比特输出信号，所述数字积分器输入与所述量化器输出相连，并且所述数字积分器输出与输出端子相连；以及 主反馈数模转换器，具有主反馈转换器输入和主反馈转换器输出，其中所述主反馈转换器输入与数字积分器输出相连，所述主反馈转换器输出与主加法器的减法输入相连。
2.根据权利要求1所述的模数转换器，其中所述主反馈数模转换器被配置为从所述数字积分器输出接收多比特输出信号。
3.根据权利要求1或2所述的模数转换器，还包括:数字sigma-delta调制器块，具有数字调制器输入和数字调制器输出，其中所述数字调制器输入与所述数字积分器输出相连，所述数字调制器输出与所述输出端子和所述主反馈转换器输入二者相连。
4.根据权利要求1-3中任一项所述的模数转换器，其中所述主反馈数模转换器是有限脉冲响应数模转换器。
5.根据权利要求1-4中任一项所述的模数转换器，还包括: 中间反馈数模转换器，具有中间反馈转换器输入和中间反馈转换器输出，其中所述中间反馈转换器输入与所述量化器输出相连；以及 中间加法器，具有第一中间加法输入、第二中间加法输入和中间加法输出，其中 所述第一中间加法输入与主反馈转换器输出相连； 所述第二中间加法输入与中间反馈转换器输出相连；以及 所述中间加法输出与主加法器的减法输入相连。
6.根据权利要求1-5中任一项所述的模数转换器，还包括: 第一数字sigma-delta调制器块，具有第一数字调制器输入和第一数字调制器输出，其中所述第一数字调制器输入与数字积分器输出相连，所述第一数字调制器输出与主反馈转换器输入相连；以及 第二数字sigma-delta调制器块，具有第二数字调制器输入和第二数字调制器输出，其中所述第二数字调制器输入与数字积分器输出相连，所述第二数字调制器输出与输出端子相连。
7.根据权利要求6所述的模数转换器，其中所述第一数字sigma-delta调制器块的阶次低于第二数字sigma-delta调制器块的阶次。
8.根据权利要求6或7所述的模数转换器，其中所述第一数字sigma-delta调制器块被配置为以过采样频率进行操作，所述过采样频率高于第二数字sigma-delta调制器块被配置为进行操作的过采样频率。
9.根据权利要求1-8中任一项所述的模数转换器，其中所述数字积分器是多比特升/降计数器。
10.根据权利要求5-9中任一项所述的模数转换器，其中所述中间反馈数模转换器是I比特数模转换器，所述主反馈数模转换器是多比特数模转换器。
11.一种sigma-delta模数转换器,包括: 正向路径，在输入端子和输出端子之间；以及 反馈路径，在输出端子和输入端子之间， 其中所述正向路径包括模拟滤波器和被配置为接收来自所述模拟滤波器的输出信号并提供多比特输出信号的数字元件。
12.根据权利要求11所述的sigma-delta模数转换器，其中所述数字元件包括多比特量化器。
13.根据权利要求11或12所述的sigma-delta模数转换器，其中所述数字元件包括与数字积分器串联的量化器。
14.根据权利要求11-13中任一项所述的sigma-delta模数转换器，还包括:数字sigma-delta调制器块，被配置为接收多比特输出信号，并向输出端子提供数字调制器输出信号。
15.—种便携式电子设备,包括根据权利要求1-14中任一权项所述的ADC。
【专利摘要】本发明提供了一种模数转换器，包括：输入端子，配置为接收模拟输入信号；输出端子，配置为提供输出数字信号；主加法器，具有加法输入、减法输入和加法输出，加法输入与输入端子相连；模拟滤波器，具有滤波器输入和滤波器输出，滤波器输入与加法输出相连；量化器，具有量化器输入和量化器输出，量化器输入与滤波器输出相连；数字积分器，具有数字积分器输入和数字积分器输出，数字积分器输出配置为提供多比特输出信号，数字积分器输入与量化器输出相连，并且数字积分器输出与输出端子相连；以及主反馈数模转换器，具有主反馈转换器输入和主反馈转换器输出，主反馈转换器输入与数字积分器输出相连，主反馈转换器输出与主加法器的减法输入相连。
【IPC分类】H03M1-12
【公开号】CN104579346
【申请号】CN201410528327
【发明人】哈恩·马丁内斯·斯胡尔曼斯
【申请人】恩智浦有限公司
【公开日】2015年4月29日
【申请日】2014年10月9日
【公告号】EP2860875A1, US9048861, US20150097711