例中，MNl的栅极端由nstr〈x>控制，nstr<x>是第二补偿单元210的输出，其中“X”是比I大的整数。这里，nstr<x>通过导通/关断并联的晶体管来调节MNl的强度。
[0029]在一个实施例中，η型线性化电路203包括可操作以起到二极管作用的η型MNL。在一个实施例中，η型线性化电路203与低电阻式电阻器Rl串联耦合，低电阻式电阻器Rl的一端与MNL的源极端親合，另一端与焊盘親合。在一个实施例中，MNL的漏极端与电源Vcc耦合。在一个实施例中，MNL借助来自P前级驱动器207的ppre_b信号可操作以起到二极管作用，其中ppre_b与ppre相反。
[0030]例如，当ppre_b是逻辑高电平时，MNL用作二极管。在这个实施例中，MNL的栅极端通过电阻Rl与焊盘解耦，并且因此保护MNL免于ESD。这里，信号名和节点名可交换地被使用。例如，根据句子的上下文，ppre被用于指ppre信号或ppre节点。
[0031]在一个实施例中，ρ型线性化电路204包括可操作以起到二极管作用的P型MPL。在一个实施例中，P型线性化电路204与低电阻式电阻器Rl串联耦合，低电阻式电阻器Rl的一端与MPL的源极端親合，另一端与焊盘和MNL的源极端親合。在一个实施例中，MPL的基体端与电源Vcc耦合。在一个实施例中，MPL的漏极端与地Vss耦合。在一个实施例中，MPL借助来自N前级驱动器208的npre_b信号可操作以起到为二极管作用，其中npre_b与npre信号相反。例如，当npre_b信号是逻辑低电平时，MPL用作二极管。在这个实施例中，MPL的栅极端通过电阻器Rl从焊盘解耦，并且因此保护MPL负于ESD。
[0032]实施例实质上导致ipad(流过焊盘的电流)与焊盘上的电压之间的线性关系，即实施例导致焊盘处的线性输出阻抗。这种线性输出阻抗的一个原因是与焊盘电压相关的非线性电流ini和in2的组合。在一个实施例中，非线性电流ini和in2是由具有二极管功能的MNL和MPL器件产生。
[0033]在实施例中，具有二极管功能的MNL被用于上拉线性化而非下拉线性化。使用具有二极管功能的MNL来上拉线性化的一个原因是通过避免MNL的栅极端与焊盘耦合为MNL提供更多的鲁棒ESD保护。在实施例中，具有二极管功能的MPL被用于下拉线性化而非上拉线性化。使用具有二极管功能的MPL来下拉线性化的一个原因是通过避免MPL的栅极端与焊盘耦合为MPL提供更多的鲁棒ESD保护。电阻器Rl进一步为MNL和MPL器件提供ESD保护。
[0034]图4-5分别显示了根据本公开的一个实施例的用于低功率的ESD鲁棒的驱动器的前级驱动器400和500。指出图4-5的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。
[0035]在一个实施例中，P前级驱动器400 (例如，207)包括反相器inv2，ρ型Mppl和η型MnpI。在一个实施例中，MppI和Mnpl串联耦合。在一个实施例中，电阻器Rp与Mppl和Mnpl串联親合。在一个实施例中，Mppl和Mnpl的栅极端与反相器inv2的输出親合，反相器inv2反向输入的pdata。在一个实施例中，Mppl的源极端与Vcc親合，Mppl的漏极端为MP2提供ppre。在一个实施例中，Mppl的漏极端与电阻器Rp的一端親合，同时电阻器Rp的另一端与Mnpl的漏极端親合。在一个实施例中，Mnpl的源极端与地親合。在一个实施例中，反相器inv2的输出为MNL提供ppre_b信号。
[0036]在一个实施例中，ppre_b信号首先导通MNL，吸收反射，然后ppre信号缓慢导通MP2。这里，被吸收的反射是由源极跟随器和饱和电阻器器的阻抗不匹配引起的，其中源极跟随器输出阻抗是1/gm，而饱和电阻器器输出阻抗是η。这里，MNL是源极跟随器。在一个实施例中，MPl和MP2具有在高Vds (上拉)处饱和的IV(电流-电压)曲线。
[0037]在一个实施例中，N前级驱动器500 (例如，208)包括反相器inVl，ρ型Μρρ2和η型Μηρ2。在一个实施例中，Μρρ2和Μηρ2串联耦合。在一个实施例中，电阻器Rn与Μρρ2和Mnp2串联親合。在一个实施例中，Mpp2和Mnp2的栅极端与反相器invl的输出親合，反相器invl反向输入的ndata信号。在一个实施例中，Mpp2的源极端与电阻器Rn的一端親合，同时电阻器Rn的另一端与Vcc藉!合。在一个实施例中，Mpp2的漏极端为丽2提供npre信号。在一个实施例中，Mnp2的源极端与地耦合。在一个实施例中，反相器invl的输出为MPL提供npre_b信号。
[0038]在一个实施例中，npre_b信号首先导通MPL，吸收反射，然后npre信号缓慢导通驱动器下拉MN2。这里，被吸收的反射是由源极跟随器和饱和电阻器器的阻抗不匹配引起的，其中源极跟随器输出阻抗是1/gm，而饱和电阻器器输出阻抗是η。这里，MPL是源极跟随器。在一个实施例中，丽I和丽2具有在高Vds (下拉)处饱和的IV曲线。
[0039]图6显示了根据本公开内容的一个实施例的用于说明低功率的ESD鲁棒的驱动器的IV曲线和线性电阻器的图600。指出图6的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。
[0040]这里，X轴是电压，并且y轴是电流。图600显示三个波形-1nl、in2和701，其中701是相对于焊盘电压的焊盘电流。实施例使用了波形ini和in2的组合以形成大体上线性的波形701。这里，ini是流过电阻器R2的电流，同时in2是相对于焊盘电压的流过电阻器Rl的电流。大体上线性的波形701表明电路300和I/O驱动器的其他实施例的大体上线性的输出阻抗。
[0041]图7显示了根据本公开内容的一个实施例的带有补偿的低功率的ESD鲁棒的驱动器的电路700。指出图7的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。为了不混淆图7的实施例，讨论图3和图7之间的区别。
[0042]在一个实施例中，η型线性化电路203包括补偿使能器件。在一个实施例中，补偿使能器件与MNL器件串联耦合。在一个实施例中，补偿使能器件是ρ型MPcL器件。在另一个实施例中，补偿使能器件是η型器件(未示出)。在一个实施例中，MPcL是由nstrb〈X>信号控制，其中“X”是比I大的整数。在一个实施例中，MPcL包括多个并联耦合的晶体管。在一个实施例中，nstrb<x>是由第一补偿单元209产生。在一个实施例中，nstrb<x>是由专用的第三补偿单元211产生。
[0043]在一个实施例中，nstrb〈x>信号调节MPcL的强度以补偿PVT变化，从而保持跨过PVT的输出阻抗线性化。在一个实施例中，nstrb〈x>信号与nstr〈x>信号相反，nstr〈x>被用于补偿下拉驱动器202的MNl。尽管参考ρ型补偿使能器件来论述了实施例，但在一个实施例中，η型线性化电路203的补偿使能器件是η型器件。
[0044]在一个实施例中，ρ型线性化电路204包括补偿使能器件。在一个实施例中，补偿使能器件与MPL器件串联耦合。在一个实施例中，补偿使能器件是η型MNcL器件。在另一个实施例中，补偿使能器件是P型器件(未示出)。在一个实施例中，MNcL是由pStrb〈X>信号控制，其中“X”是比I大的整数。在一个实施例中，MNcL包括多个并联耦合的晶体管。在一个实施例中，pstrb〈x>信号是由第二补偿单元210产生。在一个实施例中，pstrb〈x>信号是由专用的第四补偿单元212产生。
[0045]在一个实施例中，pstrb〈X>信号调节MNcL的强度以补偿PVT变化，从而保持跨过PVT的输出阻抗线性度。在一个实施例中，pstrb〈x>信号与pstr〈x>信号相反，pstr〈x>被用于补偿上拉驱动器201的MP 1尽管参考η型补偿使能器件来论述了实施例但在一个实施例中，P型线性化电路204的补偿使能器件包括ρ型器件。
[0046]在一个实施例中，ρ型上拉驱动器201和η型下拉驱动器202按照多个并列的例子组织，例如，是16χ、8χ、4χ、2χ、1χ、1χ和Ix的七个例子中的每一个，其中“χ”表明并联的晶体管(ΜΡ1、ΜΡ2、丽2、丽I)的数量。在一个实施例中，η型线性化电路203和ρ型线性化电路204按照多个并列的例子组织，例如，是8y、4y和2y的三个例子中的每一个，其中“y”表明并联的晶体管(MNUMPL)的数量。
[0047]在一个实施例中，在负ESD事件中，MNL的源极PN结被正向偏置。在这种实施例中，电阻器Rl两端的电压增加，电阻器Rl提高MNL的源极端电压以保护MNL的栅氧化层。在一个实施例中，同样的PN结正向偏置发生在丽2。在这种实施例中，电阻器R2提高丽2的漏极端电压以保护MP2和MN2的栅氧化层。
[0048]在一个实施例中，在正ESD事件中，MPL的源极PN结被正向偏置。在这种实施例中，电阻器Rl两端的电压降低，电阻器Rl保护MNL和MPL的栅氧化层。在这个实施例中，PN结正向偏置也发生在MP2漏极结。在一个实施例中，电阻器R2降低MP2的漏极端电压以保护MP2的栅氧化层。
[0049]图8显示了根据本公开内容的一个实施例的带有共源共栅的低功率的ESD鲁棒的驱动器的电路800。指出图8的具有与