高压自举式栅极驱动装置的制造方法
【技术领域】
[0001]本发明涉及一种栅极驱动装置，且特别涉及一种具有自举(booststrap)电路的栅极驱动装置。
【背景技术】
[0002]请参照图1，图1绘示已知的栅极驱动装置100的电路图。其中，栅极驱动装置100包括集成电路110、自举(booststrap，又称之为“靴带”)式二极管DB、升压电容CB以及晶体管Ql、Q2，栅极驱动装置100通过晶体管Ql、Q2的交互切换动作来提供电气信号以驱动作为负载的电感LI。
[0003]晶体管Ql以及Q2依序串接在电源电压VDC以及参考接地电压GND间，并分别接收集成电路110的高端驱动信号HO以及低端驱动信号LO以导通或断开。升压电容CB串接在基准电压VS以及集成电路110提供的偏压电压VB间。在当栅极驱动装置100进行运作时，晶体管Q2先行导通并使集成电路110提供电源电压VDD以通过自举式二极管DB对升压电容CB充电至电源电压VDD，并在当晶体管Ql导通且晶体管Q2断开后，升压电容CB会使偏压电压VB被推高至VDC+VDD，并使依据偏压电压VB来产生的高端驱动信号HO也对应被拉高至VDC+VDD。
[0004]在此，自举式二极管DB必须要有承受高电压的反向偏压的能力，以使当偏压电压VB被充高时，不会产生回灌的电流至电源电压VDD。因此，已知技术常采用额外的外挂于集成电路110外的自举式二极管DB来建构，这样的做法会造成电路成本的增加。
[0005]此外，已知技术亦有利用在集成电路110中设置晶体管开关以及控制电路，并通过控制电路控制晶体管开关的导通或断开以使升压电容CB进行推举，并防止有回灌的电流流至电源电压VDD的可能。这样的作法需要多余的控制电路来完成，同样需要较高的电路成本。
【发明内容】
[0006]本发明提供一种高压自举式栅极驱动装置，在低成本的考虑下，可有效减低集成电路中设置晶体管所产生的漏电流及电路成本。
[0007]本发明的高压自举式栅极驱动装置包括高端晶体管、低端晶体管、缓冲器、升压电容以及耗尽型晶体管(deplet1n transistor)。高端晶体管具有第一端、第二端以及控制端，其第一端接收第一电源电压。低端晶体管具有第一端、第二端以及控制端，其第一端耦接至高端晶体管的第二端，低端晶体管的第二端耦接至参考接地电压。缓冲器则依据偏压电压以提供高端驱动信号至高端晶体管的控制端，并提供低端驱动信号至低端晶体管的控制端。升压电容串接在基准电压以及偏压电压间。耗尽型晶体管具有第一端、第二端以及控制端，其第一端耦接至第二电源电压，耗尽型晶体管的第二端耦接至偏压电压，且耗尽型晶体管的控制端接收参考接地电压。
[0008]在本发明的一实施例中，上述的耗尽型晶体管为N型耗尽型晶体管(deplet1ntransistor)也可为N型接面场效应晶体管。
[0009]在本发明的一实施例中，上述的耗尽型晶体管的基极耦接至该参考接地电压。
[0010]在本发明的一实施例中，上述的高端晶体管以及低端晶体管皆为N型晶体管。
[0011]在本发明的一实施例中，当上述的低端晶体管依据低端驱动信号而导通时，高端晶体管被断开，第二电源电压通过耗尽型晶体管以对升压电容充电，并使偏压电压等于耗尽型晶体管的一临界关闭电压，此作法也可自我稳压避免第二电源电压过高将偏压电压充至过高而使高端晶体管烧毁。当高端晶体管依据高端驱动信号而导通时，低端晶体管被断开，且偏压电压被上拉至等于第一电源电压加上临界关闭电压。
[0012]在本发明的一实施例中，上述的缓冲器包括高端缓冲器以及低端缓冲器。高端缓冲器耦接耗尽型晶体管的第二端、高端晶体管的控制端以及高端晶体管的第二端，高端缓冲器依据偏压电压以调整高端驱动信号的电压值。低端缓冲器耦接低端晶体管的控制端，并提供低端驱动信号。
[0013]在本发明的一实施例中，栅极驱动装置还包括核心电路。核心电路耦接高端缓冲器以及低端缓冲器，核心电路分别提供高端控制信号以及低端控制信号至高端缓冲器以及低端缓冲，其中，高端缓冲器以及低端缓冲器分别依据高端控制信号以及低端控制信号来分别产生高端驱动信号以及低端驱动信号。
[0014]在本发明的一实施例中，上述的高端驱动信号以及低端驱动信号皆为脉宽调制信号。
[0015]在本发明的一实施例中，上述的第一电源电压的电压值大于第二电源电压的电压值。
[0016]在本发明的一实施例中，上述的耗尽型晶体管的反向崩溃电压大于第一电源电压的电压值加上耗尽型晶体管的临界关闭电压的电压值。
[0017]基于上述，本发明在当高端晶体管断开时，通过耗尽型晶体管来在第二电源电压以及偏压电压间提供一个恒导通的路径，以使在当高端晶体管导通时，偏压电压可以被推举至高于第一电源电压的电压值。如此一来，高端晶体管所接收的高端驱动信号的电压值就可以高于第一电源电压并提升高端晶体管的工作效率。
[0018]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0019]图1绘示已知的栅极驱动装置100的电路图。
[0020]图2绘示本发明一实施例的栅极驱动装置200的示意图。
[0021]图3A及图3B分别绘示本发明实施例的耗尽型晶体管充电及反向崩溃电流电压特性曲线图。
[0022]图4绘示本发明实施例的耗尽型晶体管的电流电压特性曲线图。
[0023]图5绘示本发明实施例的耗尽型晶体管不同临界关闭电压的电流电压特性曲线图。
[0024]【符号说明】
[0025]100、200:高压自举式栅极驱动装置
[0026]DB:自举式二极管
[0027]Q1、Q2:晶体管
[0028]LI:电感
[0029]110、210:集成电路
[0030]Tl:高端晶体管
[0031]T2:低端晶体管
[0032]211:缓冲器
[0033]212:核心电路
[0034]CB:升压电容
[0035]DM:耗尽型晶体管
[0036]2111:高端缓冲器
[0037]2112:低端缓冲器
[0038]HO:高端驱动信号
[0039]LO:低端驱动信号
[0040]VS:基准电压
[0041]VB:偏压电压
[0042]GND:参考接地电压
[0043]VDD、VDC:电源电压
[0044]310 ?350:曲线
【具体实施方式】
[0045]请参照图2，图2绘示本发明一实施例的栅极驱动装置200的示意图。栅极驱动装置200包括高端晶体管Tl、低端晶体管T2、缓冲器211、核心电路212、升压电容CB以及耗尽型晶体管(deplet1n transistor) DM。在本实施例中，缓冲器211、核心电路212以及耗尽型晶体管DM可以被设置在集成电路210中。高端晶体管Tl以及低端晶体管T2可以为
N型晶体管。
[0046]高端晶体管Tl具有第一端、第二端以及控制端，高端晶体管Tl的第一端接收电源电压VDC，高端晶体管Tl的控制端耦接至缓冲器211以接收高端驱动信号HO，高端晶体管Tl的第二端耦接至低端晶体管T2的第一端。低端晶体管T2的第二端则耦接至参考接地电压GND，而低端晶体管T2的控制端耦接至缓冲器211以接收低端驱动信号L0。
[0047]升压电容CB除耦接至基准电压VS外，其另一端点并耦接至缓冲器211，并且，升压电容CB耦接至缓冲器211的端点上提供偏压电压VB。
[0048]耗尽型晶体管DM具有第一端、第二端以及控制端。耗尽型晶体管DM的第一端耦接至第二电源电压VDD，耗尽型晶体管DM的第二端则耦接偏压电压VB，另外，耗尽型晶体管DM的控制端以及其基极端则皆耦接至