极管等器件，根据梳状谱发生器谐波特性得到倍频频率，简化电路结构设计。滤波装置分为两级，一级装置采用匹配网络滤波器装置对基准源信号远端谐波分量滤除，二级装置采用声表面波滤波器进一步消除信号近端噪声，得到高质量时钟信号。电平转换输出装置采用单端正弦波转差分电平标准芯片对时钟信号进行电平转换。
[0046]本发明的技术方案采用仪器本机的时钟基准源作为参考源，解决不同步相位误差问题，同时解决了谐波噪声对级联电路的干扰，可根据电平转换芯片的选择提供各种高质量差分时钟源参考，方案电路结构简化，减少复杂器件的使用，提高工作效率。
[0047]下面结合说明书附图以及具体实施例对本发明进行详细说明。
[0048]图2所示为根据本发明教导的高性能同步时钟250MHz参考源的实施例，根据本发明的设计方法，可以类推，只需改变局部匹配网络，可设计频率为125MHz、150MHz、200MHz、300MHz等多种高质量采样时钟信号。
[0049]如图2所示，本发明的高性能同步时钟250MHz参考源包括:倍频装置、滤波装置、电平转换输出装置。
[0050]100MHz基准源为仪器时基准PLL锁相得到，具有较高相位噪声和低抖动指标，与整机时基准实现时钟同步；然后通过倍频装置、滤波装置、电平装换输出装置得到高质量250MHz时钟信号。
[0051]倍频装置主要完成对100MHz高稳基准源进行倍频和分频处理得到250MHz，本发明采用二极管倍频器设计微波倍频器，因为倍频倍数小，倍频至500MHz，使用变容二极管实现倍频，采用商品化的小型单片放大器进行功率放大，优化设计微波倍频器的微带带通滤波器。最后加入微带隔离器，减少负载效应对微波倍频器的影响。采用二分频器件分频得到250MHz，整个倍频装置的输入和输出电路进行阻抗50欧姆匹配。
[0052]滤波装置共两级，一级装置设计为宽带的带通滤波，二级装置使用250MHz声表面滤波器，前级装置利用ADS等软件使用电容、电感等无源匹配网络设计250MHz带通滤波器，由于可设计带宽大，滤波器阶数较低，使用器件数量较少，可实现较高带外抑制。二级装置采用专用声表面波滤波器，对250MHz近端噪声抑制较高，整个滤波器装置可实现250MHz信号远端和近端具有高性能抑制比。
[0053]本发明的方案中，产生的250MHz时钟信号是单纯的正弦波信号，ECL(发射极耦合逻辑)或PECL(正发射极耦合逻辑)具有低噪声和快速转换时间的特点，是时钟转换器的首选，为了最大限度地减小逻辑器件产生抖动影响，本发明选择LTC69XX系列超低抖动专用逻辑器件，抖动最小可达到几十fs量级。器件前端和后端采用电阻网络进行阻抗匹配设计，最终实现低相噪250MHz LVPECL差分时钟信号。
[0054]电平转换中单端转差分可根据A/D、D/A转换器件的采样时钟信息进行评估设计，如果环境噪声高且路由方便，使用变压器或巴伦用于将单端正弦波转换成差分信号并传输至数据转换器，可提供无噪声转换时钟信号。
[0055]由于本发明采用微带线设计思路，信号通道使用50欧姆阻抗匹配，同时使用单片功率放大器对信号功率损耗进行补偿，本发明的信号处理流程如下图3所示:
[0056]由于后端倍频装置有较大信号功率损耗，因此，首先，对高精度、低相噪100MHz时钟源进行功率匹配调整。通常设计微波倍频损耗有10-30dBm，本发明设计增益15dB，倍频器损耗约15dBm-30dBm，如果电路设计更标准，可降低lOdBm损耗。
[0057]然后，根据时钟频率是否是基准源的整数倍，选择分频器。这种方法可对设计频率进行扩展。经过带通滤波及50欧姆阻抗匹配后，使用单片功率放大器进行功率调整至15dBm，保证后端滤波网络的功率损耗。
[0058]接下来，低阶带通滤波器网络采用ADS软件可方便仿真实现，需注意的是，输入和输出端必须使用50欧姆匹配处理，250MHz信号通道低阶带通滤波器设置带宽为125MHz，对带外噪声可有效抑制，后端使用250MHz声表面波滤波器CF250，消除近端频偏噪声。这里需要说明的是，根据对时钟信号指标的要求可通过增加晶体滤波器的数量提高时钟信号近端相噪指标。因为带通滤波器及声表面滤波器会有一定功率损耗，经过阻抗匹配后，进行LVPECL差分驱动电路前，进行功率调整，本发明设计进入ECL逻辑器件前时钟信号功率为OdBm。
[0059]LVPECL差分信号使用直流耦合进行阻抗网络匹配，即在输出端使用两个130欧姆电阻端接，接收端使用100欧姆电阻匹配阻抗，中间使用电容进行隔直处理，保证进入ADC的是高温参考时钟。
[0060]本发明提出了一种采用微波倍频器和宽、窄带滤波器相结合的匹配组合设计同步差分时钟源，使用无源匹配网络带通滤波器对信号远端有效抑制，窄带滤波器对信号近端噪声进行消除，在全带宽上进行时钟信号性能进行提升。
[0061]本发明中的微波倍频器是对基准源的精确同步，利用单片放大器对信号进行功率放大，然后使用二极管倍频装置实现倍频，在简化电路、降低成本情况下对时钟信号进行优化。
[0062]对于倍频装置产生的时钟信号，本发明先采取易设计实现的匹配网络带通滤波，然后使用声表面波滤波器，根据功率损耗使用单片功放器，可实现全带宽滤波，全部消除倍频装置产生的谐波分量。
[0063]本发明设计的高性能同步时钟参考源，使用超低相噪LVPECL标准的逻辑器件，根据信号完整性进行前端和后端阻抗50欧姆匹配，并对低噪声进行了优化，实现A/D、D/A高稳时钟信号。
[0064]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种高性能同步时钟参考源，其特征在于，包括:倍频器装置、滤波装置、电平转换输出装置； 所述倍频器装置完成对基准源输入的倍频处理，得到所需时钟频率源； 所述滤波装置分为两级，一级装置采用匹配网络滤波器滤除基准源信号远端谐波分量，二级装置采用声表面波滤波器进一步消除信号近端噪声，得到高质量时钟信号； 所述电平转换输出装置采用单端正弦波转差分电平标准芯片对时钟信号进行电平转换。2.如权利要求1所述的高性能同步时钟参考源，其特征在于，所述基准源为仪器时基准PLL锁相得到，与整机时基准实现时钟同步；然后通过倍频装置、滤波装置、电平装换输出装置得到时钟信号。3.如权利要求1所述的高性能同步时钟参考源，其特征在于，使用变容二极管实现倍频，采用单片放大器进行功率放大，设计微波倍频器的微带带通滤波器，最后加入微带隔离器; 采用二分频器件分频，整个倍频装置的输入和输出电路进行阻抗匹配。4.如权利要求1所述的高性能同步时钟参考源，其特征在于，信号通道使用50欧姆阻抗匹配。5.基于权利要求1至4任一项所述同步时钟参考源的同步时钟参考产生方法，其特征在于， 首先，对基准源进行功率匹配调整，并设计增益； 然后，根据时钟频率是否是基准源的整数倍，选择分频器；经过带通滤波及阻抗匹配后，使用功率放大器进行功率调整； 接下来，低阶带通滤波器网络采用低阶带通滤波器对带外噪声进行抑制，后端使用声表面波滤波器消除近端频偏噪声； 经过阻抗匹配后，进行LVPECL差分驱动装置前，进行功率调整； LVPECL差分信号使用直流耦合进行阻抗匹配，输出高稳参考时钟。6.如权利要求5所述的同步时钟参考产生方法，其特征在于，通过增加晶体滤波器的数量提高时钟信号近端相噪指标。7.如权利要求5所述的同步时钟参考产生方法，其特征在于，LVPECL差分信号使用直流耦合进行阻抗网络匹配的步骤，具体为:在输出端使用两个电阻短接，接收端使用电阻匹配阻抗，中间使用电容进行隔直处理。8.基于权利要求1至4任一项所述同步时钟参考源的同步时钟250MHz参考产生方法，其特征在于， 首先，对100MHz基准源进行功率匹配调整，设计增益15dB ; 然后，根据时钟频率是否是基准源的整数倍，选择分频器；经过带通滤波及50欧姆阻抗匹配后，使用单片功率放大器进行功率调整至15dBm ; 接下来，低阶带通滤波器网络输入和输出端使用50欧姆匹配处理，250MHz信号通道低阶带通滤波器设置带宽为125MHz，对带外噪声进行抑制，后端使用250MHz声表面波滤波器消除近端频偏噪声； 经过阻抗匹配后，进行LVPECL差分驱动电路前，进行功率调整； LVPECL差分信号使用直流耦合进行阻抗网络匹配，在输出端使用两个130欧姆电阻短接，接收端使用100欧姆电阻匹配阻抗，中间使用电容进行隔直处理。9.如权利要求8所述的同步时钟250MHz参考产生方法，其特征在于，通过增加晶体滤波器的数量提高时钟信号近端相噪指标。
【专利摘要】本发明提出了一种高性能同步时钟参考源，包括：倍频器装置、滤波装置、电平转换输出装置；所述倍频器装置完成对基准源输入的倍频处理，得到所需时钟频率源；所述滤波装置分为两级，一级装置采用匹配网络滤波器滤除基准源信号远端谐波分量，二级装置采用声表面波滤波器进一步消除信号近端噪声，得到高质量时钟信号；所述电平转换输出装置采用单端正弦波转差分电平标准芯片对时钟信号进行电平转换。本发明采用仪器本机的时钟基准源作为参考源，解决不同步相位误差问题，同时解决了谐波噪声对级联电路的干扰，电路结构简化，减少复杂器件的使用，提高工作效率。
【IPC分类】H03L7/083
【公开号】CN105306047
【申请号】CN201510734193
【发明人】刘强, 朱伟, 李伟
【申请人】中国电子科技集团公司第四十一研究所
【公开日】2016年2月3日
【申请日】2015年10月27日