一种适用于宇航用fpga的抗单粒子瞬态差分驱动器的制造方法
【技术领域】
[0001] 本发明设及一种适用于宇航用FPGA的抗单粒子瞬态差分驱动器，属于集成电路和 抗福射加固技术领域。
【背景技术】
[0002] 随着通信技术和半导体技术的快速进步，不同电子设备或电子系统之间的数据传 输量呈现爆炸式增长。传统的片外数据传输通过大量的并行总线实现，运样的传输方式仅 适合短距离、低速度的传输。对于高速数据传输，像数据量较大的视频传输，低速的并行接 口不再适用。在此背景下，各种不同的串行IO接口标准不断被提出，它们均W差分接口作为 PHY(物理层），像LVDS、LDT、CML等。差分接口 W高传输速率、低功耗、低电磁干扰、抗噪声能 力强等优点，在现代通信系统中获得了广泛应用。现场可编程逻辑口阵列（W下简称FPGA) 作为一种通用忍片，为了扩展其应用领域，方便用户设计，其IO接口通常都兼容多种差分标 准。IO接口要实现哪种差分标准，由内部配置位决定。配置位可由SRAM单元、Flash单元、反 烙丝等构成。
[0003] -种差分驱动器结构如图1所示：带隙基准源（100)产生稳定的参考电压VREF，偏 置电压产生电路(200)接收基准电压VREF，并受S个配置位(202、203、204)的控制，生成两 个偏置电压VPBIAS和VNBIAS，驱动管阵列（201)受VPBIAS和VNBIAS控制，生成符合特定差分 标准的差分信号。
[0004] 在空间环境应用的集成电路不可避免会受到重离子轰击，运会在电路中引起瞬间 电压波动，若不能及时有效滤除运些波动，可能会对本级电路或后级电路产生影响，严重的 话会导致数据传输错误。图1所示的差分驱动器若直接嵌入宇航用FPGA中，在空间应用环境 中若受到重离子轰击，容易在偏置电压通路或输出数据通路上引起瞬间电压波动，并使差 分输出信号VP/VN出现较大波动，可能使后级的接收电路识别错误，导致数据传输出错。
【发明内容】
[0005] 本发明解决的技术问题为:克服现有技术不足，提供了一种适用于宇航用FPGA的 抗单粒子瞬态差分驱动器，可消除单粒子效应可能在偏置电压通路和输出数据通路引起的 瞬间电压波动，进而消除对输出差分信号的影响。
[0006] 本发明解决的技术方案为：
[0007] -种适用于宇航用FPGA的抗单粒子瞬态差分驱动器包括:带隙基准源100,第一滤 波电路，差分驱动器核，其中差分驱动器核又包括偏置电压产生电路，第一配置位、第二配 置位、第=配置位、第四配置位，第二滤波电路206,第=滤波电路、第四滤波电路，第一多路 选择器，第二多路选择器210,反相器和驱动管阵列；
[000引带隙基准源，产生参考电压VREF，并将其输出到第一滤波器电路；
[0009]第一滤波电路，滤除参考电压VREF受单粒子效应引起的瞬间电压波动后，输出基 准电压至偏置电压产生电路；
[0010] 偏置电压产生电路，接收经第一滤波电路输出的基准电压，并在第一配置位、第二 配置位和第S配置位的控制下，生成两个控制电压VPBIAS和VNBIAS;
[0011] 第二滤波电路和第S滤波电路分别对偏置电压产生电路输出的信号VPBIAS和 VNBIAS的电压波动进行滤除，产生信号VPBIAS_LPF和VNBIAS_LPF，并输出到驱动管阵列；
[0012] 第一多路选择器、第二多路选择器、反相器、第四滤波电路和第四配置位构成一个 可选滤波电路;第四配置位输出1时，反相器输出为0,第二多路选择器导通，第一多路选择 器关闭，输出数据信号IOBO经过第四滤波电路后输出到驱动管阵列；第四配置位输出0时， 反相器输出为1，第二多路选择器关闭，第一多路选择器导通，输出数据信号IOBO直接输入 驱动管阵列；
[0013] 驱动管阵列，在S态控制信号I0BT、输出数据信号1080^及信号￥?8145_1^^尸和 VNBIAS_LPF的控制下，生成符合LVDS25/LVDS33/LVDS2祀XT/LVDS33EXT/LDT差分标准的差 分信号。
[0014] 第一滤波电路、第二滤波电路，第=滤波电路和第四滤波电路采用相同的滤波结 构，均包括n个串联的PMOS管MPO、MP1、MP2' ? .MPn和n个并联的NMOS管S极管MNO、MN1、MN2… MNn，其中n取正整数；
[00巧]1?0、1?1、1?2。豐11的栅极相连并接地;1?0的源极连接输入信号，1?0的漏极连接 下一级MPl的源极，MPl的漏极连接下一级MP2的源极，MP3, ??MPn之间分别通过漏极和源极依 次连接，最后MPn的漏极输出滤波后的信号；
[0016] 丽0、丽1、丽? .MNn的源极和漏极接地，丽0、丽1、丽? .MNn的栅极与M化的漏极相 连，输出滤波后的信号。
[0017] 第一配置位、第二配置位、第=配置位和第四配置位均W二进制码形式表示，取0 或1;第一配置位、第二配置位、第=配置位的具体取值根据用于选择的不同差分标准 LVDS25/LVDS33/LVDS2 祀 XT/LVDS33EXT/LDT 进行选择。
[0018] 本发明与现有技术相比的优点在于：
[0019] (1)本发明通过在偏置电压通路上设置=个固定的滤波电路，可滤除带隙基准源 和偏置电压产生电路受单粒子效应影响引起的瞬间电压波动，消除对最终输出差分信号的 影响，在偏置电压通路上设置固定的滤波电路不会对差分驱动器的速度产生影响，本发明 大大提高了宇航级差分驱动器的可靠性，增强了工作效率，节省了大量的成本。
[0020] (2)本发通过在输出数据通路上设置可选的滤波电路，在滤波电路选通模式下可 滤除输出数据通路受单粒子效应影响引起的瞬间电压波动，消除对最终输出差分信号的影 响，另外本发明通过选择滤波器使得硬件电路(FPGA)能够工作不同的模式下，根据实际需 求进行选择，如实现由于滤波电路的影响，IOBO数据通路上的数据翻转速率会下降，因此 FPGA的IO接口在此模式下只能工作在低速模式下，当第四配置位为0时，滤波电路被绕开， 相应地，FPGA的IO接口工作在高速模式下，本发明增强了可拓展性，通用性大大增强。
【附图说明】
[0021] 图1为本发明传统差分驱动器电路；
[0022] 图2为本发明抗单粒子瞬态差分驱动器电路；
[0023] 图3为本发明低通滤波电路。
【具体实施方式】
[0024] 下面结合附图对本发明的电路组成和工作原理做进一步解释和说明。
[0025] 本发明的基本思路为:通过在偏置电压通路上设置滤波电路，并在输出数据通路 上设置可选的滤波电路，W有效避免单粒子效应引起的瞬间电压波动在两条通路上传播， 消除对最终输出差分信号的影响。
[0026] 如图2所示，一种适用于宇航用FPGA的抗单粒子瞬态差分驱动器包括:带隙基准源 100,第一滤波电路101，差分驱动器核102,其中差分驱动器核102又包括偏置电压产生电路 200,第一配置位202、第二配置位203、第=配置位204、第四配置位205,第二滤波电路206， 第=滤波电路207、第四滤波电路208,第一多路选择器209,第二多路选择器210,反相器211 和驱动管阵列201;
[0027] 带隙基准源100,产生参考电压VREF，并将其输出到第一滤波器电路101;
[0028] 第一