一种io接口电平转换电路及io接口电平转换方法
【技术领域】
[0001]本发明涉及电源管理技术，尤其涉及一种1接口电平转换电路及1接口电平转换方法。
【背景技术】
[0002]随着芯片应用范围的不断拓展，芯片和外部Host之间需要进行实时的通信，以接受Host发出的指令来执行相应的动作，这就要求芯片必须具备1接口电路，要将外部Host的指令传入芯片内部或是将芯片的执行结果反馈给外部Host。因此，1接口电路需要解决信号电平转换和信号驱动问题。目前的1接口电路实现电平转换的方法是将芯片外部Host的接口电平引入芯片内部和芯片的内部电源做电平转换或是在内部利用低压差线性稳压器(LD0, Low Dropout Regulator)产生外部的接口电源。
[0003]如果通过将芯片Host的接口电平引入芯片内部，和内部电源做电平转换来实现电平转换，则需要专用一个引脚来引入10接口电平，这必然会使芯片增加一个引脚，在芯片的banding、封装等环节会增加芯片的成本，使芯片的竞争力下降；如果是利用内部LDO产生外部的接口电源来实现电平转换，则需要同时产生LDO的基准电压和电流，增加芯片实现的复杂度，增大芯片的待机功耗，减小芯片的适用范围。
【发明内容】
[0004]有鉴于此，本发明实施例期望提供一种10接口电平转换电路及10接口电平转换方法，能够克服现有技术中芯片的成本高、实现困难，功耗大、适用范围小等问题。
[0005]为达到上述目的，本发明的技术方案是这样实现的:
[0006]本发明实施例提供了一种10接口电平转换电路，包括:中间电平产生电路、电平转换电路，其中，
[0007]所述中间电平产生电路，用于提供10接口的中间电平Vdd_1 ；
[0008]所述电平转换电路，用于根据10接口的中间电平Vdd_1，将外部逻辑信号转换为芯片内部电源域的信号。
[0009]上述方案中，所述中间电平产生电路包括:电流镜单元、中间电平产生单元，其中，
[0010]所述电流镜单元，用于根据电流沉，为中间电平产生单元提供偏置电流；
[0011]所述中间电平产生单元，用于在所述偏置电流作用下，提供10接口的中间电平Vdd」o0
[0012]上述方案中，所述电流镜单元包括PMl与PM2，其中，所述PMl的栅极和漏极与PM2的栅极连接，形成电流镜；
[0013]所述中间电平产生单元包括PM0、NM0、NM1、NM3、NM4 ;其中，所述PM0、NM0、NM3、NM4以二极管形式进行连接，用于使输出的10接口的中间电平Vdd_1为NMO的栅源电压和PMO的栅源电压之和。
[0014]上述方案中，所述匪I为NM4提供偏置电流，用于避免由于后级空载使得NM4的栅源电压为O造成输出的1接口的中间电平Vdd_1偏高。
[0015]上述方案中，所述NMO?NM4为NMOS管，所述PMO?PM2为PMOS管；或者，所述NMO?NM2为NMOS管，所述PMO为PMOS管，所述PM1、PM2以及NM3、NM4为耐高压的DEMOS管。
[0016]上述方案中，所述中间电平产生电路还包括输出滤波电容，用于稳定所述中间电平产生电路的输出电压。
[0017]上述方案中，所述PMl的源极连接芯片内部电源VDD，栅极、漏极短接并连接PM2的栅极和电流沉1 ；
[0018]所述PM2的源极连接芯片内部电源VDD，漏极连接匪3的漏极和匪3的栅极以及NM4的栅极；
[0019]所述NM3的源极连接PMOS管PMO的源极；
[0020]所述PMO的栅极、PMO的漏极、NMO的栅极、NMO的漏极连接NMl的栅极；
[0021]所述NMO的源极连接地电位；
[0022]所述匪I的源极接地电位，漏极连接NM4的源极，并连接输出滤波电容的正极作为电路的输出极；
[0023]所述NM4的漏极接芯片内部电源VDD。
[0024]本发明实施例还提供了一种1接口电平转换方法，所述方法包括:
[0025]通过中间电平产生电路提供1接口的中间电平Vdd_1 ；
[0026]通过电平转换电路，根据1接口的中间电平Vdd_i0，将外部逻辑信号转换为芯片内部电源域的信号。
[0027]上述方案中，所述通过中间电平产生电路提供1接口的中间电平Vdd_1包括:通过电流镜单元，根据电流沉，为中间电平产生单元提供偏置电流；通过中间电平产生单元，提供1接口的中间电平Vdd_1。
[0028]上述方案中，所述通过中间电平产生单元，提供1接口的中间电平Vdd_1包括:通过将PMO、ΝΜ0、匪3、NM4以二极管形式进行连接，使输出的1接口的中间电平Vdd_1为NMO的栅源电压和PMO的栅源电压之和；
[0029]所述方法还包括:通过所述匪I为NM4提供偏置电流，避免由于后级空载使得NM4的栅源电压为O造成输出的1接口的中间电平Vdd_1偏高；
[0030]通过输出滤波电容，稳定所述中间电平产生电路的输出电压。
[0031]本发明实施例所提供的1接口电平转换电路，包括中间电平产生电路、电平转换电路，其中，所述中间电平产生电路，用于提供1接口的中间电平VdcLi O ;所述电平转换电路，用于根据1接口的中间电平Vdd_1，将外部逻辑信号转换为芯片内部电源域的信号。如此，能够将器件耐压域内的任意电平的外部1信号进行电平转换而不用在电路内部增加适用于外部1电平的电源域，以解决接口电路的电平转换和信号驱动问题；并且，本发明实施例所述1接口电平转换电路适合集成到对功耗要求苛刻的电源管理类芯片中，可以满足电源管理类芯片的低功耗要求；可以和主流的B⑶工艺兼容，不需要额外的掩膜版，也不用增加额外的LDO等电源产生电路，节省了芯片的成本。从而克服现有技术中芯片的成本高、实现困难，功耗大、适用范围小等问题。
【附图说明】
[0032]图1为本发明实施例1O接口电平转换电路结构示意图；
[0033]图2为本发明实施例电平转换电路结构示意图；
[0034]图3为本发明实施例1O接口电平转换方法流程示意图。
【具体实施方式】
[0035]本发明实施例所述1接口电平转换电路，包括:中间电平产生电路、电平转换电路，其中，所述中间电平产生电路，用于提供1接口的中间电平VdcL1 ;所述电平转换电路，用于根据1接口的中间电平Vdd_1，将外部逻辑信号转换为芯片内部电源域的信号。
[0036]所述中间电平产生电路包括:电流镜单元、中间电平产生单元，其中，所述电流镜单元，用于根据电流沉，为中间电平产生单元提供偏置电流；所述中间电平产生单元，用于在所述偏置电流作用下，提供1接口的中间电平Vdd_1。
[0037]具体的，所述电流镜单元包括PMl与PM2，其中，所述PMl的栅极和漏极与PM2的栅极连接，形成电流镜；
[0038]所述电流镜即为镜像电流源，当在电流镜的输入端输入一个参考电流时，输出端将输出一个大小和方向均与参考电流一致的输出电流。其作用是将输入支路的电流拷贝到输出支路，给其他子系统提供电流。电流镜的原理为:如果两个相同MOS管的栅源电压相等，那么沟道电流也相同。例如，本发明实施例中，所述输入支路的电流为电流沉10，所述输出支路侧电流为PM2的漏极电流，所述其他子系统即为中间电平产生单元；PM1的源极与PM2的源极电位相等，均为VDD，PM1的栅极的与PM2的栅极电位相等，即PMl的栅源电压与PM2的栅源电压相同，因此，在PMl和PM2的属性完全相同的情况下，PMl的漏极电流与PM2的漏极电流相同；在？11和PM2的属性不同的情况下，所述电流镜单元的输出电流=KX输入电流；其中，K由PMl和PM2的属性确定。如此，实现将输入支路的电流拷贝到输出支路。
[0039]所述中间电平产生单元包括？]\10、匪0、匪1、匪3、匪4 ;其中，所述PM0、NM0、NM3、NM4以二极管形式进行连接，用于使输出的1接口的中间电平Vdd_1为NMO的栅源电压和PMO的栅源电压之和。
[0040]所述匪I为NM4提供偏置电流，用于避免由于后级空载使得NM4的栅源电压为O造成输出的1接口的中间电平Vdd_1偏高。
[0041 ] 本发明实施例中，所述NMO与匪I构成电流镜结构，用于将NMO的漏极电流的K倍输入到NM4的源极，这里，K由NMO与匪I的属性确定，当NMO与匪I的属性完全相同时，K的值为1，以避免由于后级空载使得NM4的栅源电压为O造成输出的1接口的中间电平Vdd_1偏闻。
[0042]本发明实施例中，所述NMO?NM4为NMOS管，所述PMO?PM2为PMOS管；或者，所述NMO?NM2为NMOS管，所述PMO为PMOS管，所述PM1、PM2以及NM3、NM4为耐高压的DEMOS 管。
[0043]所述中间电平产生电路还包括输出滤波电容Cl，用于稳定所述1接口电平转换电路的输出电压，即1接口的中间电平Vdd_1。
[0044]具体的，所述PMl的源极连接芯片内部电源VDD，栅极、漏极短接并连接PM2的栅极和电流沉1 ;所述PM2的源极连接芯片内部电源VDD，漏极连接匪3的漏极和匪3的栅极以及NM4的栅极；所述NM3的源极连接PMOS管PMO的源极；所述PMO的栅极、PMO的漏极、NMO的栅极、NMO的漏极连接匪1的栅极；所述NMO的源极连接地电位；所述匪1的源极接地电位，漏极连接NM4的源极，并连接输出滤波电容的正极作为电路的输出极；所述NM4的漏极接芯片内部电源VDD。
[0045]根据本发明所述电路结构，芯片内部电源VDD通过PMl与PM2构成电流镜后，为中间电平产生单元提供偏置电流；在中间电平产生单元中，NMO的栅极、NMO的漏极、PMO的栅极、PMO的漏极相连，因此，NMO的栅极、NMO的漏极、PMO的栅极、PMO的漏极电位相同，由于NMO的源极接地电位，并且NMO的栅极与NMO的漏极电位相同，