可编程接收器的制造方法
【技术领域】
[0001] 本发明大体上涉及集成电路装置，且明确地说，涉及可编程接收器和在集成电路 中实施可编程接收器的方法。
【背景技术】
[0002] 数据发射是许多集成电路及具有集成电路的系统的重要部分。数据通常通过在输 入/输出（I/O)端口上与集成电路通信。数据可以不同格式且根据多种数据通信协议来在 系统中通信。然而，输入/输出电路可显著影响集成电路装置的性能。因此，I/O端口常常 经设计以实现I/O端口且因此实现集成电路装置及可能的实施集成电路装置的系统的特 定性能特性。
[0003] 用于在输入/输出端口中接收数据的接收器电路的一个实例为施密特触发器装 置（Schmitt trigger device)，其提供滞后以确保数据被恰当地接收。可取决于所接收的 信号的电压而以不同方式实施施密特触发器装置或其它接收器电路。随着技术进步及数据 速率增大，使用相同电路根据不同I/O标准接收数据可能会使得用以正确接收数据的裕度 减小。此类技术及数据速率可能导致性能降低，包含由不正确地接收的数据导致的数据错 误。 【实用新型内容】
[0004] 本发明描述集成电路的可编程接收器。所述可编程接收器包括：输入端；耦合到 所述输入端的第一可编程接收器电路，其中所述第一可编程接收器电路具有第一上拉分支 和第一下拉分支且由第一启用电路控制；耦合到所述输入端的第二可编程接收器电路，其 中所述第二可编程接收器电路具有第二上拉分支和第二下拉分支且由第二启用电路控制； 以及输出级，其耦合到所述第一可编程接收器电路和所述第二可编程接收器电路，其中所 述输出级接收所述第一可编程接收器电路和所述第二可编程接收器电路中的一者的输出。
[0005] 集成电路的可编程接收器的另一实施方案包括：输入端；耦合到所述输入端的第 一可编程接收器电路，所述第一可编程接收器电路具有第一上拉分支和第一下拉分支；耦 合到所述第一上拉分支的第一滞后电路；耦合到所述输入端的第二可编程接收器电路，所 述第二可编程接收器电路具有第二上拉分支和第二下拉分支；耦合到所述第二下拉分支 的第二滞后电路；以及输出级，其耦合到所述第一可编程接收器电路和所述第二可编程接 收器电路，其中所述输出级接收所述第一可编程接收器电路和所述第二可编程接收器电路 中的一者的输出。
[0006] 描述一种在集成电路中实施可编程接收器的方法。所述方法包括：将第一可编程 接收器电路耦合到输入端；将第二可编程接收器电路耦合到所述输入端；启用所述第一可 编程接收器电路或所述第二可编程接收器电路中的一者；以及在输出级处基于所述输入信 号产生输出信号。
[0007] 鉴于下文的【具体实施方式】以及权利要求书将认识到其它特征。
【附图说明】
[0008] 图1为具有输入/输出端口的集成电路的框图；
[0009] 图2为经调适以在输入/输出端口处接收具有两个输入电压中的一者的数据的可 编程接收器的框图；
[0010] 图3为经调适以在输入/输出端口处接收具有两个不同输入电压中的一者的数据 的可编程接收器的框图；
[0011] 图4为经调适以在输入/输出端口处接收具有两个不同输入电压中的一者的数据 的可编程接收器的另一框图；
[0012] 图5为经调适以在输入/输出端口处接收具有三个输入电压中的一者的数据的可 编程接收器的框图；
[0013] 图6为用于编程具有可编程资源的装置的系统的框图；
[0014] 图7为可实施图1到5的电路的具有可编程资源的装置的框图；
[0015] 图8为图7的装置的可配置逻辑元件的框图；以及
[0016] 图9为展示在集成电路装置中实施可编程接收器的方法的流程图。
【具体实施方式】
[0017] 虽然说明书包含界定被看作是新颖的本发明的一或多个实施方案的特征的权利 要求，但相信，在结合图式考虑所述描述时将更好地理解电路和方法。虽然揭示不同电路和 方法，但应理解，所述电路和方法仅示范可以不同形式体现的发明性布置。因此，本说明书 内所揭示的的特定结构以及功能性细节并不解释为限制性的，而是仅作为权利要求书的依 据以及作为用于教示所属领域的技术人员在实际上任何适当详细结构中以各种方式使用 发明性布置的代表性基础。另外，本文中所使用的术语和短语并不希望是限制性的，而是希 望提供对电路和方法的可理解描述。
[0018] 本发明描述集成电路的可编程接收器。所述可编程接收器包括：输入端；第一可 编程接收器电路，其耦合到所述输入端且具有第一上拉分支和第一下拉分支；以及第二可 编程接收器电路，其耦合到所述输入端且具有第二上拉分支和第二下拉分支。耦合到所述 第一可编程接收器电路和所述第二可编程接收器电路的输出级接收所述第一可编程接收 器电路和所述第二可编程接收器电路中的一者的输出。所述第一可编程接收器电路可由第 一启用电路控制，且所述第二可编程接收器电路可由第二启用电路控制，以使得能够将所 述输出级耦合到所述第一可编程接收器电路和所述第二可编程接收器电路中的一者。有利 地放置滞后电路以改进接收器的性能。第一滞后电路可耦合到第一可编程接收器电路的上 拉分支，且第二滞后电路可耦合到第二可编程接收器电路的下拉分支，其中第二可编程接 收器电路经选择以接收具有大于待由第一可编程接收器电路接收的信号的电压的电压的 信号。
[0019] 下文阐述的电路可用作例如可编程CMOS施密特触发器，且可用作针对不同 LVCMOS I/O标准（例如LVCM0S12、LVCM0S15和LVCM0S18标准）的接收器。电路的可编程 性特征使用不同上拉和下拉电路支路，其中电路支路的适当选择将导致改进LVCMOS I/O标 准中的每一者的设计裕度。在依据特定LVCMOS标准对接收器进行编程时设定启用/停用 不同电路支路的控制信号以减小电压余量相依性且确保设计规格的良好裕度。
[0020] 首先转到图1，展示具有输入/输出端口的集成电路的框图。明确地说，集成电路 装置102借助于通信链路106耦合到外部装置104。所述集成电路装置可为任何类型的集 成电路装置，例如专用集成电路（ASIC)或具有可编程资源的集成电路装置，如将在下文更 详细地描述。集成电路装置102包括耦合到配置电路110的控制电路108。配置电路110 可借助于控制电路108或借助于输入/输出（I/O)端口 112从外部装置104接收配置数据。 配置电路110用以通过将配置数据提供到配置存储器116而配置集成电路装置的可编程资 源114。或者，配置数据可由控制电路108直接提供到配置存储器。控制电路108和可编程 资源114还可耦合到内部存储器118和120。另外，集成电路装置可任选地包含专用互连元 件122,其同与可编程资源114相关联的互连元件分开，用于实现对存储器元件的存取。可 在用于从外部装置接收数据的不同位置（例如控制电路108和I/O端口 112)或可接收内 部信号的任何其它接收器处实施可编程资源与接收数据的方法。
[0021] 现转而参看图2,展示经调适以在输入/输出端口处接收具有两个输入电压中的 一者的数据的可编程接收器200的框图。可编程接收器200包括在第一可编程接收器电路 处耦合到接收器输入信号（输入）的输入端201，所述第一可编程接收器电路包括具有p 通道晶体管的上拉分支202。上拉分支202包括启用晶体管204,所述启用晶体管经耦合以 在晶体管204的栅极处接收第一经反相启用信号（en_lv2_b)。启用晶体管