专利名称：反射lcd的取样与保持列缓冲器的制作方法
技术领域：
本发明涉及一种如在权利要求1的前置特征部分所描述的图像处理系统。
本发明进一步涉及如权利要求13所描述的反射LCD(RLCD)。
本发明进一步涉及一种在RLCD中产生图像的方法。
在一个具有m行水平行与n列垂直列的矩阵的RLCD中，每一个m-n的交叉点上都形成一个单元或者图像元素(像素)。通过在单元的交点上施加一个电位差，例如7.5伏特(v)，就会在单元的位置在晶体结构上产生一个相位改变，使得象素改变入射光的偏振矢量方向，这样就可以阻止光线从电光系统中出现。从像素中移走电压使得象素结构中的液晶返回到初始“光”状态。应用的电压电平值的变化在亮与暗的界限之间产生了大量的差值灰度阴影。
一个RLCD提供给驱动电路的负荷最好用各自象素电容的总和以及列线表示，对于一个具有1024行的RLCD的每一列它可以是12皮法。而一个640列的组合负荷为7.68纳法。
在每一列中都具有一个比较器与一个跟踪保持传送门，当列电容充电到产生一个特定的灰度级所需的预定的电平值时，立即终止每一列电平的提升。由于每一列终止于全局电压梯度的一个唯一的级上，每一列均产生一个分离的脉冲长度调制信号。
在每一预定行时间间隔结束时，列电平放电到一个固定的参考电平，并且在下一行中重复进行这一过程。在放电的过程中，可能产生一个高的瞬态电流尖峰脉冲。假设所有的1024行都充电到7.5v，那么大约30纳秒的电流放电就会产生一个大约2安培的电流脉冲。这一过程在LCD完成一帧成像的所有m行中重复地进行。帧活动的重复允许用更新速率对显示信息进行持续更新，通常在视频显示中速率为60Hz。为了更好的理解上述的过程，可以参看Gillette等人的美国专利No.4766430，它在这里作为参考文件被使用。
上述描述的这种类型的传统的高电流转换电路的典型缺点在于应用于RLCD的容量负荷的任何高速电压改变都会产生非常大即2安培的瞬时电流脉冲，该脉冲会在邻近像素中依次产生充电耦合误差。而且，这样大的电流转换设备也难以在集成电路中配置。
这样，就证明有必要提供一种采用电压驱动的RLCD列驱动电路，它能够减少瞬时列转换电流以及与之相关的交叉串扰。
本发明的一个目的就是提供一种图像处理系统，该系统能够减少瞬时列转换电流以及与之相关的交叉串扰。
本发明的这一目的是通过权利要求1中限定的图像处理系统来实现的。
一个从集成数字模拟转换器(IDAC)产生图像的RLCD系统输出的是一个电流脉冲，而不是一个电压脉冲。IDAC输出的大量串联的低电流操作跨导安培(OTAs)被集合起来并且通过RLCD列本征电容滤波，从而减少了噪声以及功耗。IDAC是通过随机访问存贮器(RAM)中的查阅表(LUT)驱动的，随机存贮器用于驱动电流的8比特的时间导数数字值。
根据本发明的图像处理系统的实施例的进一步的优点在从属的权利要求中限定。
本发明的另一个目的是提供一种具有减弱的瞬时列转换电流以及相关的交叉串扰的RLCD。
这一目的是通过在权利要求13中限定的根据本发明的RLCD来实现的。
根据本发明的RLCD的实施例的进一步的优点在从属的中限定。
本发明的另一个目的是提供一种在RLCD中产生图像的方法，该方法能够减弱瞬时的列转换电流以及相关的交叉串扰。
这一目的是通过在权利要求17中限定的根据本发明的RLCD中产生图像的方法而实现的。
本发明的这些以及其它方面将在下文中参照实施例进行的描述中变得明显。
在附图中附
图1表示的是传统的产生模拟激励电压的控制电路，附图2表示的是根据本发明制造的RLCD列构造的模拟电流激励路径的控制电路的实施例，以及附图3表示的是应用于本发明的RLCD列的典型电压波形。
附图1表示了一个现有技术中用于产生模拟激励电压的传统的控制电路10。由于本发明集合了电路10的一些特定的元素，关于电路10的操作的详细说明将有助于对本发明的理解。
模拟激励电压包括一个小电压级的定时序列，这些定时序列由计数器12开始数字式地产生，计数器12被一个图中未示出的精确时钟触发。计数器12的输出，在本实施例中具有256个连续的数字值，为RAM14中的LUT提供地址，在RAM中存储了大量代表列激励电压波形的预定级的数字值。每一数字数据值为13比特，即8192个可能的值。这些数字数据值顺序提供给数字转换器(DAC)16的输入端，在这里将其转换为施加于一个或更多个列驱动器18的模拟电压的离散级。
这一受控的激励电压为RLCD的大量列20的一个或更多个列提供充电电源。在该例中，典型RLCD的1024列中的640列被一个单一的列驱动器18驱动。
当每一个列电压提升的时候，与列电压提升的终止时间相应的预定数字计数值作为数字比较器24的一个输入而通过数据缓冲器22提供给每一列。当在比较器24的其他输入端存在从计数器12输出的同样值时，比较器24将使列传送门26关闭，这样就终止了对每一列电容28的充电电流。于是像素将显示剩余的帧时间间隔。其它的列将继续充电直至达到它们各自的预定值，在那时它们将被关断，并且像素将显示剩余的帧时间。
在充电以及显示时间结束时，进入一个飞回(flight back)模式，在那里高电流转换设备将在大约50纳秒内将列电容迅速放电至一个预定的参考电平。在这个放电过程中设备中的电流值能够达到2安培。典型的RLCD设备具有1280行以及1024列的结构，并且在象素电容以及列之间存在一个面板上集成像素开关，该开关受行电压信号的控制。
附图2表示的是根据本发明制造的用于大量RLCD列20的模拟电流激励路径的控制电路30的实施例。控制电路30产生一个在诸如具有1280行和1024列的RLCD，且每一硅片上的彩色用8比特表示的高分辨率显示器上显示图像所需的激励信号。以60Hz的更新速率，每一帧大约有5毫秒的持续时间，这允许每一帧存在三种颜色，并且为每一行提供了5微秒的持续活动时间。
如在电路10中，计数器12被一个图中未示出的精确时钟触发。计数器12的输出，在本实施例中具有256个连续的数字值，为RAM模块32中的LUT提供地址。但是在电路30中，与电路10不同，存储的大量数字数据值的每一个代表列激励电流波形的各个级的时间导数，每一个值都用至多8个比特表示，即256个可能的值。大量数字数据值的每一个都顺序提供给IDAC34的输入端，在这里将数字值集成并提供模拟输出电流到大量OTAs36的输入端。大量OTAs36的每一个与RLCD的一个单独的列电容28相串联。
如在电路10中，当电路30的列电容28充电到一个预定的值的时候，在数据缓冲器22中的预定的计数值达到并且大量列比较器24中每一个都将使与之相联系的大量列OTAs36中的每一个的输出转换到三态或者高输出阻抗状态，这样就可以终止列电容28的充电电流。然后像素就显示剩余的帧时间。
其它的列将继续充电直至达到它们各自的预定值，那时它们也将转换到三态模式。尽管高阻抗状态是与OTA36的结构相结合的，但在电路30中为了表示的更为清楚是以一个打开的开关38表示的。在充电和显示时间结束的时候，进入一个飞回模式状态，在那里外部的高电流MOS转换设备在大约50纳秒内迅速将列电容放电至一个预定的参考电平。
由于数字比较器24是根据计数器12输出的数字信号的上升比特流的比较结果而不是根据列电容28上的实际电压来指定OTA36的输出，因此输出端会出现需要校正的误差。为了补偿这样的误差，采用一个图中未示出的低电流反馈电路，将实际的合成峰值列电压与每一颜色的参考电压进行比较，并为控制电路30提供一个自动平衡校正信号从而提供了对列电压的微调。除此之外，在每一行周期的结束时，每一列模拟电压值都被取样并且存储起来以便在下一个周期校正时使用。每一个值都在接下来的帧中为相应的列提供初始参考电压。
控制电路30使用小面积芯片电路，其比在具有电压输出的传统电路中使用的较大元件更适于使用在高密度集成的电路芯片中。而且，通过将驱动电路限制成只有低电流容量的电流源，与高电流脉冲相联系的流入到邻近像素的噪声将会降低。
附图3表示的是应用于电路30的RLCD列电压的典型波形。电路30的OTA36提供的受控的低电流通过平板电容28集成，从而在列20中产生一个受控的电压提升，从而避免了噪声瞬时电流脉冲的产生。波形40表示一个典型的应用梯度电压波形，该波形是由为完成行时间而应用于列电容28的充电电流所产生的。
波形42表示应用于充电OTA36的自保护信号，以及波形44表示的是与波形42相关的列电压的结果信包。当波形42是一个恒定电流脉冲时，实际应用的充电电流波形可以是波形的任一个变形，并且专用于被RAM模块32中的LUT所控制。自动校准发生在波形42的位置46上，列放电发生在波形42的位置48上。
关于本发明的替代实施例的大量的变形对于本领域的技术人员来说根据前面的描述将变得非常明显。相应的，本描述只是为了建立一个说明性的示例，只是给本领域的技术人员提供一个实施本发明的最佳的实施方式。只要其本质不背离本发明的精神本发明的细节可以作任何变形，并且源于本发明的权利要求范围内的所有变形的使用都被保留。
权利要求
1.一种RLCD图像处理系统，包括一个用于产生数字值的数字数据产生装置，一个用于根据数字值驱动大量垂直列中的一个或更多列的装置，一个包括大量垂直列与大量水平行的RLCD设备，一个RLCD列选择装置，一个RLCD行选择装置，一个放电装置，用于在行时间结束时，将大量垂直列的每一列的电压返回到参考电压值，一个校准装置，用于调整彩色电压值，其特征在于用于驱动大量垂直列的一个或更多列的装置包括一个集成数字模拟转换器，用于根据数字值提供模拟电流输出，集成数字模拟转换器电流输出驱动大量垂直列的一个或者更多个列。
2.根据权利要求1的图像处理系统，其中数字数据产生装置包括一个RAM(32)，具有一个用于存储大量与RLCD中的差值电流级相应的时间导数数字值的LUT；以及数字计数器(12)，用于为RAM(32)提供地址。
3.根据权利要求2所述的图像处理系统，其中LUT由256个数字值构成，每一数字值至多是8比特的二进制值。
4.根据权利要求2所述的图像处理系统，其中LUT由256个数字值构成，每一数字值至多是6比特的二进制值。
5.根据权利要求2所述的图像处理系统，其中RLCD设备的结构包括1280列(20)以及1024行。
6.根据权利要求1所述的图像处理系统，其中IDAC(34)输出电流驱动垂直RLCD列(20)的一个或更多列，但不超过640列。
7.根据权利要求1所述的图像处理系统，其中列选择装置由OTAs(36)构成，每一个分离的大量OTAs与大量列(20)中的每一个相串联。
8.根据权利要求7所述的图像处理系统，其中OTA(36)的操作在行持续时间开始时开始，并且根据关闭输入信号结束。
9.根据权利要求8所述的图像处理系统，其中自保护信号是作为数字计数器(12)的输出值与相应于专用于大量列(20)的期望象素电压的存储计数数据值的比较结果而被产生的。
10.根据权利要求1所述的图像处理系统，其中列选择装置使得RLCD列电压以一个受控的方式通过本征列电容(28)上的应用电流的容性充电操作单调递增到一个预定的值。
11.根据权利要求1所述的图像处理系统，其中放电装置是一个外部MOS开关。
12.根据权利要求1的图像处理系统，其中校准设备包括一个模拟比较器用于将取样电压值与一个预定参考电压值进行比较；以及一个校正装置用于调整并且保持所述的校正列电压。
13.一个RLCD设备包括集成在多个像素位置的每一个不同位置的行开关，一个矩阵结构，包括大量垂直列以及大量水平行，一个列选择装置以及一个行选择装置其特征在于列选择装置用于响应逻辑输入信号而开始和终止流入大量列中的每一个不同列中的电流。
14.根据权利要求13的RLCD设备，其中矩阵结构包括1280列(20)以及1024行。
15.根据权利要求13的RLCD设备，其中列选择装置包括一个集成OTA(36)。
16.根据权利要求13的RLCD设备，其中行选择装置包括一个应用于行开关的数字输入信号。
17.一种在RLCD中产生图像的方法，包括步骤a)在LUT中获得一个第一大量数字值的第一个值；b)对数字值进行时间积分；c)将数字值转换成模拟电流值；d)对模拟电流值进行时间积分；e)对于在LUT中的大量数字值的其它每个值重复步骤a-d，直到达到预定终止数字计数器(12)的值。
18.根据权利要求17所述的方法，其中存储在LUT中的大量数字值是大量电流值的时间导数值，它用来在与RLCD的本征列电容积分的时候产生一个单调增加的电压梯度值。
全文摘要
一个用于在反射LCD(RLCD)中产生图像的系统,使用脉冲电流源取代脉冲电压源从而减少噪声与电源消耗。电流是由大量具有电流输出的RAM驱动集成DACs(IDACs)提供的。每一个IDAC驱动一个或多个与多个操作跨导放大器(OTA)相连的大量RLCD列。RLCD的本征列电容的应用电流的时间积分在列电容上产生一个受控的电压梯度。在每一RAM中的查阅表保持一个与电流值的时间导数相联系的大量8比特的数字值。
文档编号H04N5/66GK1381036SQ01801409
公开日2002年11月20日 申请日期2001年3月19日 优先权日2000年3月29日
发明者L·R·阿布, P·J·贾斯森 申请人:皇家菲利浦电子有限公司