专利名称：控制缓冲存储器分配与数据流的收发网络控制器及方法
技术领域：
本发明涉及一种数据通信设备，更具体地讲，涉及一种根据数据流控制数据通信路由以及存储器分配的收发网络控制器，以及一种用来控制存储器分配与数据流的方法。
背景技术：
数据通信网络，例如以态网、通用串行总线(USB)、直接存储器存取(DMA)、以及异步传输模式-分段与重新组装子层(ATM-SAR)，可以是诸如计算机或移动终端等系统的一部分，并且调节在系统与内部或连接到该系统的外部介质之间的数据通信。然而，由于相互的数据处理速度以及系统内仲裁的不平衡，可能发生在系统与介质之间的数据通信中的数据上溢或下溢。可以配备控制数据通信设备中数据流的网络控制器，来防止数据上溢或下溢。即，可以通过使用包含在数据通信设备的预定网络控制器中的缓冲存储器或者先入先出(FIFO)存储器，来防止数据上溢或下溢。另外，可以使用通用DMA或专用DMA，以减少控制处理单元(CPU)或者微控制器(MCU)的计算负荷，并调节包含在网络控制器中的接口。数据通信设备的网络控制器可以具有独立的发送与接收存储器，并且借助这些存储器来控制通过独立收发路由的数据流。
图1为现有收发网络控制器的方框图。
参照图1，现有收发网络控制器包括独立的接收与发送存储器110与130，并且借助发送控制器120与接收控制器140来控制通过独立收发路由的数据流。网络控制器为介质访问控制(MAC)层，其控制在诸如MCU等较高层与诸如物理层等较低层之间的数据流。即，发送控制器120在系统总线(SYSBUS)上接收待发送的数据(SYSTD)，并通过控制数据流借助发送存储器110发送数据(PHYTD)到物理层。另外，接收控制器140在物理层上接收待接收的数据(PHYRD)，并通过控制数据流借助接收存储器130发送数据(SYSRD)到SYSBUS。可以使用半双工或全双工方法进行数据流的控制。
包含在图1的现有收发网络控制器中的发送存储器110与接收控制器130在MAC的情况下可以是FIFO类型，或者在专用DMA的情况下可以是DMA缓冲器。这两个存储器防止可能在系统与其他介质之间的通信中发生的数据丢失，使暂时存储容易，并且保证稳定的收发数据处理。
然而，不管用半双工还是全双工方法，经常以非对称的方式进行数据通信，如在非对称数字用户线(ADSL)中。虽然数据通信设备支持全双工方法，但对于特定时段，数据发送与接收中只进行一个，而不是同时执行两者。因此，如果进行数据发送与接收中的一个，为包含在现有收发网络控制器中的存储器形式的缓冲器或者FIFO就在硬件上分离出来用于发送与接收，由此由于未被利用的存储容量使得硬件的利用率下降。另外，被分离的收发存储器具有造成数据上溢或下溢的相对较高的可能性，并且不可避免地加大系统总成本来补偿这些特点。
发明内容
根据本发明的实施方式，收发网络控制器控制缓冲存储器，以根据数据流灵活地分配存储器，并调节系统与连接到该系统的介质之间的数据通信。
根据本发明的实施方式，提供了一种收发网络控制器，包括系统总线、缓冲存储器、流控制单元、发送控制器、以及接收控制器。缓冲存储器包括发送区域与接收区域，发送区域能够根据所发送数据流灵活地分配存储器，接收区域能够根据所接收数据流灵活地分配存储器。作为对至少一个发送地址信号的响应，缓冲存储器存储并输出所发送数据，并且作为对至少一个接收地址信号的响应，缓冲存储器存储并输出所接收数据。
流控制单元生成并输出门限控制信号，当发送执行信号变为有效时，这些门限控制信号用于增加发送区域的存储器分配，并且当接收执行信号变为有效时，这些门限控制信号用于增加接收区域的存储器分配发送控制生成多个发送地址信号，这些信号具有能够被门限控制信号改变的最大地址，当从系统总线接收到数据时，发送控制器用于输出多个发送地址信号的至少一个发送写地址信号，并且发送控制器用于输出从缓冲存储器输出的所发送数据给较低层，作为对多个发送地址信号的至少一个发送读地址信号的响应，并且作为对当从系统总线接收到数据时发送执行信号变为有效的响应，从缓冲存储器输出所发送数据。
接收控制器通常生成多个接收地址信号，这些信号具有能够被门限控制信号改变的最大地址，当从较低层接收到数据时，接收控制器用于输出多个接收地址信号的至少一个接收写地址信号，并且接收控制器用于输出从缓冲存储器输出的所接收数据给系统总线，作为对多个接收地址信号的至少一个接收读地址信号的响应，并且作为对当从较低层接收到数据时接收执行信号变为有效的响应，从缓冲存储器输出所接收数据。
当发送执行信号与接收执行信号同时变为有效时，流控制单元生成用于保持发送区域与接收区域的存储器分配的门限控制信号。另外，在通电时的早期阶段，流控制单元生成用于均衡发送区域与接收区域的存储器分配的门限控制信号。另外，流控制单元生成用于根据预定的设置将发送区域与接收区域的存储器分配保持在预定门限的门限控制信号，该预定的设置(例如)由用户设置。
可以使用全双工或半双工方法发送所发送数据与所接收数据。
根据本发明的实施方式，提供了一种用于控制缓冲存储器分配与数据流的方法，其中缓冲存储器包括能够分别根据所发送与所接收数据流灵活地分配存储器的发送区域与接收区域，该方法包括以下步骤作为对至少一个发送地址信号的响应，将所发送数据存储到缓冲存储器中，并将所发送数据从缓冲存储器输出；作为对至少一个接收地址信号的响应，将所接收数据存储到缓冲存储器中，并将所接收数据从缓冲存储器输出；生成并输出门限控制信号，当发送执行信号变为有效时，这些门限控制信号用于增加发送区域的存储器分配，并且当接收执行信号变为有效时，这些门限控制信号用于增加接收区域的存储器分配；生成多个发送地址信号，这些信号具有能够被门限控制信号改变的最大地址；当从系统总线接收到数据时，输出多个发送地址信号的至少一个发送写地址信号；将从所述缓冲存储器输出的所发送数据输出给较低层，作为对多个发送地址信号的至少一个发送读地址信号的响应，并且作为对当从系统总线接收到数据时发送执行信号变为有效的响应，从缓冲存储器输出所发送数据；生成多个接收地址信号，这些信号具有能够被门限控制信号改变的最大地址；当从较低层接收到数据时，输出多个接收地址信号的至少一个接收写地址信号；将从缓冲存储器输出的所接收数据输出给系统总线，作为对多个接收地址信号的至少一个接收读地址信号的响应，并且作为对当从较低层接收到数据时接收执行信号变为有效的响应，从缓冲存储器输出所接收数据。
当发送执行信号与接收执行信号同时变为有效时，门限控制信号保持发送区域与接收区域的存储器分配。另外，在通电时的早期阶段，门限控制信号均衡发送区域与接收区域的存储器分配。另外，根据预定的用户设置，门限控制信号将发送区域与接收区域的存储器分配保持在预定门限。
可以使用全双工或半双工方法发送所发送数据与所接收数据。
根据本发明的实施方式，提供了一种收发网络控制器，包括系统总线；缓冲存储器，包括发送区域与接收区域，发送区域能够根据所发送数据流灵活地分配存储器，接收区域能够根据所接收数据流灵活地分配存储器，作为对至少一个发送地址信号的响应，缓冲存储器用于存储并输出所发送数据，并且作为对至少一个接收地址信号的响应，缓冲存储器用于存储并输出所接收数据；流控制单元，用于生成并输出门限控制信号，当发送执行信号变为有效时，这些门限控制信号用于增加发送区域的存储器分配，并且当接收执行信号变为有效时，这些门限控制信号用于增加接收区域的存储器分配；发送控制器，用于生成多个发送地址信号；以及接收控制器，用于生成多个接收地址信号。
每个所述多个发送地址信号都包括能够被门限控制信号改变的最大地址。每个接收地址信号都包括能够被门限控制信号改变的最大地址。当发送控制器从系统总线接收到所发送数据时，发送执行信号变为有效。当接收控制器从较低层接收到所接收数据时，接收执行信号变为有效。
根据本发明的实施方式，提供了一种用于控制缓冲存储器分配与数据流的方法，缓冲存储器包括能够灵活地分配存储器的发送区域与接收区域，该方法包括以下步骤作为对至少一个发送地址信号的响应，将所发送数据存储到缓冲存储器中，并将所发送数据从缓冲存储器输出；作为对至少一个接收地址信号的响应，将所接收数据存储到缓冲存储器中，并将所接收数据从缓冲存储器输出；生成并输出门限控制信号，当发送执行信号变为有效时，这些门限控制信号用于增加发送区域的存储器分配，并且当接收执行信号变为有效时，这些门限控制信号用于增加接收区域的存储器分配；生成多个发送地址信号，这些信号具有能够被门限控制信号改变的最大地址；生成多个接收地址信号，这些信号具有能够被门限控制信号改变的最大地址。
将以下描述与附图结合，可以更详细地理解本发明的优选实施方式，其中图1为现有收发网络控制器的方框图；图2为根据本发明实施方式的收发网络控制器的方框图；图3为图2所示的流控制单元的有限状态机(FSM)的示意图；图4为解释根据图3的收发流的、图2的缓冲存储器的分配状态的示意图。
具体实施例方式
此后将参照附图详细描述本发明的优选实施方式，在附图中显示了本发明的优选实施方式。然而，本发明可以实施于不同的形式，并且不应该被理解为限于此处所列出的实施方式。而是，提供这些实施方式是为了使本公开完整彻底，并且对于本领域技术人员来讲，完全覆盖本发明的范围。
图2为根据本发明实施方式的收发网络控制器的方框图。
参照图2，收发网络控制器包括系统总线(SYSBUS)、缓冲存储器210、流控制单元220、发送控制器230、以及接收控制器240。
缓冲存储器210包括具有分别根据所发送与所接收数据流的灵活的存储器分配的发送与接收区域，并且分别根据发送与接收地址信号存储并输出所发送与所接收数据。发送地址信号的例子包括TWEN、TWAD、TREN、以及TRAD，接收地址信号的例子包括RWEN、RWAD、RREN、以及RRAD。使用半双工或全双工方法来发送所发送与所接收数据。在全双工方法中，同时进行数据发送与接收，在半双工方法中，在收发网络结构中分别进行数据发送与接收。
所发送数据分为三种类型，即从系统总线接收的SYSTD数据，从发送控制器230向缓冲存储器210写入的、以暂时在缓冲存储器210中存储的TWDT数据，以及从缓冲存储器210读取到发送控制器230以最终发送给诸如物理层等较低层的TRDT数据。TWEN与TWAD信号分别表示发送写使能信号与发送写地址信号。TREN与TRAD信号分别表示发送读使能信号与发送读地址信号。
类似地，所接收数据分为三种类型，即从诸如物理层等较低层的接收的PHYRD数据，从接收控制器240向缓冲存储器210写入的、以暂时在缓冲存储器210中存储的RWDT数据，以及从缓冲存储器210读取的、待发送给接收控制器240并最终由SYSBUS接收的RRDT数据。RWEN与RWAD信号分别表示接收写使能信号与接收写地址信号。RREN与RRAD信号分别表示接收读使能信号与接收读地址信号。
流控制单元220生成并输出门限控制信号(THS)，以在发送执行(TXEX)信号变为有效时增加发送区域的存储器分配，并在接收执行(RXEX)信号变为有效时增加接收区域的存储器分配。即，通过输出THS给发送控制器230与接收控制器240，流控制单元220控制用于缓冲存储器210中发送与接收区域的存储器分配的门限。
发送控制器230生成诸如TWEN、TWAD、TREN、以及TRAD信号等发送地址信号，这些信号的最大地址被THS灵活地改变，并且输出发送地址信号的发送写地址信号TWAD，所发送数据SYSTD从系统总线SYSBUS接收。当从缓冲存储器210输出并接收TRDT数据时，发送控制器230输出TRDT数据给较低层。作为对从发送控制器230接收的发送地址信号TRAD信号的响应，并且作为对处于由于发送控制器230接收SYSTD数据所引起的有效状态下的TXEX信号的响应，从缓冲存储器210输出TRDT数据。例如，TXEX信号输出逻辑低或逻辑高状态，并且当发送控制器230接收SYSTD数据时在逻辑高状态下变为有效。根据介质访问控制(MAC)协议，从发送控制器230向诸如物理层等较低层输出的所发送的送数据(PHYTD)可以是数据包数据。
接收控制器240生成诸如RWEN、RWAD、RREN、以及RRAD信号等接收地址信号，这些信号的最大地址被THS灵活地改变，并且输出接收地址信号的接收写地址信号RWAD，所接收数据PHYRD从较低层接收。接收控制器240输出从缓冲存储器210输出并接收的RRDT数据给系统总线。作为对从接收控制器240接收的接收地址信号RRAD信号的响应，并且作为对处于由于接收控制器240接收PHYRD数据所引起的有效状态下的RXEX信号的响应，从缓冲存储器210输出RRDT数据。
例如，RXEX信号输出逻辑低或逻辑高状态，并且当接收控制器240接收PHYRD数据时在逻辑高状态下变为有效。从接收控制器240输出的SYSRD数据被送往较高层，例如MCU或CPU，从而SYSRD数据可以在数据打包之前被恢复为原始数据，其中，根据MAC协议，从诸如物理层等较低层接收的PHYRD数据可以是数据包数据。
以下将更详细地描述图2所示的流控制单元220的操作。
图3为图2所示的流控制单元220的有限状态机(FSM)的示意图，图4为解释根据图3的收发流的、图2的缓冲存储器的分配状态的示意图。
参照图3与4，根据数据发送与接收量，流控制单元220生成THS，以改变表示接收与发送区域的存储器分配量的门限(图4中的虚线)。门限状态由N、TX1、TX2、RX1、以及RX2表示，其中N为中性，表示接收与发送区域的相等存储器分配。TX1和TX2与RX1和RX2分别表示对于接收与发送区域的提高了的存储器分配。在检查TXEX与RXEX信号是否处于有效状态之后，流控制单元220生成THS，以保持或在N、TX1、TX2、RX1、以及RX2之间改变门限状态。
例如，在早期，当通电时，流控制单元220生成THS，以均衡发送和接收区域中的存储器分配。该THS是指示复位并对应于图3中的中性状态N的信号。因此，缓冲存储器210的阈值对应于中性状态N。
当TXEX信号变成有效时，流控制单元220生成并输出THS，以增加发送区域的存储器分配。在这种情况下，THS为输出到发送控制器230指示增加发送区域存储器分配的信号。因此，如果先前的状态为图3中的中性状态N，则THS指示改变到门限状态TX1，并且缓冲存储器210的门限相应于图4的状态TX1。当相应于状态TX1的地址变为门限时，相应于状态TX1的缓冲存储器210的地址成为用于发送的最大地址。如图4所示，在用于发送的最小地址(TX基地址)与状态TX1之间的长度大于用于接收的最小地址(RX基地址)与状态TX1之间的长度。根据初始门限状态，如果生成了增加发送区域存储器分配的THS，则将发生门限状态的改变，从RX2到RX1，RX1到N，N到TX1，或者TX1到TX2。
当RXEX信号变为有效时，流控制单元220生成并输出THS，以增加接收区域的存储器分配。在这种情况下，THS为输出到接收控制器240指示增加接收区域存储器分配的信号。例如，如果先前的状态为图3中的中性状态N，则THS指示改变到门限状态RX1，并且缓冲存储器210的门限相应于图4的状态RX1。当相应于状态RX1的地址变为门限时，相应于状态RX1的缓冲存储器210的地址成为用于接收的最大地址。因此，如图4所示，在用于发送的最小地址(TX基地址)与状态RX1之间的长度小于用于接收的最小地址(RX基地址)与状态RX1之间的长度。根据初始门限状态，如果生成了增加接收区域存储器分配的THS，则将发生门限状态的改变，从TX2到TX1，TX1到N，N到RX1，或者RX1到RX2。
参照图3，当THEX与RXEX信号同时变为有效时，流控制单元220生成THS，以保持用于发送与接收区域的存储器分配。另外，如果需要，用户可以非对称地使用缓冲存储器210，并且在这种情况下，使用预定软件或硬件来设置预定固定门限。根据用户的设置，流控制单元220可以生成THS，以将发送与接收区域的已分配量保持在预定固定门限上。
如上所述，根据收发数据流，流控制单元220控制缓冲存储器210中用于发送与接收的发送与接收区域的存储器分配。这种类型的收发网络控制器可以用于数据通信设备，诸如以态网、通用串行总线(USB)、直接存储器存取(DMA)、以及异步传输模式-分段与重新组装子层(ATM-SAR)。另外，如果由用户将流控制单元220保持在图4中的状态N上，则缓冲存储器210可以与独立地用于发送与接收的现有存储器相同。
结果，通过控制缓冲存储器，根据本发明实施方式的收发网络控制器调节系统与其他介质之间的数据通信，从而发送与接收区域的存储器分配可以根据所发送与所接收数据而改变。因此，可以有效地使用缓冲存储器，减少了数据通信期间上溢与下溢的发生，并因此可以优化系统的使用。
虽然在此处已经参照附图描述了示范性实施方式，但是应该理解本发明不限于这些精确的实施方式，并且本领域技术人员可以在不脱离本发明原理与范围的前提下进行各种其他改进与变化。所有这些改进与变化都落入权利要求所定义的范围之内。
权利要求
1.一种收发网络控制器，包括系统总线；缓冲存储器，包括发送区域与接收区域，所述发送区域能够根据所发送数据流灵活地分配存储器，所述接收区域能够根据所接收数据流灵活地分配存储器，作为对至少一个发送地址信号的响应，所述缓冲存储器用于存储并输出所发送数据，并且作为对至少一个接收地址信号的响应，所述缓冲存储器用于存储并输出所接收数据；流控制单元，用于生成并输出门限控制信号，当发送执行信号变为有效时，这些门限控制信号用于增加所述发送区域的存储器分配，并且当接收执行信号变为有效时，这些门限控制信号用于增加所述接收区域的存储器分配；发送控制器，用于生成多个发送地址信号，这些发送地址信号具有能够被所述门限控制信号改变的最大地址，当从所述系统总线接收到数据时，所述发送控制器用于输出所述多个发送地址信号的至少一个发送写地址信号，并且所述发送控制器用于输出从所述缓冲存储器输出的所发送数据给较低层，作为对所述多个发送地址信号的至少一个发送读地址信号的响应，并且作为对当从所述系统总线接收到数据时所述发送执行信号变为有效的响应，从所述缓冲存储器输出所发送数据；以及接收控制器，用于生成多个接收地址信号，这些接收地址信号具有能够被所述门限控制信号改变的最大地址，当从所述较低层接收到数据时，所述接收控制器用于输出所述多个接收地址信号的至少一个接收写地址信号，并且所述接收控制器用于输出从所述缓冲存储器输出的所接收数据给所述系统总线，作为对所述多个接收地址信号的至少一个接收读地址信号的响应，并且作为对当从所述较低层接收到数据时所述接收执行信号变为有效的响应，从所述缓冲存储器输出所接收数据。
2.如权利要求1所述的收发网络控制器，其中当所述发送执行信号与接收执行信号同时变为有效时，所述流控制单元生成用于保持所述发送区域与接收区域的存储器分配的门限控制信号。
3.如权利要求1所述的收发网络控制器，其中所述流控制单元生成用于均衡所述发送区域与接收区域的存储器分配的门限控制信号。
4.如权利要求1所述的收发网络控制器，其中所述流控制单元生成用于根据预定的设置将所述发送区域与接收区域的存储器分配保持在预定门限的门限控制信号。
5.如权利要求1所述的收发网络控制器，其中使用全双工方法发送所发送数据与所接收数据。
6.如权利要求1所述的收发网络控制器，其中使用半双工方法发送所发送数据与所接收数据。
7.一种用于控制缓冲存储器分配与数据流的方法，所述缓冲存储器包括能够分别根据所发送数据流与所接收数据流灵活地分配存储器的发送区域与接收区域，该方法包括以下步骤作为对至少一个发送地址信号的响应，将所发送数据存储到所述缓冲存储器中，并将所发送数据从所述缓冲存储器输出；作为对至少一个接收地址信号的响应，将所接收数据存储到所述缓冲存储器中，并将所接收数据从所述缓冲存储器输出；生成并输出门限控制信号，当发送执行信号变为有效时，这些门限控制信号用于增加所述发送区域的存储器分配，并且当接收执行信号变为有效时，这些门限控制信号用于增加所述接收区域的存储器分配；生成多个发送地址信号，这些发送地址信号具有能够被所述门限控制信号改变的最大地址；当从系统总线接收到数据时，输出所述多个发送地址信号的至少一个发送写地址信号；将从所述缓冲存储器输出的所发送数据输出给较低层，作为对所述多个发送地址信号的至少一个发送读地址信号的响应，并且作为对当从所述系统总线接收到数据时所述发送执行信号变为有效的响应，从所述缓冲存储器输出所发送数据；生成多个接收地址信号，这些接收地址信号具有能够被所述门限控制信号改变的最大地址；当从所述较低层接收到数据时，输出所述多个接收地址信号的至少一个接收写地址信号；将从所述缓冲存储器输出的所接收数据输出给所述系统总线，作为对所述多个接收地址信号的至少一个接收读地址信号的响应，并且作为对当从所述较低层接收到数据时所述接收执行信号变为有效的响应，从所述缓冲存储器输出所接收数据。
8.如权利要求7所述的方法，其中当所述发送执行信号与接收执行信号同时变为有效时，所述门限控制信号保持所述发送区域与接收区域的存储器分配。
9.如权利要求7所述的方法，其中当通电时，所述门限控制信号均衡所述发送区域与接收区域的存储器分配。
10.如权利要求7所述的方法，其中根据预定的设置，所述门限控制信号将所述发送区域与接收区域的存储器分配保持在预定门限。
11.如权利要求7所述的方法，其中使用全双工方法发送所发送数据与所接收数据。
12.如权利要求7所述的方法，其中使用半双工方法发送所发送数据与所接收数据。
13.一种收发网络控制器，包括系统总线；缓冲存储器，包括发送区域与接收区域，所述发送区域能够根据所发送数据流灵活地分配存储器，所述接收区域能够根据所接收数据流灵活地分配存储器，作为对至少一个发送地址信号的响应，所述缓冲存储器用于存储并输出所发送数据，并且作为对至少一个接收地址信号的响应，所述缓冲存储器用于存储并输出所接收数据；流控制单元，用于生成并输出门限控制信号，当发送执行信号变为有效时，这些门限控制信号用于增加所述发送区域的存储器分配，并且当接收执行信号变为有效时，这些门限控制信号用于增加所述接收区域的存储器分配；发送控制器，用于生成多个发送地址信号；以及接收控制器，用于生成多个接收地址信号。
14.如权利要求13所述的收发网络控制器，其中每个所述多个发送地址信号都包括能够被所述门限控制信号改变的最大地址。
15.如权利要求13所述的收发网络控制器，其中每个所述多个接收地址信号都包括能够被所述门限控制信号改变的最大地址。
16.如权利要求13所述的收发网络控制器，其中当所述发送控制器从所述系统总线接收到所发送数据时，所述发送执行信号变为有效。
17.如权利要求13所述的收发网络控制器，其中当所述接收控制器从较低层接收到所接收数据时，所述接收执行信号变为有效。
18.一种用于控制缓冲存储器分配与数据流的方法，所述缓冲存储器包括能够灵活地分配存储器的发送区域与接收区域，该方法包括以下步骤作为对至少一个发送地址信号的响应，将所发送数据存储到所述缓冲存储器中，并将所发送数据从所述缓冲存储器输出；作为对至少一个接收地址信号的响应，将所接收数据存储到所述缓冲存储器中，并将所接收数据从所述缓冲存储器输出；生成并输出门限控制信号，当发送执行信号变为有效时，这些门限控制信号用于增加所述发送区域的存储器分配，并且当接收执行信号变为有效时，这些门限控制信号用于增加所述接收区域的存储器分配；生成多个发送地址信号，这些发送地址信号具有能够被所述门限控制信号改变的最大地址；生成多个接收地址信号，这些接收地址信号具有能够被所述门限控制信号改变的最大地址。
全文摘要
一种根据数据流控制缓冲存储器的存储器分配的收发网络控制器，以及一种用于控制存储器分配与数据流的方法。该收发网络控制器包括系统总线；缓冲存储器，包括发送区域与接收区域，所述发送区域能够根据所发送数据流灵活地分配存储器，所述接收区域能够根据所接收数据流灵活地分配存储器，作为对至少一个发送地址信号的响应，所述缓冲存储器用于存储并输出所发送数据，并且作为对至少一个接收地址信号的响应，所述缓冲存储器用于存储并输出所接收数据；流控制单元，用于生成并输出门限控制信号；发送控制器，用于生成多个发送地址信号；以及接收控制器，用于生成多个接收地址信号。
文档编号H04L12/54GK1574784SQ20041004932
公开日2005年2月2日 申请日期2004年6月11日 优先权日2003年6月11日
发明者申宗勋, 李明辰, 李旼贞 申请人:三星电子株式会社