专利名称：一种实现sdh单板误码测试的装置及其方法
技术领域：
本发明涉及SDH (Synchronous Digital Hierarchy ，同步数字系列)单板以
及SDH整机联调时的误码测试领域，特别是涉及一种实现SDH单板误码测试 的装置及其方法。
背景技术：
SDH系统的单板或整机在生产线加工后，必须要经过一系列的测试，包 括高温老化、误码测试、指标测试等之后才能发货。在进行大批量生产发货时， 采用传统的误码测试方法时需要很多的测试仪表，会造成仪表资源的紧张，影 响生产和发货。
传统的测试方法是借助外接的测试仪表20，在网管系统IO上进行时隙配 置，穿通所有待测SDH单板30，最后再回到外接的测试仪表20，如图1所示， 为传统的测试方案。
申请号为200510018544.1、发明名称为《基于现场可编程门阵列的155M 比特误码分析测试仪》的中国发明专利申请描述了一种误码分析仪，但该方案 过于复杂，而且是独立于待测系统的一套设备。
专利号为200420007225.1、发明名称为《内嵌误码测试功能的光端机》的 中国实用新型专利描述了一种新的光端机，但该方案也比较复杂，成本较高。
发明内容
本发明所要解决的技术问题在于提供一种实现SDH单板误码测试的装置 及其方法，用于现有技术中进行单板误码测试时需额外增加硬件，造成成本较 高、实现较为复杂的问题。
为了实现上述目的，本发明提供了一种实现SDH单板误码测试的装置， 包括网管系统，其特征在于，还包括内嵌自测模块的待测SDH单板；
所述网管系统使能待测SDH单板中的一块指定待测SDH单板，将所述指
定待测SDH单板的伪随机序列按照业务穿通所述待测SDH单板，并回到所述 指定待测SDH单板；
所述指定待测SDH单板根据所述伪随机序列进行误码测试，并将误码测 试结果上报给所述网管系统。
所述的实现SDH单板误码测试的装置，其中，所述自测模块包括
伪随机序列发生器，用于产生所述伪随机序列；
伪随机序列接收器，连接所述伪随机序列发生器，用于接收穿通所述待测 SDH单板后的所述伪随机序列；
比较和误码统计指示模块，连接所述伪随机序列发生器、所述伪随机序列 接收器，用于比较所述伪随机序列与穿通所述待测SDH单板后的所述伪随机 序列，获取所述误码测试结果，并上报给所述网管系统。
所述的实现SDH单板误码测试的装置，其中，所述伪随机序列发生器、 所述伪随机序列接收器、所述比较和误码统计指示模块通过所述待测SDH单 板的FPGA实现。
所述的实现SDH单板误码测试的装置，其中，所述伪随机序列发生器由 D触发器和异或门组成。
所述的实现SDH单板误码测试的装置，其中，所述伪随机序列接收器为 15比特深度的缓存器。
所述的实现SDH单板误码测试的装置，其中，所述伪随机序列为2'5-1的 伪随机序列。
为了实现上述目的，本发明还提供了 一种实现SDH单板误码测试的方法， 其特征在于，包括
步骤一，网管系统使能内嵌自测模块的待测SDH单板中的指定待测SDH 单板，将所述指定待测SDH单板的伪随机序列穿通所述待测SDH单板，并回 到所述指定待测SDH单板；
步骤二，所述指定待测SDH单板根据所述伪随机序列进行误码测试，并 将误码测试结果上报给所述网管系统。
所述的实现SDH单板误码测试的方法，其中，所述歩骤一中，进一步包
括
通过所述网管系统下发命令给所述指定待测SDH单板，开启所述指定待测SDH单板的使能开关使能所述指定待测SDH单板的歩骤。
所述的实现SDH单板误码测试的方法，其中，所述步骤一中，进一步包
括
所述指定待测SDH单板按照配置的时隙业务将所述伪随机序列穿通所述 待测SDH单板的步骤。
所述的实现SDH单板误码测试的方法，其中，所述步骤二中，进一步包
括
所述指定待测SDH单板通过比较穿通所述待测SDH单板之前、之后的所 述伪随机序列进行误码测试，获取所述误码测试结果的步骤。
所述的实现SDH单板误码测试的方法，其中，所述步骤二中，进一步包
括
所述待测SDH单板进行性能检测和/或告警检测，并将获取的检测结果上 报至所述网管系统的步骤。
本发明的有益技术效果
与现有技术相比，本发明无需增加额外的硬件成本，实现起来简单方便， 节约成本，提高工作效率。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。
图1为传统SDH单板和/或SDH整机误码测试的装置示意图； 图2为本发明进行SDH单板和SDH整机误码测试的装置示意图； 图3为本发明内嵌自测模块的SDH单板的模块结构图； 图4为本发明伪随机序列发生器的电路结构图5为本发明进行SDH单板和/或SDH整机误码测试的方法流程图。
具体实施例方式
下面结合附图和具体实施方式
对本发明的技术方案作进一步更详细的描述。
如图2所示，为本发明进行SDH单板和/或SDH整机误码测试的装置示
意图。在图2中，利用现有SDH单板内部集成的伪随机码的发送和检测，结 合网管系统10的时隙配置和各待测SDH单板30的性能检测上报对待测SDH 单板30和/或SDH整机40进行误码测试。
在图2中，该装置200是一种利用伪随机序列实现SDH单板和SDH整机 误码测试的装置，包括以下两个部分网管系统IO、待测SDH单板30;待测 SDH单板30是内嵌伪随机序列发送和误码统计指示的SDH单板。 网管系统10、待测SDH单板30的测试连接关系如下 网管系统10对整个SDH系统200提供网元管理功能，将告警、性能等信 息提供给用户；
与常规业务处理单板相比，待测SDH单板30增加了以下3个功能模块 伪随机序列发生器31、伪随机序列接收器32以及比较和误码统计指示模块33， 如图3所示。
待测SDH单板30另设置一软件开关，只有当网管系统20下发命令给待 测SDH单板30，打开该开关时才使能待测SDH单板30实现伪随机序列发送 和误码统计指示。
与传统测试方法相比，图2中的装置200既没有增加额外的SDH单板，
又节省了外接的测试仪表。
如图3所示，为本发明内嵌自测模块的SDH单板的模块结构图。与传统 的SDH单板相比，待测SDH单板30是在现有的SDH单板上，内嵌了自测模 块300，该自测模块300用于产生伪随机序列、发送伪随机序列并进行误码统 计指示。
该自测模块300包括伪随机序列发生器31、伪随机序列接收器32、比 较和误码统计模块33。
这3个功能模块均由待测SDH单板30上的FPGA (Field Programmable Gate Array,现场可编程门阵列)来实现的，因此不需要增加额外的硬件资源。 如果待测SDH单板30的业务处理是采用专用ASIC (Application-Specific Integrated Circuit,专用集成电路)来实现的，芯片内部都集成了伪随机序列的 发送自测功能，直接通过配置即可实现。
伪随机序列发生器31采用ITUT推荐的El信号的测试序列，采用的是 215-1的伪随机序列，由15个D触发器和一个异或门来实现，如图4所示。
伪随机序列接收器32采用一个15bit深度的Buffer (缓存器)，其与伪随 机序列发生器31保持同步。
比较和误码统计模块33将伪随机序列发生器31和伪随机序列接收器32 的数据进行逐位比较，并将结果保存上报。
在图4中，给出本发明伪随机序列发生器的电路结构图。伪随机序列发生 器31由15个D触发器(D0…D14)和一个异或门来实现。
DO触发器的D输入端接异或门的输出；D0…D14触发器的C输入端顺次 相连，D0…D13触发器的输出端分别接后一触发器的D输入端，DO触发器的 输出、D14触发器的输出作为异或门的输入。
如图5所示，为本发明进行SDH单板和/或SDH整机误码测试的方法流 程图。该流程描述了利用伪随机序列实现SDH单板和/或SDH整机误码测试 的方法，结合图2-4，首先，网管系统IO上有开关设置，打开使能开关使能待 测SDH单板30的内嵌自测功能，关闭使能开关后，待测SDH单板30的内嵌 自测功能无效，待测SDH单板30进行业务的正常处理，默认为关闭使能开关。
使能待测SDH单板30发送伪随机序列，按照事先配置的时隙业务，穿通 所有待测SDH单板30，待测SDH单板30进行业务的正常处理，进行误码、 告警的检测，并将结果上报给网管系统10。
发送的伪随机序列穿通所有待测SDH单板30后，最终回到使能待测SDH 单板30，送入伪随机序列接收器32，通过比较和误码统计模块33进行比较后 统计出误码，并将结果上报给网管系统10;测试人员查询网管系统10后便知 道在整个测试过程中是否有误码或者告警。
在图5中，误码测试的具体步骤如下
步骤S501，网管系统10使能待测SDH单板30中的其中一块SDH单板 的伪随机序列自测功能；
步骤S502，网管系统IO进行时隙配置，将伪随机序列穿通所有待测SDH 单板30后，回到使能伪随机序列自测功能的SDH单板；
步骤S503，各待测SDH单板30进行性能检测和/或告警检测后，上报给 网管系统10;
步骤S504，根据网管系统10上报的性能计数和告警指示，实现SDH单 板和SDH整机的误码测试。
另外，本发明中所有待测SDH单板都会进行误码或告警的检测，这样进
行故障定位比较简洁方便，提高工作效率。
与现有技术相比，本发明提出的一种利用现有单板进行SDH单板和SDH 整机误码测试的装置及其方法，无需增加任何额外的硬件成本，无需增加任何 额外的成本，实现起来简单方便，节约了传统测试所需要的仪表，节省成本， 提高了工作效率。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1、一种实现SDH单板误码测试的装置，包括网管系统，其特征在于，还包括内嵌自测模块的待测SDH单板；所述网管系统使能待测SDH单板中的一块指定待测SDH单板，将所述指定待测SDH单板的伪随机序列按照业务穿通所述待测SDH单板，并回到所述指定待测SDH单板；所述指定待测SDH单板根据所述伪随机序列进行误码测试，并将误码测试结果上报给所述网管系统。
2、 根据权利要求1所述的实现SDH单板误码测试的装置，其特征在于， 所述自测模块包括伪随机序列发生器，用于产生所述伪随机序列；伪随机序列接收器，连接所述伪随机序列发生器，用于接收穿通所述待测 SDH单板后的所述伪随机序列；比较和误码统计指示模块，连接所述伪随机序列发生器、所述伪随机序列 接收器，用于比较所述伪随机序列与穿通所述待测SDH单板后的所述伪随机 序列，获取所述误码测试结果，并上报给所述网管系统。
3、 根据权利要求2所述的实现SDH单板误码测试的装置，其特征在于， 所述伪随机序列发生器、所述伪随机序列接收器、所述比较和误码统计指示模 块通过所述待测SDH单板的FPGA实现。
4、 根据权利要求2或3所述的实现SDH单板误码测试的装置，其特征在 于，所述伪随机序列发生器由D触发器和异或门组成。
5、 根据权利要求2或3所述的实现SDH单板误码测试的装置，其特征在 于，所述伪随机序列接收器为15比特深度的缓存器。
6、 根据权利要求l、 2或3所述的实现SDH单板误码测试的装置，其特 征在于，所述伪随机序列为2'5_1的伪随机序列。
7、 一种实现SDH单板误码测试的方法，其特征在于，包括步骤一，网管系统使能内嵌自测模块的待测SDH单板中的指定待测SDH 单板，将所述指定待测SDH单板的伪随机序列穿通所述待测SDH单板，并回 到所述指定待测SDH单板； 步骤二，所述指定待测SDH单板根据所述伪随机序列进行误码测试，并 将误码测试结果上报给所述网管系统。
8、 根据权利要求7所述的实现SDH单板误码测试的方法，其特征在于， 所述步骤一中，进一步包括通过所述网管系统下发命令给所述指定待测SDH单板，开启所述指定待 测SDH单板的使能开关使能所述指定待测SDH单板的步骤。
9、 根据权利要求7或8所述的实现SDH单板误码测试的方法，其特征在 于，所述步骤一中，进一步包括所述指定待测SDH单板按照配置的时隙业务将所述伪随机序列穿通所述 待测SDH单板的步骤。
10、 根据权利要求7或8所述的实现SDH单板误码测试的方法，其特征 在于，所述歩骤二中，进一步包括所述指定待测SDH单板通过比较穿通所述待测SDH单板之前、之后的所 述伪随机序列进行误码测试，获取所述误码测试结果的步骤。
11、 根据权利要求7或8所述的实现SDH单板误码测试的方法，其特征 在于，所述步骤二中，进一步包括所述待测SDH单板进行性能检测和/或告警检测，并将获取的检测结果上 报至所述网管系统的步骤。
全文摘要
本发明公开了一种实现SDH单板误码测试的装置及其方法，该装置包括网管系统，还包括内嵌自测模块的待测SDH单板；所述网管系统使能待测SDH单板中的一块指定待测SDH单板，将所述指定待测SDH单板的伪随机序列按照业务穿通所述待测SDH单板，并回到所述指定待测SDH单板；所述指定待测SDH单板根据所述伪随机序列进行误码测试，并将误码测试结果上报给所述网管系统。本发明无需增加额外的硬件成本，实现起来简单方便，节约成本，提高工作效率。
文档编号H04J3/08GK101183911SQ20071017939
公开日2008年5月21日 申请日期2007年12月12日 优先权日2007年12月12日
发明者彭祥吉 申请人:中兴通讯股份有限公司