专利名称：固态摄像器件和相机系统的制作方法
技术领域：
本发明涉及例如互补金属氧化物半导体(CMOS)图像传感器等的固态摄像器件和 相机系统。
背景技术：
电荷耦合装置(CXD)和CMOS等作为这样一种固态摄像器件(图像传感器)被广 泛用于实践中。一般说来，对于例如(XD和CMOS图像传感器等固态摄像器件，通过利用独立于固 态摄像器件的模数(AD)转换器，由光电转换器件获得的模拟信号被转换成数字数据以进 行记录。目前，为了提高处理速度并缩小尺寸，将固态摄像器件和AD转换器集成在同一个 芯片或一个封装中。已经提出多种器件以用作高速运行的固态摄像器件(参见例如日本未经审查的 专利申请公开公报 No. 2006-340044,2006-80861 和 2003-234967)。日本未经审查的专利申请公开公报No. 2006-340044揭示的固态摄像器件不仅集 成了一个或多个AD转换器，并且以列平行的方式集成了数千个AD转换器，从而实现了高速。日本未经审查的专利申请公开公报No. 2006-80861揭示的固态摄像器件包括列 平行采样保持电路，其中，多个列共享流水线型AD转换器，从而实现高速。如上述日本未经审查的专利申请公开公报No. 2006-80861揭示的技术一样，日本 未经审查的专利申请公开公报No. 2003-234967揭示的固态摄像器件也包括该列平行采样 保持电路，并使用了流水线型AD转换器。如日本未经审查的专利申请公开公报No. 2006-340044的图1所示，日本未经审查 的专利申请公开公报No. 2006-340044揭示的固态摄像器件以列平行的方式集成了数千个 AD转换器。因此，在该固态摄像器件中，AD转换器的数量以及占用面积和功耗随着分辨率的 增加而增加。此外，为了缩小该固态摄像器件中的单位AD转换器的尺寸，很难使用具有大的占 用面积且通常以高速运行的流水线型AD转换器，因而使用了相对低速的逐次逼近式AD转
换器等等。相应地，虽然已经通过平行化获得了固态摄像器件的高速度，但却存在占用面积 和功耗增加以及处理速度的增加受到限制等问题。
4
通过提供列平行采样保持电路，日本未经审查的专利申请公开公报 No. 2006-80861揭示的固态摄像器件使多个列共享AD转换器并使从摄像器件中读取信号 的时间段与AD转换的时间段相重叠。然而，当使用如日本未经审查的专利申请公开公报No. 2006-340044中使用的逐 次逼近式AD转换器时，每列在前一列完成AD转换之后才开始处理，因而，处理速度随着列 的数量而降低了。此外，日本未经审查的专利申请No. 2006-80861揭示的固态摄像器件利用流水线 型AD转换器在高吞吐量下进行AD转换，从而通过在多个列之间共享该流水线型AD转换器 来提高面积效率和处理速度。然而，由于用于模拟信号的额外采样保持电路在每列中通常使用大电容器件，因 而占用面积的增加不可忽视。此外，由于采样保持电路会产生热噪声(kT/C噪声)，所以增加采样保持装置使图 像质量降低。然而，所有流水线级并不是在所有时间运行，因此当读出或采样保持的时间段较 长时，AD转换器的运行速率降低，几乎不能表现出高速性能。日本未经审查的专利申请No. 2003-234967揭示的固态摄像器件也具有日本未经 审查的专利申请No. 2006-80861揭示的固态摄像器件的缺点。即，多个列共享AD转换器这种配置的优点在于AD转换器的占用面积和功耗减小， 并且有可能利用高速流水线型AD转换器。另一方面，用于上述配置的采样保持电路不仅(1)增加了占用面积，而且(2)成为 降低图像质量的噪声源。再者，还具有另一缺点，即AD转换器的运行速率降低了，因而(3) 难以从AD转换器充分获得高速性能。
发明内容
因此，本发明希望提供一种固态摄像器件和相机系统，它们可以免除任何采样保 持电路，并能避免由噪声增加、占用面积增加和处理速度增加而导致的图像质量的降低。根据本发明的一个实施例的一种固态摄像器件，其包括像素阵列部，其包括具有 将光信号转换为电信号的光电转换功能的以二维阵列形式布置的多个像素；像素驱动线， 其用于对应于像素的行布置而控制驱动布置在每行中的像素；信号线，其用于对应于像素 的列布置而读出布置在每列中的像素的读出信号；像素驱动单元，其用于驱动所述像素以 通过所述像素驱动线进行读出；以及读出电路，其具有将从信号线接收到的模拟信号转换 为数字信号的功能。至少布设在每行中的像素驱动线的数量或布设在每列中的信号线的数 量大于1。像素组由像素阵列部中的多个像素构成，像素的数量由布设在每行中的像素驱动 线的数量和布设在每列中的信号线的数量来确定。像素组中的像素连接至像素驱动线或信 号线中的不同线。像素驱动单元在错开相位的时序处依次驱动所述像素组中的像素，以通 过一个对应的信号线读出模拟信号。读出电路包括模数转换器，该模数转换器用于依次接 收由所述多条信号线从所述像素组中读出的模拟信号，并依次将所述模拟信号转换为数字 信号。一种根据本发明的另一种实施例的相机系统包括固态摄像器件；光学系统，其
5用于在所述固态摄像器件上形成拍摄图像；以及信号处理电路，其用于处理从所述固态摄 像器件输出的图像信号。该固态摄像器件包括像素阵列部，其包括具有将光信号转换为电 信号的光电转换功能的以二维阵列形式布置的多个像素；像素驱动线，其用于对应于像素 的行布置而控制驱动布置在每行中的像素；信号线，其用于对应于像素的列布置而读出布 置在每列中的像素的读出信号；像素驱动单元，其用于驱动所述像素以通过所述像素驱动 线进行读出；以及读出电路，其具有将从信号线接收到的模拟信号转换为数字信号的功能。 至少布设在每行中的像素驱动线的数量或布设在每列中的信号线的数量大于1。像素组由 像素阵列部中的多个像素构成，像素的数量由布设在每行中的像素驱动线的数量和布设在 每列中的信号线的数量来确定。像素组中的像素连接至像素驱动线或信号线中的不同线。 像素驱动单元在错开相位的时序处依次驱动所述像素组中的像素，以通过一个对应的信号 线读出模拟信号。读出电路包括模数转换器，该模数转换器用于依次接收由所述多条信号 线从所述像素组中读出的模拟信号，并依次将所述模拟信号转换为数字信号。根据本发明的实施例，免除了任何采样保持电路，可避免由噪声增加、占用面积增 加和处理速度增加而导致的图像质量的降低。
图1示出了根据本发明的一种实施例的固态摄像器件的配置示例。图2示出了根据本实施例的具有四个晶体管的CMOS图像传感器的像素示例。图3示出了典型流水线型AD转换器的配置示例。图4是根据本实施例的CMOS图像传感器进行的像素读出和AD转换操作的时序 图。图5是根据本实施例的CMOS图像传感器进行的像素读出和AD转换操作的另一时 序图。图6是像素读出、复用器的选择操作以及AD转换操作的时序图，其示出了驱动根 据本实施例的整个CMOS图像传感器的示例。图7示出了根据本发明的另一实施例的固态摄像器件(CMOS图像传感器)的配置 示例。图8是根据另一实施例的CMOS图像传感器进行的像素读出和AD转换操作的时序 图。图9示出了驱动根据另一实施例的整个CMOS图像传感器的示例。图10示出了根据本发明的再一实施例的固态摄像器件(CMOS图像传感器)的配
置示例。图11示出了驱动根据再一实施例的整个CMOS图像传感器的示例。图12示出了根据本发明的又一实施例的固态摄像器件(CMOS图像传感器)的配
置示例。图13是典型的背照射式CMOS图像传感器的简化剖面图。图14A和图14B示出了可被本发明的实施例减小的噪声和占用面积。图15示出了应用了根据本 明的一种实施例的固态摄像器件的相机系统的配置 示例。
具体实施例方式结合附图按下列顺序说明
具体实施例方式1.实施例(固态摄像器件的第一示例配置)2.另一实施例(固态摄像器件的第二示例配置)3.再一实施例(固态摄像器件的第三示例配置)4.又一实施例(固态摄像器件的第四示例配置)5.又一实施例(相机系统的示例配置)1.实施例图1示出了根据本发明的一种实施例的固态摄像器件的配置示例。下面将利用互补金属氧化物半导体(CMOS)图像传感器作为固态摄像器件来解释 本实施例。CMOS图像传感器10包括像素阵列部110、用作像素驱动单元的行扫描电路120、 复用器组130、流水线型AD转换器组140、存储器阵列组150以及水平选择电路160。读出电路由复用器组130、流水线型AD转换器组140、存储器阵列组150以及水平 选择电路160构成。像素阵列部110包括以MR XN列的二维阵列(矩阵)形式排列并用于进行光电 转换的多个像素电路110a。例如，图1表示了像素电路110a排列为10X10矩阵形式的像素阵列部110。在本实施例中，用于驱动每个像素行的多条水平像素驱动线k(k0 k3)设置在每 行中，水平像素驱动线k0 k3连接至对应行中的像素之一。与设置在每行中的水平像素驱动线k0 k3的数量具有相同数量的像素电路110a 构成像素组PG0、PG1、…。像素组PG0、PG1、…中的多个像素电路110a连接至不同的水平像素驱动线k0 k3。用于从像素读出输出信号的垂直信号输出线vsl也连接至每列，并且多列共享单 个AD转换器。图2示出了根据本实施例的包括四个晶体管的CMOS图像传感器的像素的示例。像素电路110a包括光电转换器件111，所述光电转换器件111例如包括光电二极 管(PD)。像素电路110a进一步包括四个晶体管，即包括传输晶体管112、复位晶体管113、 放大晶体管114和选择晶体管115，它们用作单个光电转换器件111的有源器件。光电转换器件111通过光电转换将入射光转换为对应于光量的电荷(此处为电
子)量。传输晶体管112连接在光电转换器件111和用作输出节点的浮动扩散部FD之间， 传输晶体管112的栅极(传输栅极)通过传输控制线LTRG接收作为控制信号的传输信号 TRG。这使传输晶体管112能将由光电转换器件111进行光电转换后的电子传输至浮动 扩散部FD。
7
复位晶体管113连接在电源线LVREF和浮动扩散部FD之间，复位晶体管113的栅 极通过复位控制线LRST接收用作控制信号的复位信号RST。这使复位晶体管113能将浮动扩散部FD的电位复位为电源线LVREF的电位。放大晶体管114的栅极连接至浮动扩散部FD。放大晶体管114通过选择晶体管 115连接至垂直信号输出线vsl，以与像素部外部的恒流源一起形成源极跟随器。将用作对应于地址信号的控制信号的选择信号SEL通过选择控制线LSEL提供给 选择晶体管115的栅极以使得选择晶体管115导通。当选择晶体管115导通时，放大晶体管114将浮动扩散部FD的电位放大，并将对 应于该电位的电压输出至垂直信号输出线vsl。将从每个像素输出的电压通过垂直信号输出线vsl输入到列读出电路的复用器 组130中的对应复用器。一组分别连接到像素阵列部110的复位控制线LRST、传输控制线LTRG以及选择控 制线LSEL构成作为每行中的多条布线的水平像素驱动线k0 k3。换句话说，水平像素驱动线k0由三条控制线构成，即由复位控制线LRST0、传输控 制线LTRG0以及选择控制线LSEL0构成。同样地，水平像素驱动线kl由三条控制线构成，即由复位控制线LRST1、传输控制 线LTRG1以及选择控制线LSEL1构成。水平像素驱动线k2由三条控制线构成，即由复位控制线LRST2、传输控制线LTRG2 以及选择控制线LSEL2构成。水平像素驱动线k3由三条控制线构成，即由复位控制线LRST3、传输控制线LTRG3 以及选择控制线LSEL3构成。在根据本实施例的像素阵列部110中，在每行中布设有四条水平像素驱动线k0 k3。据此，每行中的四个连续列的像素电路110a分别连接到水平像素驱动线k0 k3。 然后下面四个连续列的像素电路分别连接到水平像素驱动线k0 k3。以图1中的第0行为例，第0列中的像素电路110-a连接到水平像素驱动线k0，第 1列中的像素电路llOa-1连接到水平像素驱动线kl。此外，第2列中的像素电路llOa-2 连接到水平像素驱动线k2，第3列中的像素电路llOa-3连接到水平像素驱动线k3。第4列中的像素电路llOa-4连接到水平像素驱动线k0，第5列中的像素电路 110a-5连接到水平像素驱动线kl。再者，第6列中的像素电路llOa-6连接到水平像素驱 动线k2，第7列中的像素电路llOa-7连接到水平像素驱动线k3。 随后的像素电路以相同的方式连接。简言之，根据本实施例，当x条水平像素驱动线连接至每行时，将x个连续列的像 素电路视作每行中的单个行像素组PG0、PG1、…，像素电路110a连接至每个行像素组中的 不同水平像素驱动线。在列方向上的多个像素组有可能在重叠时间段的不同时序处被读出。根据本实施例，用于读出的水平同步信号的相位对于多个像素组的每一个像素彼 此都不同，由此才可共享一个AD转换器来读出多个像素。行扫描电路120驱动包括复位控制线LRST、传输控制线LTRG和选择控制线LSEL
8的水平像素驱动线k0 k3，以在列方向上的多个像素组中在重叠时间段的不同时序处被读出。行扫描电路120控制设置在像素阵列部110的任意行中的像素电路110a的运行。 行扫描电路120通过控制线LSEL、LRST和LTRG控制各个像素电路110a。复用器组130包括对应于像素阵列部110中的行像素组PG0、PG1、…设置的复用 器 130-0,130-1,…。复用器130-0、130-1、…中的每一个连接至x条(此例中为四条)垂直信号输出 线vsl，以与每个行像素组PG0、PG1、…中的每个像素电路110a相连接。如上所述，根据本实施例，由于每行中布设在一起的水平像素驱动线k0 k3的读 出时序是不同的，因此由X条垂直信号输出线vsl读取的模拟信号的读出时序被错开。复用器130-0、130-1、…依次选择由x条已连接的垂直信号输出线vsl读取的模 拟信号VSL，并将模拟信号VSL传输至流水线型AD转换器组140中的对应AD转换器。复用器130-0、130-1、…中的每一个包括连接至x条垂直信号输出线vsl的开关 SW0 SW3。通过与每行中布设在一起的水平像素驱动线k0 k3的读出时序相对应的选择信 号m0 m3，开关SW0 SW3被依次接通和关断。在图1中，复用器130-0的开关SW0连接至第0列中的垂直信号输出线vslO，开 关SW1连接至第1列中的垂直信号输出线vsll。此外，复用器130-0的开关SW2连接至第 2列中的垂直信号输出线vsl2，开关SW3连接至第3列中的垂直信号输出线vsl3。复用器130-1的开关SW0连接至第4列中的垂直信号输出线vsl4，开关SW1连接 至第5列中的垂直信号输出线vsl5。此外，复用器130-1的开关SW2连接至第6列中的垂 直信号输出线vsl6，开关SW3连接至第7列中的垂直信号输出线vsl7。流水线型AD转换器组140包括对应于复用器130-0、130-1、…而设置的AD转换 器140-0、140-1、…，而复用器130-0、130-1、…是对应于复用器组130的行像素组PG0、 PG1、…而设置的。AD转换器140-0、140_1、…中的每一个都能进行所谓的流水线操作，而且包括多 个级以依次接收输入。图3示出了典型流水线型AD转换器的配置示例。图3所示的流水线型AD转换器包括n级141_0 141-(n_l)。每一级141 (-0 -(n-1))包括用于对来自上一级的输出进行采样的采样保持电 路(SHA) 1411、k位AD转换器1412以及k位数模转换器(DAC) 1413。每一级141 (-0 -(n-l))进一步包括模拟加减法器1414以及放大器1415。每一级的转换比特率可以为任意等级，比如为1位、设置两个阈值并输出三个值 的1. 5位以及设置三个阈值的2位，该转换比特率可相对于每一级经常变化。例如，当每一级的转换比特率是1位时，4或16个级的流水线配置构成16位AD转 换器。这种情况下，一旦在第一级中完成1位AD转换，信号被传送至下一级，从而第一级可 接收下一个输入信号。这就需要按照对应于流水线型AD转换器的吞吐量的时间，使得水平像素驱动线 k0 k3的读出时序依次错开。
存储器阵列组150分成存储器组150-0、150_1、…，它们各自包括对应于流水线型 AD转换器组140中的AD转换器140-0、140-1、…的m个(该示例中为四个)存储器M0 M3。每个存储器组150-0、150-1、…中的四个存储器M0 M3在其中存储(锁存)从 一个对应的AD转换器140-0、140-1、…中接收到的数字数据。水平选择电路160包括水平扫描电路161、水平传输线162以及选择线LS10 LS17、…，选择线LS10 LS17、…设置在存储器组150-0、150-1、…的存储器M0 M3的 读出端口和水平传输线162之间。水平选择电路160包括选择性地驱动开关SW10 SW17、…的选择线LS10 LS17、…。水平扫描电路161依次驱动选择线LS10 LS17、...，以控制开关SW10 SW17、… 接通和关断，并使水平传输线162读出来自存储器组150-0、150-1、…中的存储器M0 M3 的数据。由水平传输线162传输的数据通过放大器(未示出)被输入到信号处理器以形成
二维图像。图4是根据本实施例的CMOS图像传感器进行的像素读出和AD转换操作的时序 图。图5是根据本实施例的CMOS图像传感器进行的像素读出和AD转换操作的另一时 序图。图6图示了驱动根据本实施例的整个CMOS图像传感器的示例。图6示出了像素 读出、复用器的选择操作以及AD转换操作的时序。如上所述，根据本实施例，四条水平像素驱动线k0 k3在每行中布设，用m0 m3 表示用于切换输出信号以共享AD转换器的复用器130的选择信号(脉冲信号)。在根据本实施例的CMOS图像传感器100中，多条水平像素驱动线在每行中布设， 单条垂直信号输出线在每列中布设。在每行中布设在一起的多条(该示例中为四条)水平像素驱动线kl、k2、k3和k4 连接至不同列中的像素，并能通过行扫描电路120在不同的时序驱动这些像素。如图4 6所示，由于被行扫描电路120所驱动，相对于每列，第i像素行的读出 通过水平像素驱动线kl、k2、k3和k4在不同的相位开始。换言之，行扫描电路120在以相 位ph错开的时序处驱动并读出像素组PG的四个像素。一旦读出完成，将由复用器130-0、130_1、…选定的模拟信号输入至流水线型AD 转换器140-0、140-1、…，复用器130-0、130-1、…配置用于选择列以输出像素并从像素读
出o根据本实施例，像素阵列部110中的多个(该示例中为四个)列共享单个AD转换 器，通过行扫描电路120等使得读出该共享像素的时序的相位错开。这就允许根据本实施例的CMOS图像传感器100免除采样保持电路，从而减小了采 样保持电路的电路占用面积，并避免了由采样保持电路产生的热噪声(kT/C噪声)导致的 图像质量的降低。此外，由于不需花费时间进行采样和保持，通过使读出时间与共享AD转换器的像素驱动线的数量相匹配来提高AD转换器的运行速率，可实现高的帧率。2.另一实施例图7示出了根据本发明的另一实施例的固态摄像器件(CMOS图像传感器)的配置 示例。根据另一实施例的CMOS图像传感器100A与根据前述的实施例的CMOS图像传感 器100的区别在于，在每行中布设一条水平像素驱动线k，并且在每列中布设多条(该示例 中为四条)垂直信号输出线vsl。CMOS图像传感器100A包括布设在每列中的四条垂直信号输出线，每四行垂直信 号输出线vslO vsl3连接至每个像素电路110a。垂直信号输出线vslO vsl3布设在每列中，且垂直信号输出线vslO vsl3共 享单个AD转换器。这种情况下，在列方向上的四个连续像素构成像素组PGA，行扫描电路120A以错 开的相位驱动并读取像素组PGA中的每个像素。图8是根据本实施例的CMOS图像传感器进行的像素读出和AD转换操作的时序 图。图9示出了驱动根据本实施例的整个CMOS图像传感器的示例。图9示出了像素 读出、复用器的选择操作和AD转换操作的时序。如上所述，根据本实施例，例如，四条垂直信号输出线vslO vsl3布设在每列中。 此外，用m0 m3表示用于切换输出信号以共享AD转换器的复用器130A-0 130A_10(N) 的选择信号(脉冲信号)。复用器130A-0 130A-N通过选择信号m0 m3被依次接通和关断，以选择由垂直 信号输出线vslO vsl3读取的模拟信号并将这些信号输出到对应的AD转换器140A-0 140A-10(N)。根据本实施例，布设在每列中的多条垂直信号输出线vsl共享一个AD转换器。例如，第i行、第(i+1)行、第(i+2)行以及第(i+3)行在重叠时间段的不同时序 处被读出，并分别输出至同一像素列中的垂直信号输出线vslO vsl3。它们由复用器130A_i在读出时序被选中，并输入至AD转换器140A_i，借此可实现 如图8所示的驱动操作。在水平选择电路160A中，每个开关SW10A SW17A包括四个开关。根据本实施例，可获得与上述的实施例相似的效果。3.再一实施例图10示出了根据本发明的再一实施例的固态摄像器件(CMOS图像传感器)的配
置示例。根据再一实施例的CMOS图像传感器100B包括由根据前述的实施例的CMOS图像 传感器100和CMOS图像传感器100A结合而成的像素读出配置。根据再一实施例，在同一时间段共享一个流水线型AD转换器的像素可以是以二 维矩阵布置的任意nXm像素。在根据本实施例的CMOS图像传感器100B中，多条(本示例中为四条)水平像素 驱动线k布设在每行中，多条(本示例中为四条)垂直信号输出线vsl布设在每列中。
11
在CMOS图像传感器100B中，例如，在4X4像素组PGB0的情况下，如图10所示， 按照像素电路110a的附图标记从1 3的顺序，在以ph错开的相位处读出像素。响应于在错开的相位处的读出的完成，复用器130B-0选择一个输入到AD转换器 140B-0。由AD转换器转换的数字信号存储在存储器150B-0和150B-1中，然后依次由水平 选择电路160B选择并输出。根据本实施例，多个列中的多条垂直信号输出线共享单个AD转换器。图11示出了驱动根据本实施例的整个CMOS图像传感器的示例。图11示出了像 素读出、复用器的选择操作和AD转换操作的时序。如上所述，此处假设每个AD转换器140B-0和140B-1包括16个级，并且4X4个 像素构成每个像素组PGB0和PGB 1。如图10所示，四条水平像素驱动线kl、k2、k3和k4布设在每行中，四条垂直信号 输出线vslO vsl3布设在每列中。每组的4X4或16条垂直信号输出线由复用器130B-0和130B-1选择并输入到 AD转换器140B-0和140B-1。复用器130B-0和130B-1基于选择信号(脉冲信号)m0、ml、 m2、...和ml5来选择垂直信号输出线vsl。行扫描电路120B在错开的相位处依次开始对每行中的水平像素驱动线k0 k3 进行读出操作，并且一旦完成读出，就基于选择信号m0 ml5依次将信号输入到AD转换器 140B-0 和 140B-1。将输入到AD转换器140B-0和140B-1的信号在第1AD级#1中进行处理，然后传 输到后面的AD级(#2，#3，...)。由于一旦前面的信号被传输到下一级便可接收随后的输入信号，通过将读出的相 位偏移与AD级的周期相匹配，便可在不使用采样保持电路的情况下实现多个行共享AD转 换器以及高速处理。4.又一实施例图12示出了根据本发明的又一实施例的固态摄像器件(CMOS图像传感器)的配
置示例。根据本实施例的CMOS图像传感器100C采用了另一种配置的读出电路，其包括复 用器组130C、AD转换器组140C、存储器组150C和水平选择电路160C。AD转换器等可设置在像素阵列部的上面和下面，通过通孔和凸块的连接，通过利 用电路的层叠结构(三维结构)，以二维排列的像素为单位来共享AD转换器。针对有限数量的布线，利用三维结构以二维排列的像素为单位来共享AD转换器 能够获得高度平行的AD转换，从而实现了更快速的摄像。在两层或更多层的层叠结构中，在像素阵列部110C (光检测器部分)之后，通过任 意界线可将复用器组130C、AD转换器组140C、存储器组150C和包括水平选择电路160C的 读出电路分层。图12示出了分成两层的CMOS图像传感器100C的配置示例。上面给出了根据本发明的四种实施例的固态摄像器件(CMOS图像传感器)的说明。
12
通过典型的图像传感器，因为光是从布线层的一侧发射到光接收单元(光电二极 管)，随着每行和每列中布线数量的增加，开口率可能变低或者光可能被布线层散射，从而 会不利地降低敏感度。通过采用如下这样一种结构，即采用光照射在光接收单元的与布线层相反的表面 (以下称为背面)上的结构，可避免因布线的增加而导致的开口率的减小和占用面积的增 加。图13是典型背照射式CMOS图像传感器的简化剖面图。CMOS图像传感器200包括这样一种背照射式结构，在该背照射式结构中，布线层220形成于形成有光电二极管211的硅层210的表面上，可见光进入硅层210的另一侧，即 进入与布线层220相反的表面(背面)。该结构无需考虑将光接收表面用于布线，从而使布线具有更好的灵活性。在图13中，附图标记230表示基板支撑材料，附图标记241表示由SiO2形成的绝 缘膜，附图标记242表示遮光膜，附图标记242a表示开口，附图标记243表示绝缘膜，附图 标记244表示滤色器，以及附图标记245表示微透镜。如上所述，这些实施例提供了以下效果。通过该固态摄像器件，可以小的占用面积和低的噪声实现高速的AD转换。此外，通过使用光进入与布线层相反的背面的背照射式摄像设备，水平像素驱动 线或垂直信号输出线可布设在一个像素域上，从而避免了因布线的增加而导致的开口率的 减小和占用面积的增加。图14A和图14B示出了可通过本发明的实施例减小的噪声和占用面积。以具有八百万(4，000列X 2，000行)像素并且每个像素的面积为2 μ mX 2 μ m的 图像传感器为例。并且出于简化的目的，假设采样保持电路的容量为IfF/l μ m2，元件之间没有间隙 或布线区域。图14A示出了采样保持电路使用的容量与采样保持电路产生的噪声量以及采样 保持电路占用的面积之间的关系。图14B示出了采样保持电路使用的容量与采样保持电路相对于像素域的面积比 以及采样保持电路的噪声比之间的相互关系，其中假设读出噪声的典型值为150yVrmS。虽然可通过增加容量来减少噪声，但是采样保持电路所产生的噪声占了总噪声的 10% 30%，显著地降低了图像质量。此外，为了将噪声降低到总噪声的大约10%，应当占用摄像面积的几倍，这是不现 实的。采样保持电路所允许的面积实质上可为摄像面积的大约20%，这意味着采样保持 电路产生了大约30%的噪声。因为本发明的实施例免除了任何的采样保持电路，所以面积和噪声不会被采样保 持电路增加，从而能够以小的占用面积和低的噪声实现高速摄像。具有如此效果的固态摄像器件可作为摄像器件用于数码相机和摄像机。5.又一实施例图15示出了应用根据本发明的又一实施例的固态摄像器件的相机系统的配置示例。如图15所示，相机系统300包括摄像器件310，CMOS图像传感器(固态摄像器 件)100、100A、100B或100C可用作该摄像器件310。相机系统300进一步包括将入射光引入(在像素域上形成拍摄图像)摄像器件 310的像素域的光学系统，该光学系统例如是将入射光(图像光)聚焦在摄像表面上的透镜 320。
相机系统300包括驱动摄像器件310的驱动电路(DRV) 330和处理来自摄像器件 310的输出信号的信号处理电路(PRC) 340。驱动电路330包括产生多个时序信号的时序发生器(未示出)，所述时序信号包括 用于驱动摄像器件310中的电路的开始脉冲和时钟脉冲，并基于预定的时序信号驱动摄像 器件310。信号处理电路340对来自摄像器件310的输出信号进行预定的信号处理。将由信号处理电路340处理的图像信号记录在比如存储器等记录媒介上。将记录 媒介上记录的图像信息通过打印机等以硬拷贝的方式输出。或可将由信息处理电路340处 理的图像信号作为动态图像显示在包括液晶显示器等的显示器上。如上所述，通过利用前述的摄像器件100、100A、100B或100C作为比如数字静物照 相机等摄像设备中的摄像器件，可获得低功耗的高精度相机。本领域的技术人员应当明白，在不脱离所附权利要求及其等同方案的范围内，根 据设计需要和其它因素可出现各种变化、组合、子组合和替代。
权利要求
一种固态摄像器件，其包括像素阵列部，其包括具有将光信号转换为电信号的光电转换功能的以二维阵列形式布置的多个像素；像素驱动线，其用于对应于所述像素的行布置而控制驱动布置在每行中的所述像素；信号线，其用于对应于所述像素的列布置而读出布置在每列中的所述像素的读出信号；像素驱动单元，其用于驱动所述像素以通过所述像素驱动线而进行读出；以及读出电路，其具有将从所述信号线接收到的模拟信号转换为数字信号的功能；其中，至少布设在每行中的像素驱动线的数量或布设在每列中的信号线的数量大于1，由所述像素阵列部中的多个像素构成像素组，像素的数量由布设在每行中的像素驱动线的数量和布设在每列中的信号线的数量来确定，所述像素组中的像素连接至所述像素驱动线或所述信号线中的不同线，所述像素驱动单元在错开相位的时序处依次驱动所述像素组中的像素，以通过一条对应的信号线读出所述模拟信号，并且，所述读出电路包括模数转换器，所述模数转换器用于依次接收由多条所述信号线从所述像素组中读出的模拟信号，并依次将所述模拟信号转换为数字信号。
2.根据权利要求1所述的固态摄像器件，其中，多条所述像素驱动线布设在每行中，所述像素组由多个列中的多个所述像素构成，所述信号线之一布设在每列中，并且，所述多个列共享所述读出电路中的单个模数转换器。
3.根据权利要求1所述的固态摄像器件，其中，多条所述信号线布设在每列中，所述像素组由多个行中的多个所述像素构成， 所述像素驱动线之一布设在每行中，并且，布设在每列中的多条所述信号线共享所述读出电路中的单个模数转换器。
4.根据权利要求3所述的固态摄像器件，其中， 多条所述像素驱动线布设在每行中，多条所述信号线布设在每列中，所述像素组由多个列中的多个像素以及多个行中的多个像素构成，并且， 布设在所述多个列中的多条所述信号线共享所述读出电路中的单个模数转换器。
5.根据权利要求1-4中任一项所述的固态摄像器件，其中，所述模数转换器是包括多 个级的流水线型模数转换器，所述流水线型模数转换器能依次接收输入并能实施流水线操作。
6.根据权利要求5所述的固态摄像器件，其中，所述像素驱动单元按照与所述流水线 型模数转换器的吞吐量相对应的时间，依次错开由所述像素驱动线进行的读出的驱动操 作。
7.根据权利要求1-6中任一项所述的固态摄像器件，其中，具有光电转换功能的光检 测器和外围电路形成为层叠结构，并且，每个二维阵列中的所述光检测器共享所述模数转 换器。
8.根据权利要求1-7中任一项所述的固态摄像器件，其中，所述固态摄像器件采用背照射式结构，在所述背照射式结构中，光从与布线层相反的表面进入具有光电转换功能的 所述光检测器，并且，所述像素驱动线和所述信号线中的至少之一布设在所述光检测器的区域上。
9. 一种相机系统，其包括 固态摄像器件；光学系统，其用于在所述固态摄像器件上形成拍摄图像；以及 信号处理电路，其用于处理从所述固态摄像器件输出的图像信号， 其中，所述固态摄像器件包括像素阵列部，其包括具有将光信号转换为电信号的光电转换功能的以二维阵列形式布 置的多个像素；像素驱动线，其用于对应于所述像素的行布置而控制驱动布置在每行中的所述像素； 信号线，其用于对应于所述像素的列布置而读出布置在每列中的所述像素的读出信号；像素驱动单元，其用于驱动所述像素以通过所述像素驱动线进行读出；以及 读出电路，其具有将从所述信号线接收到的模拟信号转换为数字信号的功能， 其中，至少布设在每行中的所述像素驱动线的数量或布设在每列中的所述信号线的数 量大于1，所述像素组由所述像素阵列部中的多个像素构成，像素的数量由布设在每行中的像素 驱动线的数量和布设在每列中的信号线的数量来确定，所述像素组中的像素连接至所述像 素驱动线或所述信号线中的不同线，所述像素驱动单元在错开相位的时序处依次驱动所述像素组中的像素，以通过一个对 应的所述信号线读出模拟信号，并且，所述读出电路包括模数转换器，所述模数转换器用于依次接收由多条所述信号线从所 述像素组中读出的模拟信号，并依次将所述模拟信号转换为数字信号。
全文摘要
一种固态摄像器件包括包括多个像素的像素阵列部、用于控制驱动每行像素的像素驱动线、用于读出每列像素的模拟信号的信号线、用于驱动像素以通过像素驱动线进行读出的像素驱动单元、以及能将模拟信号转换为数字信号的读出电路。至少像素驱动线的数量或信号线的数量大于1，每个像素组中的像素连接至像素驱动线或信号线的不同线。像素驱动单元在切换定时中依次驱动所述像素组中的像素，读出电路包括AD转换器，所述AD转换器依次接收来自所述像素组的模拟信号并依次将模拟信号转换为数字信号。本发明免除了任何采样保持电路，可避免由噪声增加、占用面积增加和处理速度增加而导致的图像质量的降低。
文档编号H04N5/357GK101860688SQ20101013695
公开日2010年10月13日 申请日期2010年3月31日 优先权日2009年4月8日
发明者大池祐辅, 榊原雅树, 田浦忠行 申请人:索尼公司