专利名称：固态成像设备的制作方法
技术领域：
本发明涉及固态成像设备。
背景技术：
作为MOS型固态成像设备，公开了一种具有按二维阵列排列的像素的结构，所述二维阵列的每一列设置有信号保持电容器和信号保持电容器的开关单元(日本专利申请公开No. 2001-230974)。而且，公开了一种结构，该结构具有为每一列提供的运算放大器、信号保持电容器和信号保持电容器的开关单元，作为通过放大信号以提高固态成像设备的信噪比来限制随机噪声的放大的单元(No. 2008-278460)日本专利申请公开)。此外，日本专利申请公开No. 2008-263298公开了使用CMOS开关作为信号保持电容器的开关。通过使用 CMOS开关作为信号保持电容器的开关，比起只使用NMOS晶体管作为开关的结构，该结构能够把更高的电压加载到信号保持电容器，从而能够提高信号保持电容器中的动态范围。发明人发现了一个问题，即，当强点光源入射在使用CMOS开关作为信号保持电容器的开关的结构中的像素区域上时，在光点的任一侧上出现了白色或者黑色条带。发现这个问题是由下述事实引起的，即并非构成成像平面的整个区域中的CMOS开关的所有NMOS 晶体管和PMOS晶体管都同时从导通状态转换到非导通状态。一般知道在NMOS晶体管和PMOS晶体管的导通/关断期间栅极电位的变化通过 MOS晶体管寄生电容导致漏极侧的电位波动。如果NMOS晶体管和PMOS晶体管被几乎同时关断，则CMOS开关中的电位波动被抵消。但是，如果一个CMOS开关早于另一个CMOS开关被关断，则当较晚的CMOS开关被关断时在晶体管的漏极或者源极中加载的信号电位波动。 如果这种波动同等地出现在整个成像区域中，既不出现白色条带也不出现黑色条带。发现如果NMOS晶体管和PMOS晶体管在一个区域中几乎被同时关断，但是在整个成像区域中的其他区域中不被同时关断，则所加载的信号的电位在两个区域之间不同，这导致了白色条带和黑色条带的现象。当很多像素输出被偏置到象强点光源那样的特定电位的信号时，NMOS晶体管或者 PMOS晶体管被导通。由于MOS晶体管在关断状态中比在导通状态中具有更大的栅极寄生电容，在具有很多与其相连的导通状态MOS晶体管的控制线和具有很多与其相连的关断状态MOS晶体管的控制线之间，在寄生电容方面将存在显著差异。这导致了通过控制线传送的脉冲中的延迟，从而导致了 NMOS晶体管和PMOS晶体管之间在导通/关断定时上的差别。 以此方式，强点光源导致了图像中的白色条带和黑色条带。
发明内容
本发明的目的是提供一种能够防止图像质量被强点光源导致的白色条带或者黑色条带降低的固态成像设备。本发明提供了一种固态成像设备，包括多个信号线，信号从多个像素中的每一个被输出到所述多个信号线中的每一个；多个第一保持电容器，用于保持从所述多个信号线中的每一个输出的信号；排列在所述多个信号线和所述多个第一保持电容器之间的多个第一 CMOS开关，所述多个第一 CMOS开关中的每一个包括第一 NMOS晶体管和第一 PMOS晶体管；电气连接到多个第一 NMOS晶体管的栅极的第一控制线；和电气连接到多个第一 PMOS 晶体管的栅极的第二控制线，其中，所述第一和第二控制线提供不同定时的信号，使得关断所述第一 NMOS晶体管的定时从关断所述第一 PMOS晶体管的定时偏移。参考附图，从示范性实施例的下列描述，本发明的进一步特征将变得清晰。
图1是示出根据本发明第一实施例的固态成像设备的结构例子的框图。图2是示出图1中所示的固态成像设备的详细结构例子的图。图3是示出第一实施例的固态成像设备的操作例子的时序图。图4A和4B是示出信号保持电容器中NMOS晶体管的工作点的图。图5是按行设置的运算放大器、CMOS开关和信号保持电容器的图。图6是第一实施例的固态成像设备中的控制单元的结构例子的图。图7是示出第一实施例的固态成像设备的工作例子的另一个时序图。图8是示出根据本发明第二实施例的固态成像设备的控制单元的结构例子的图。图9是示出根据本发明第三实施例的固态成像设备的结构例子的框图。图10是示出图9中所示的固态成像设备的详细结构例子的图。图11是示出第三实施例的固态成像设备的操作例子的时序图。图12是示出根据本发明第三实施例的固态成像设备的操作例子的另一个图。图13是示出根据本发明第四实施例的固态成像设备的结构例子的框图。
具体实施例现在将根据附图详细描述本发明的优选实施例。(第一实施例)图1是示出根据本发明第一实施例的固态成像设备的结构例子的方框图。固态成像设备包括像素阵列A、像素恒流源102、垂直扫描电路103、信号放大器单元104、信号保持单元105、从信号放大器单元104到信号保持单元105的信号写控制单元106、开关107、水平扫描电路108和输出放大器109。像素阵列A具有像素101。在这个图中，像素101按矩阵排列，形成了行和列。尽管在图1中像素阵列A由三行乘以三列的像素101组成，但是那仅是为了描述简单，并非旨在把像素阵列A的结构限制于此。像素101具有通过光电转换产生电信号的光电转换部分。信号从像素101被输出到列信号线110。为列信号线110和信号保持单元105之间的电气路径提供了信号放大器单元104，用于放大来自列信号线110 的信号。信号保持单元105保持由信号放大器单元104读取的信号。输出放大器109适于通过开关107读出保持在信号保持单元105中的信号。可以为一列或更多列提供信号放大器单元104和信号保持单元105。垂直扫描电路103通常包括移位寄存器，并从像素阵列A 选择行。水平扫描电路108通常包括移位寄存器，并从像素阵列A选择列。在这个例子中， 通过选择性地激活开关107以使信号从信号保持单元105被转移到输出放大器109来从像素阵列A选择列。
图2是示出像素101、信号放大器单元104和信号保持单元105的详细结构例子的图。像素101包括例如光电二极管(光电转换部分)201、转移晶体管202、放大器晶体管 (源极跟随器晶体管)203、复位晶体管204和选择晶体管205。光电二极管201通过光电转换产生电信号。由光电二极管201中的光电转换产生的电荷被转移晶体管202转移到浮动扩散(此后称为FD)217。这个电荷决定了 FD 217的电位。FD 217是与放大器晶体管203 的栅极公共的节点。基于转移到FD 217的电荷的信号被放大器晶体管203放大并通过选择晶体管205输出到列信号线110。列信号线110被连接到像素恒流源102以形成源极跟随器电路。信号放大器单元104包括例如箝位电容206、反相放大器207、反馈电容208和箝位开关209。列信号线110电气连接到信号放大器单元104中的箝位电容206的一端。在这个图中，它们被直接相互连接，但是也可以通过开关连接。反馈电容208和箝位开关209 被串联在反相放大器207的输入端和输出端之间。信号放大器单元104的输出端电气连接到信号保持单元105。信号保持单元105包括例如开关211n、211p、212n、212p，保持电容器 213和214。优选地，保持电容器213和214具有相同的电容。信号放大器单元104的输出端分别通过开关211n、211p、212n、212p被连接到保持电容器213和214。控制单元106控制开关211n、211p、212n和212p。当列选择开关215和216根据从水平扫描电路108提供的PH脉冲被导通时，被保持在保持电容器213和214中的信号被转移到输出放大器109。 保持电容器213和214分别保持N(噪声)输出和S(光信号)输出，并且输出放大器109 放大N输出和S输出之间的差。 各列中的第一保持电容器214保持从各列中的列信号线110输出的信号。在列信号线110与第一保持电容器214之间的电气路径中提供包括第一 NMOS晶体管212η和第一 PMOS晶体管212ρ的第一 CMOS开关。NMOS晶体管是N沟道MOS场效应晶体管，而PMOS晶体管是P沟道MOS场效应晶体管。被提供以脉冲PTS的第一控制线电气连接到列中每个第一 CMOS开关的第一 NMOS晶体管212η的栅极。被提供以脉冲PTS_b的第二控制线电气连接到列中每个第一 CMOS开关的第一 PMOS晶体管212p的栅极。在像素101保持复位的同时各列中的第二保持电容器213保持从各列中的列信号线110输出的信号。在信号线110与第二保持电容器213之间的电气路径中提供包括第二 NMOS晶体管211η和第二 PMOS晶体管211ρ的第二 CMOS开关。被提供以脉冲PTN的第三控制线电气连接到各列中每个第二 CMOS开关的第二 NMOS晶体管211η的栅极。被提供以脉冲PTN_b的第四控制线电气连接到各列中每个第二 CMOS开关的第二 PMOS晶体管211p的棚极。图3是示出图1和图2中所示的固态成像设备的操作例子的时序图。将参考图3 描述固态成像设备的操作。此后假设每一个晶体管被高电平脉冲激活。在时间tl，被提供到选择晶体管205的栅极的选择信号PSEL上升到高电平。这使得选择晶体管205导通，并激活放大器晶体管203。在这种状态中，复位信号PRES处于高电平，复位晶体管204被导通，并且FD 217被复位电位SVDD复位。在时间t2，箝位脉冲PCOR上升到高电平，这使得箝位开关209导通，并且反相放大器207起到单位增益缓冲器的作用，并输出VCOR的电位。 在时间t3，被提供给复位晶体管204的栅极的复位信号PRES下降到低电平，这关断复位晶体管204，使FD 217的电位浮动，并且列信号线110的参考电位VN被决定。在时间t4，箝位脉冲PCOR下降到低电平，这关断箝位开关209，并且列信号线110的参考电位VN被箝位。在时间t5，PTN脉冲上升到高电平并且PTN_b脉冲下降到低电平，这导通信号保持单元105 的开关211η和211ρ，并且开始把叠加了反相放大器207的偏置电压的VCOR电压的值写入保持电容器213。在时间t6，PTN脉冲下降到低电平，并且PTN_b上升到高电平，这关断开关211η和211ρ，并且写入结束。在时间t7，被提供到像素101的转移晶体管202的栅极的转移脉冲PTX上升到高电平，这导通转移晶体管202，并且来自光电二极管201的信号电荷被转移到FD 217。在时间t8，转移脉冲PTX下降到低电平，这关断转移晶体管202，此时转移已经完成。然后在时间t9，PTS脉冲上升到高电平并且PTS b脉冲下降到低电平，这导通信号保持单元105的开关212η和212ρ，并且信号被写入保持电容器214中。响应于转移脉冲PTX上升到高电平，列信号线110的电位从VN改变到VS。当信号电荷是电子时，VS ( VN。被放大的信号通过信号保持单元105的开关212η和212ρ被写入保持电容器214。在时间tlO，PTS脉冲下降到低电平，并且开关212η被关断，然后在时间 tll，PTS_b脉冲被升高到高电平，并且开关212p被关断，并且写入结束。即，脉冲PTS和脉冲PTS_b在不同的定时被提供，以使开关212η和开关212ρ在不同的定时被关断。具体来说，控制单元106控制脉冲PTS、PTS_b、PTN和PTN_b。然后在时间tl2，复位信号PRES上升到高电平，这导通像素101中的复位晶体管 204，并且FD 217被复位。同时，选择信号PSEL下降到低电平，这关断选择晶体管205。因此，行选择被解除选择。然后在时间tl3，从水平扫描电路108提供的PH脉冲导通列选择开关215和216，并且输出放大器109计算N输出和S输出之间的差，并输出图像信号。该过程在时间tl4结束，此后，信号从列被输出以便与PH脉冲同步。现在将阐明该实施例的优点。在入射到使用CMOS开关作为信号保持电容器214 的开关212η和212p的结构上的强点光源的任一侧上出现白色或者黑色条带的机制将被描述。信号放大器单元104的输出电位改变了构成CMOS开关的NMOS晶体管212η和PMOS晶体管212ρ的栅极电容的现象导致了这个问题。图4Α示出了构成CMOS开关的NMOS晶体管212η的示意图。其源极连接到信号保持电容器214，并且漏极连接到信号放大器单元104的输出。当信号放大器单元104的输出和信号保持电容器214和NMOS晶体管212η的栅极电位变为VDD (电源电位)时，在NMOS 晶体管212η中不产生沟道，所以不产生沟道电容，这使NMOS晶体管212η的栅极电容降低。 相反，如图4Β中所示，当信号放大器单元104的输出和信号保持电容器214的电位是例如 1.5V，而NMOS晶体管212η的栅极电位是5V时，产生了沟道。于是，产生沟道电容，并且栅极电容增加。PMOS晶体管212ρ表现出与NMOS晶体管212η相反的特征。当强点光源入射到成像平面的一部分上时，与点光源入射到其上的像素101相对应的信号放大器单元104 的输出电位上升到VDD。这减小了信号保持电容器214的CMOS开关的NMOS晶体管212η的栅极电容，并且增大了 PMOS晶体管212ρ的栅极电容。图5示出了按行设置的运算放大器301、CMOS开关302和信号保持电容器303的示意图。运算放大器301对应于信号放大器单元104。实际上它们被设置在几千列中，而不限于三列。运算放大器301通过CMOS开关302连接到信号保持电容器303。还设置了缓冲器304，用于驱动CMOS开关302的NMOS晶体管和PMOS晶体管的栅极。当点光源入射在屏幕中心上从而使中央运算放大器301的输出饱和时，栅极电容减小，因为在构成CMOS开关 302的NMOS晶体管的栅极下方未产生沟道。由于用于驱动NMOS晶体管的缓冲器304的能力相应减小，所以晶体管比 处于距缓冲器304的较远侧的暗周期期间被更快地关断。由于在距缓冲器304的较近侧，关断速度取决于缓冲器304的驱动力，所以沟道电容不影响关断速度太多。相反，由于用于驱动PMOS晶体管的缓冲器304的驱动能力增加了，关断速度变得比处于距缓冲器304的较远侧的暗周期期间更慢。由于在距缓冲器304的较近侧，关断速度取决于缓冲器304的驱动力，所以沟道电容不影响关断速度太多。由于上述现象，靠近缓冲器304的信号保持电容器303的CMOS开关302的NMOS 晶体管和PMOS晶体管几乎同时被关断。在这种情况下，位置较远离缓冲器304的信号保持电容器303的CMOS开关302的NMOS晶体管和PMOS晶体管中的哪一个被首先关断取决于被排列在到这些晶体管的路径中的运算放大器301的输出。用于CMOS开关302的缓冲器 304被设置在信号保持电容器303的布局两侧上的结构是可能的，但是其并不实际，因为很难使两侧上的两个缓冲器304在相同的定时导通/关断。NMOS晶体管响应于从VDD(电源电位)改变到GND(参考电位)的栅极电位而被关断。相反，PMOS晶体管响应于栅极电位从GND改变到VDD而被关断。在CMOS开关302导通时，保持在信号保持电容器303中的电位被固定到运算放大器301的输出电位。在CMOS开关302的NMOS晶体管和PMOS晶体管其中之一被关断以后，保持在信号保持电容器303中的电位根据栅极电位变化通过电容耦合被改变。具体来说，当NMOS晶体管在PMOS晶体管之后被关断时，信号保持电容器303的电位改变到GND侧，而当PMOS晶体管在NMOS晶体管之后被关断时，信号保持电容器303的电位改变到VDD侧。如上所述，当强点光源入射在使用CMOS开关作为信号保持电容器303的开关302 的结构中的成像平面的一部分上时，在距驱动CMOS开关302的栅极的缓冲器304较远侧出现白色或者黑色的条带。当NMOS晶体管在PMOS晶体管之后被关断时，出现黑色条带，因为信号保持电容器303的电位被改变到GND侧，并且信号减小。当PMOS晶体管在NMOS晶体管之后被关断时，出现白色条带，因为信号保持电容器303的电位被改变到VDD侧，并且信号增大。尽管这里在使用缓冲器的情况下描述了所述现象，但在不使用缓冲器的情况下也可能出现相同的现象。当在图3中从时间tlO到时间til信号写入结束时，反相放大器207的输出饱和； 因此，在NMOS晶体管212η中不产生沟道以便把VDD电位写入保持电容器214中，并且栅极电容减小。相反，在PMOS晶体管212ρ中产生沟道，并且栅极电容增加。由于驱动NMOS晶体管212η的缓冲器304的驱动能力降低，所以NMOS晶体管212η在距缓冲器304较远侧更快地被关断。相反，PMOS晶体管212ρ在距缓冲器304较远侧被较慢地关断。由于上面提到的原因，根据开关212n (NM0S晶体管)和开关212p (PM0S晶体管)中的哪一个被首先关断，在距驱动CMOS开关302的棚极的缓冲器304较远侧出现白色或者黑色条带。关于NMOS晶体管212η和PMOS晶体管212ρ中的哪一个首先被关断的不确定性是条带出现的原因。该实施例使用例如图6中所示的电路，以便控制单元106交错配置用于关断晶体管的定时脉冲PTS、PTS_b、PTN、PTN_b。该实施例确保PTN和PTN_b中的任何一个以及PTS和PTS_b中的任何一个在另一个之前关断晶体管。在图6中，附图标记401代表来自固态成像设备的外部作为第一到第四电极焊盘的脉冲输入单元。附图标记402代表信号保持单元105的第一到第四控制线。脉冲PTS通过电气连接到第一电极焊盘401的第一控制线402被提供到NMOS晶体管212η的栅极。脉冲PTS_b通过电气连接到第二电极焊盘401的第二控制线402被提供到PMOS晶体管212p的栅极。脉冲PTN通过电气连接到第三电极焊盘401的第三控制线402被提供到NMOS晶体管211η的栅极。脉冲PTN_b通过电气连接到第四电极焊盘401的第四控制线402被提供到PMOS晶体管211p的栅极。在PTS 和PTS_b中的PTS已经完全把晶体管关断以后，晶体管被PTS_b关断。优选地是，在每一列中的所有多个第一 CMOS开关中，第一 NMOS晶体管212η在第一 PMOS晶体管212ρ之前被关断，或者第一 PMOS晶体管212ρ在第一 NMOS晶体管212η之前被关断。假设强点光源在这种状态下入射到像素区域的一部分上。在反相放大器207的输出端产生了高电位信号，同一行中的NMOS晶体管212η的栅极电容增大，并且同一行中的 PMOS晶体管212ρ的栅极电容减小。因此，在用于提供脉冲PTS的控制线中产生的寄生电容增加，而在用于提供PTS_b的控制线中产生的寄生电容减小。白色或者黑色条带的出现被抑制，因为外部的PTS和PTS_b被设置了足够的时间差，使得即使脉冲PTS延迟也不在整个成像区域上改变PTS和PTS_b关断晶体管的定时。一般地，由于对封装引脚数量的限制，具有外部单元的固态成像设备的输入和输出引脚的数量被尽可能减少。通常，PTS和PTN从固态成像设备的外部被输入，在控制单元 106处被反相器反相以便在固态成像设备中产生PTS_b脉冲和PTN_b脉冲。本实施例适于使用于关断PTS、PTS_b、PTN和PTN_b晶体管的定时脉冲从固态成像设备的外部输入，以便能够随意控制关断晶体管的定时。利用上述结构，本实施例通过在时间t6把脉冲PTN减小到低电平来关断NMOS晶体管212η，如图7中所示。本实施例也能够通过在不同于时间t6的时间t7把脉冲PTN_b 增加到高电平来关断PMOS晶体管212p。本实施例交错配置所述定时以确保在脉冲PTS_b 关断PMOS晶体管212p之前脉冲PTS关断NMOS晶体管212η。本实施例也交错配置所述定时以确保在脉冲PTN_b关断PMOS晶体管21 Ip之前脉冲PTN关断NMOS晶体管211η。这个实施例更为优选，因为其能够准确地获得S信号和N信号之间的差。即，在该实施例中，脉冲PTN和脉冲PTN_b在不同的定时被提供，使得NMOS晶体管211η在与PMOS晶体管211ρ 被关断的定时不同的定时关断。(第二实施例)示出根据本发明第二实施例的固态成像设备的框图与图1相同。第二实施例与第一实施例的不同之处在于控制单元106。其他的部件和第一实施例中的那些相同。图8是示出第二实施例的控制单元106的详细结构例子的图。在图8中，附图标记601代表来自 固态成像设备外部的脉冲输入单元，例如包括输入焊盘。在这个例子中，提供了用于形成PTS 和PTS_b的输入焊盘的导电图案以及用于形成PTN和PTN_b的输入焊盘的导电图案。作为又一种结构，可以提供用于形成四个输入焊盘的相互独立的四个导电图案，即针对PTS、 PTS_b、PTN和PTN_b中的每一个形成一个输入焊盘。附图标记602代表电气连接到信号保持单元105的第一到第四控制线中的每一个的节点。通过使PTS和PTN定时脉冲从固态成像设备的外部输入，并通过使用具有电阻器和电容的延迟电路，本实施例交错配置定时以确保PTS在PTS_b之前关断晶体管。现在，将讨论从输入焊盘到达被PTS或者PTS_b驱动的晶体管中最靠近输入焊盘的晶体管的电气路径中的延迟量。PTS的电气路径出现的延迟量不同于PTS_b的电气路径出现的延迟量。具体来说，PTS_b的电气路径出现的延迟量大于PTS的电气路径出现的延迟量。这对于PTN也成立。通过调整延迟电路的电阻器和电容的大小，能够在整个成像区域上使得PTS关断晶体管的定时总是在PTS_b关断晶体管的定时之前。然后，可以使PTN关断晶体管的定时总是在PTN_b关断晶体管的定时之前。利用这种设计，本实施例能够抑制在强点光源的两侧上出现白色或者黑色条带。象第一实施例那样把图8中所示电路只应用于PTS和PTS_b也是有效的。通过简单地改变连线电阻而不提供延迟电路可以改变延迟量。如上所述，延迟电路延迟了输入电极焊盘601中的信号。用于传送脉冲PTS的第一控制线602和用于传送脉冲PTS_b的第二控制线602其中之一通过延迟电路被连接到脉冲PTS的电极焊盘601。即，使得两个脉冲的延迟量彼此不同。脉冲PTS的第一控制线602 和脉冲PTS_b的第二控制线602中剩下的一个被连接到电极焊盘601而不通过延迟电路。 脉冲PTN的第三控制线602和脉冲PTN_b的第四控制线602其中之一通过延迟电路被连接到脉冲PTN的电极焊盘601。脉冲PTN的第三控制线602和脉冲PTN_b的第四控制线602 中剩下的一个被连接到脉冲PTN的电极焊盘601而不通过延迟电路。(第三实施例)
图9是示出根据本发明第三实施例的固态成像设备的结构例子的框图。除了省略了信号放大器单元104以外，第三实施例和第一实施例相同。图10是示出像素101和信号保持单元105的详细结构例子的图。除了省略了信号放大器单元104以外，该图与第一实施例的相同。由于该实施例的电路在信号处理电路中不具有反相放大器，所以写入信号保持单元105的信号的极性与第一实施例的相反。因此，在这个实施例中，点光源所致的NMOS晶体管和PMOS晶体管的栅极电容的量与第一实施例中的那些相反。将参考图11描述固态成像设备的操作。输入到选择晶体管205的栅极的选择信号 PSEL在时间tl上升到高电平，这把选择晶体管205导通并激活了放大器晶体管203。在这种状态下，复位信号PRES处于高电平，复位晶体管204导通，并且FD 217被复位电压SVDD 复位。输入到复位晶体管204的栅极的复位信号PRES在时间t2下降到低电平，这把复位晶体管204关断，并且FD 217的电位被固定到黑信号电平，并且列信号线110的参考电位VN 被决定。在时间t3，PTS脉冲上升到高电平，并且PTN_b脉冲下降到低电平，这把信号保持单元105的开关211η和211p导通，并且开始把列信号线110的参考电位VN写入保持电容器213中。在时间t4，PTN脉冲下降到低电平并且？1丄13脉冲上升到高电平，这把开关211η 和211ρ关断，并且写入结束。输入到像素101的转移晶体管202的栅极的转移脉冲PTX在时间t5上升到高电平，这把转移晶体管202导通，并且光电二极管201的信号电荷被转移到FD 217。在时间t6，转移脉冲PTX下降到低电平，这关断转移晶体管202，并且，转移结束。然后在时间t7，PTS脉冲上升到高电平并且PTS_bT降到低电平，这导通信号保持单元 105的开关212η和212ρ，并且信号被写入保持电容器214中。响应于转移脉冲PTX已上升到高电平，列信号线110的电位从VN改变到VS。当信号电荷是电子时，VS < VN。光学信号电压VS通过信号保持单元105的开关212η和212ρ 被写入保持电容器214。PTS_b脉冲在时间t8下降到低电平，这把开关212p关断，然后PTS 脉冲在时间t9上升到高电平，这把开关212η关断，并且写入结束。然后在时间tlO，复位信号PRES上升到高电平，这导通像素101的复位晶体管 204，并且FD 217被复位。同时，选择信号PSEL下降到低电平，其关断选择晶体管205。响应于此，行选择被解除选择。然后在时间tll，从水平扫描电路108提供的PH脉冲导通列选择开关215和216，并且输出放大器109计算N输出和S输出之间的差，并输出图像信号。 该过程在时间tl2结束，此后，信号从列被输出以便与PH脉冲同步。利用上面的操作，如果当从时间t8到时间t9信号的写入结束时像素的输出饱和， 则列信号线110的电位降低到接近GND电平，并且该电位被写入保持电容器214。当接近 GND的电位被写入保持电容器214时，在PMOS晶体管212p中不产生沟道，所以不产生沟道电容，这降低了栅极电容。相反，在NMOS晶体管212η中产生了沟道，这增大了栅极电容。由于用于驱动PMOS晶体管212ρ的缓冲器的驱动能力降低，所以PMOS晶体管212ρ在距缓冲器304较远侧更快地被关断。相反，NMOS晶体管212η在距缓冲器304较远侧被更快地关断。在该实施例 中，与图6中所示的第一实施例相同的电路被用于控制单元106，使得用于关断PTS、PTS_b、PTN和PTN_b晶体管的定时脉冲可以从固态成像设备的外部被输入。 和第一实施例一样，由于在这个实施例中，在PTS_b晶体管被完全关断以后从外部接收到用于关断PTS晶体管的脉冲，列信号线110的信号电位总是经受用于关断PTS晶体管的脉冲造成的电位变化。这抑制了在光点的任意一侧出现白色或者黑色条带。如图12中所示，由于本实施例通过在时间t4关断PTN_b晶体管并且在时间t5关断PTN晶体管也抑制了 N信号的电位变化，所以它能够比第一和第二实施例更准确地获取 S信号和N信号之间的差。和第二实施例一样，通过使用延迟电路，可以为PTN和PTN_b或者PTS和PTS_b形成定时。如果它被应用于第三实施例，则只需要PTN和PTN_b外部的输入焊盘被标准化，并且为PTN的供应线提供延迟电路。而且，只需要PTS和PTS_b外部的输入焊盘被标准化，并且在PTS的供应线中提供延迟电路。(第四实施例)图13是示出根据本发明第四实施例的固态成像设备的结构例子。第四实施例与第一实施例在信号保持部分1305的结构方面不同。具体来说，信号保持部分1305被形成为包括第一 CMOS开关1311A、第二 CMOS开关1312A、第三CMOS开关1311B和第四CMOS开关1312B。和第一实施例类似，光学信号的路径和噪声信号的路径被分离。既然两个路径在基础结构方面是相同的，所以参考用于信号的路径作为例子来对其进行说明。被信号放大器单元104放大的信号通过第二 CMOS开关1312A转移，并被保持在电容器1314A中。与此同时，信号被放大器1316放大，通过第四CMOS开关1312B转移，并被保持在电容器1314B中。此后，和第一实施例类似，根据来自水平扫描电路的脉冲连续地输出信号。还是在本实施例中，通过设置形成第一到第四CMOS开关的NMOS晶体管和PMOS晶体管使得NMOS晶体管在与PMOS晶体管被关断的定时不同的定时被关断，能够提供与第一实施例相同的优点。至少，在每一个CMOS开关中，NMOS晶体管在与PMOS晶体管被关断的定时不同的定时被关断。更期望的是，所有的NMOS晶体管都在与所有的PMOS晶体管被关断的定时不同的定时被关断。根据本实施例，由于在通过电容器1313B和1314B保持信号的状态下，来自下一行的信号可以被电容器1313A和1314A保持，所以除了第一实施例的优点以外，还能够提供高速信号读出的优点。
上述实施例仅仅旨在指出用于实施本发明的特定例子，因此，本发明的技术范围不应被理解为限于这些实施例。即，本发明可以以变体实施而不偏离其技术构思或者主要特征。上述实施例的任意组合是可能的。虽然已经参考示范性实施例描述了本发明，但是要理解，本发明不局限于所公开的示范性实施例。下列权利要求的范围应符合最宽泛的解释以便包括所有这些修改和等同结构及功能
权利要求
1.一种固态成像设备，包括多个信号线，信号从多个像素中的每一个被输出到所述多个信号线中的每一个； 多个第一保持电容器，用于保持从所述多个信号线中的每一个输出的信号； 排列在所述多个信号线和所述多个第一保持电容器之间的多个第一 CMOS开关，所述多个第一 CMOS开关中的每一个包括第一 NMOS晶体管和第一 PMOS晶体管； 电气连接到多个第一 NMOS晶体管的栅极的第一控制线；和电气连接到多个第一 PMOS晶体管的栅极的第二控制线，其中所述第一和第二控制线提供不同定时的信号，使得关断所述第一 NMOS晶体管的定时从关断所述第一 PMOS晶体管的定时偏移。
2.如权利要求1所述的固态成像设备，其中在所有的所述多个第一 CMOS开关中，在关断所述第一 PMOS晶体管之前所述第一 NMOS 晶体管关断，或者，在关断所述第一 NMOS晶体管之前所述第一 PMOS晶体管关断。
3.如权利要求1所述的固态成像设备，还包括控制单元，用于控制要被提供到所述第一和第二控制线的信号，使得关断所述第一 NMOS晶体管的定时从关断所述第一 PMOS晶体管的定时偏移。
4.如权利要求1所述的固态成像设备，还包括多个第二保持电容器，用于保持从所述多个信号线中的每一个输出的用于复位像素的复位信号；排列在所述多个信号线和所述多个第二保持电容器之间的多个第二 CMOS开关，所述多个第二 CMOS开关中的每一个包括第二 NMOS晶体管和第二 PMOS晶体管； 电气连接到多个第二 NMOS晶体管的栅极的第三控制线；和电气连接到多个第二 PMOS晶体管的栅极的第四控制线，其中所述第三和第四控制线提供不同定时的信号，使得关断所述第二 NMOS晶体管的定时从关断所述第二 PMOS晶体管的定时偏移。
5.如权利要求1所述的固态成像设备，还包括排列在所述多个信号线和所述多个第一 CMOS开关之间的多个放大器单元，所述多个放大器单元中的每一个放大从所述多个信号线中的每一个输出的信号。
6.如权利要求1所述的固态成像设备，还包括第一电极焊盘，用于把控制信号提供给所述第一控制线；和第二电极焊盘，用于把控制信号提供给所述第二控制线。
7.如权利要求1所述的固态成像设备，还包括 电极焊盘，和延迟电路，用于延迟输入到所述电极焊盘的信号，其中所述第一和第二控制线中的一个通过所述延迟电路被连接到所述电极焊盘，并且所述第一和第二控制线中的另一个不通过所述延迟电路而被连接到所述电极焊盘。
8.如权利要求1所述的固态成像设备，还包括 第一输入焊盘，用于将脉冲提供给所述第一控制线，和第二输入焊盘，用于将脉冲提供给所述第二控制线，其中从所述第一输入焊盘通过电气路径进入由所述第一控制线驱动的所述多个第一 NMOS晶体管中被设置为最靠近所述第一输入焊盘的第一 NMOS晶体管的脉冲的延迟量不同于从所述第二输入焊盘通过电气路径进入由所述第二控制线驱动的所述多个第一 PMOS晶体管中被设置为最靠近所述第二输入焊盘的第一 PMOS晶体管的脉冲的延迟量。
9.一种固态成像设备，包括多个信号线，信号从多个像素中的每一个被输出到所述多个信号线中的每一个； 多个第一保持电容器，用于保持从所述多个信号线中的每一个输出的信号； 排列在所述多个信号线和所述多个第一保持电容器之间的多个第一 CMOS开关，所述多个第一 CMOS开关中的每一个包括第一 NMOS晶体管和第一 PMOS晶体管； 电气连接到多个第一 NMOS晶体管的栅极的第一控制线； 电气连接到多个第一 PMOS晶体管的栅极的第二控制线， 第一输入焊盘，用于将脉冲提供到所述第一控制线，以及第二输入焊盘，用于将脉冲提供到所述第二控制线，其中从所述第一输入焊盘通过电气路径进入由所述第一控制线驱动的所述多个第一 NMOS 晶体管中被设置为最靠近所述第一输入焊盘的第一 NMOS晶体管的脉冲的延迟量不同于从所述第二输入焊盘通过电气路径进入由所述第二控制线驱动的所述多个第一 PMOS晶体管中被设置为最靠近所述第二输入焊盘的第一 PMOS晶体管的脉冲的延迟量。
10.如权利要求9所述的固态成像设备，其中所述第一输入焊盘和所述第二输入焊盘由相同的导体图案形成。
11.如权利要求9所述的固态成像设备，其中所述第一输入焊盘和所述第二输入焊盘由相同的导体图案形成， 进入被设置为最靠近所述第二输入焊盘的所述第一 PMOS晶体管的脉冲的延迟量大于进入被设置为最靠近所述第一输入焊盘的所述第一 NMOS晶体管的脉冲的延迟量。
全文摘要
一种固态成像设备，包括信号线，信号从像素中的每一个被输出到所述信号线中的每一个；第一保持电容器，用于保持从信号线中的每一个输出的信号；排列在信号线和第一保持电容器之间的第一CMOS开关，所述第一CMOS开关中的每一个包括第一NMOS晶体管和第一PMOS晶体管；共同连接到第一CMOS开关的第一NMOS晶体管的栅极的第一控制线；和共同连接到第一CMOS开关的第一PMOS晶体管的栅极的第二控制线，并且，不同定时的信号被提供给第一控制线和第二控制线，使得关断第一NMOS晶体管的定时从关断第一PMOS晶体管的定时偏移。
文档编号H04N5/3745GK102256069SQ20111013130
公开日2011年11月23日 申请日期2011年5月20日 优先权日2010年5月21日
发明者酒井诚一郎 申请人:佳能株式会社