半导体装置、半导体装置的驱动方法及电子设备的驱动方法与流程

本发明的一个实施方式涉及一种半导体装置及其驱动方法。具体而言，本发明涉及一种包括设置有光电传感器的多个像素的固态成像装置及用于驱动该固态成像装置的方法。另外，本发明涉及一种包括该固态成像装置的电子设备。

注意，本发明的一个实施方式不局限于上述技术领域。例如，本发明的一个实施方式涉及一种物体、方法或制造方法。本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。例如，本发明的一个实施方式涉及一种存储器装置、处理器、它们的驱动方法或它们的制造方法。

在本说明书等中，半导体装置通常意味着能够通过利用半导体特性而工作的装置。因此，诸如晶体管或二极管等半导体元件和半导体电路是半导体装置。显示装置、发光装置、照明装置、电光装置、固态成像装置及电子设备等可包括半导体元件或半导体电路。因此，显示装置、发光装置、照明装置、电光装置、固态成像装置及电子设备等在一些情况下包括半导体装置。

背景技术：

被称为CMOS传感器的利用MOS晶体管的放大功能的光电传感器可以通过通用的CMOS工序制造。由此，能够降低在每个像素中包括CMOS传感器的固态成像装置的制造成本，并且能够实现具有在一个衬底上形成的光电传感器和显示元件的半导体装置。另外，CMOS传感器需要比CCD传感器低的驱动电压，从而导致固态成像装置的低耗电量。

包括CMOS传感器的固态成像装置在成像时一般采用卷帘快门(rolling shutter)方法，在此方法中，逐行依次进行在光电二极管中累积电荷的操作以及读取该电荷的操作(参照专利文献1)。有时，这种固态成像装置采用所有像素经受同时累积电荷的操作的全局快门(global shutter)方法来代替卷帘快门方法(参照非专利文献1)。

[参考文献]

[专利文献]

[专利文献1]日本专利申请公开第2009-141717号公报

[非专利文献]

[非专利文献1]M.Furuta等人，“A High-Speed，High-Sensitivity Digital CMOS Image Sensor With a Global Shutter and 12-bit Column-Parallel Cyclic A/D Converters”，IEEE期刊固态电路(IEEE Journal of Solid-State Circuits)，2007四月，卷42，No.4，第766-774页

技术实现要素：

当使用卷帘快门方法或全局快门方法时，包括CMOS传感器的固态成像装置要求改进的动态范围(Dynamic Range)以在各种环境中进行图形捕捉或者连拍时的图像捕捉的持续时间的缩短。

例如，当在外部光的照度低的环境下(夜间或昏暗的室内)进行成像时，进入光电二极管的光弱(光量少)，因此需要延长曝光时间。另外，在曝光时间内，当对象移动或固态成像装置移动时，产生对象的失真图像的数据。由此，曝光时间的延长有可能导致对象的失真图像数据的产生。

随着固态成像装置的尺寸的减小，光电二极管中的被光照射的区域缩小，从而进一步妨碍在外部光的照度低的环境下的成像。

当连续拍摄高速移动的对象的图像时，需要缩短图像捕捉的持续时间。

低耗电量是在固态成像装置的性能评价上很重要的性能之一。特别是，在诸如移动电话机等便携式电子设备中，固态成像装置的高耗电量导致短的连续操作时间的缺点。

本发明的一个实施方式的目的是提供一种能够改进动态范围的固态成像装置等。本发明的一个实施方式的另一目的是提供一种能够提高所捕捉的图像的质量的固态成像装置等。本发明的一个实施方式的另一目的是提供一种具有短的图像捕捉的持续时间的固态成像装置等。本发明的一个实施方式的另一目的是提供一种低耗电量的固态成像装置等。本发明的一个实施方式的另一目的是提供一种新颖的半导体装置等。

注意，这些目的的记载不妨碍其他目的的存在。在本发明的一个实施方式中，并不需要实现所有上述目的。可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的目的。

解决问题的方式

本发明的一个实施方式是一种用于驱动包括第一电路、第二电路和第六晶体管的半导体装置的方法，该方法包括第一步骤、第二步骤、第三步骤和第四步骤。第一电路包括第一光电转换元件、第一晶体管、第二晶体管和第三晶体管。第二电路包括第二光电转换元件、第四晶体管和第五晶体管。第一光电转换元件电连接到第一晶体管的源极和漏极中的一个。第一晶体管的源极和漏极中的另一个电连接到第二晶体管的源极和漏极中的一个。第二晶体管的源极和漏极中的另一个电连接到第一节点。第三晶体管的栅极电连接到第一节点。第二光电转换元件电连接到第四晶体管的源极和漏极中的一个。第四晶体管的源极和漏极中的另一个电连接到第二节点。第五晶体管的栅极电连接到第二节点。第六晶体管的源极和漏极中的一个电连接到第二晶体管的源极和漏极中的一个。第六晶体管的源极和漏极中的另一个电连接到第四晶体管的源极和漏极中的一个。在第一步骤中，第一晶体管及第四晶体管各自处于断开状态。在第一步骤中，第二晶体管及第六晶体管各自处于接通状态。在第一步骤中，对第一节点写入对应于第二光电转换元件所接收的光量的第一电位。在第二步骤中，第一晶体管及第二晶体管各自处于断开状态。在第二步骤中，第四晶体管及第六晶体管各自处于接通状态。在第二步骤中，对第二节点写入对应于第二光电转换元件所接收的光量的第二电位。在第三步骤中，通过第三晶体管读出对应于第一电位的数据。在第四步骤中，通过第五晶体管读出对应于第二电位的数据。在第一步骤及第二步骤结束之后进行第三步骤及第四步骤。

优选的是，作为第一晶体管使用具有氧化物半导体的晶体管。优选的是，对于第二晶体管及第四晶体管中的每一个，使用具有氧化物半导体的晶体管。优选的是，作为第六晶体管使用具有氧化物半导体的晶体管。

对于第一光电转换元件及第二光电转换元件中的每一个，可以使用具有pin结的光电转换元件。

根据本发明的一个实施方式，可以提供一种具有改进的动态范围的固态成像装置等。另外，可以提供一种所拍摄的图像的质量得到提高的固态成像装置等。此外，可以提供一种具有短的图像捕捉的持续时间的固态成像装置等。另外，可以提供一种具有低耗电量的固态成像装置。此外，可以提供一种新颖的半导体装置等。

注意，这些效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不一定需要实现所有上述效果。可以从说明书、附图、权利要求书等的记载得知并得出上述以外的效果。

附图说明

图1A和图1B各自示出根据本发明的一个实施方式的固态成像装置的结构示例。

图2A和2B各自示出像素的结构示例。

图3A至3D各自示出像素的结构示例。

图4A和4B各自示出像素的结构示例。

图5示出像素的电路配置示例。

图6是示出捕捉操作的示例的时序图。

图7A和7B各自是示出图像捕捉操作的示例的电路图。

图8A和8B各自是示出图像捕捉操作的示例的电路图。

图9A和9B各自是示出图像捕捉操作的示例的电路图。

图10是示出图像捕捉操作的示例的时序图。

图11A和11B各自是示出图像捕捉操作的示例的电路图。

图12A和12B各自是示出图像捕捉操作的示例的电路图。

图13A和13B各自示出像素的电路配置示例。

图14A和14B各自示出像素的电路配置示例。

图15示出本发明的一个实施方式的成像装置的结构示例。

图16示出像素的电路配置示例。

图17是示出图像捕捉操作的示例的时序图。

图18是示出图像捕捉操作的示例的电路图。

图19是示出图像捕捉操作的示例的电路图。

图20是示出图像捕捉操作的示例的电路图。

图21是示出图像捕捉操作的示例的电路图。

图22示出像素的电路配置示例。

图23示出成像装置的结构示例。

图24示出晶体管的示例。

图25示出能带结构。

图26A和26B各自示出晶体管的示例。

图27A至27E各自示出电路配置的示例。

图28A和28B各自示出电路配置的示例。

图29A至29C各自示出电路配置的示例。

图30A1和30A2以及图30B1和30B2各自示出晶体管的一个实施方式。

图31A1、31A2和31A3以及图31B1和31B2各自示出晶体管的一个实施方式。

图32A至32C各自示出晶体管的一个实施方式。

图33A至33C各自示出晶体管的一个实施方式。

图34A至34F各自示出本发明的一个实施方式的电子设备。

图35A和35B是根据示例的固态成像传感器的照片及框图。

图36示出根据示例的固态成像传感器的使用方式。

图37是根据示例的固态成像传感器所包括的像素的电路图。

图38是示出根据示例的固态成像传感器的图像捕捉操作的时序图。

图39示出根据示例的固态成像传感器的捕捉操作。

图40A和40B是使用根据示例的固态成像传感器捕捉图像的对象的照片。

图41A和41B示出FET的V_g-I_d特性及噪声特性。

图42是根据示例的固态成像传感器的像素布局图。

图43示出根据示例的外围电路的测量结果。

图44A是固态成像装置的外观的照片，图44B示出固态成像装置的叠层结构。

图45是示出固态成像装置的电路配置的框图。

图46示出固态成像装置的规格。

图47示出像素的电路配置。

图48示出使用固态成像装置捕捉的图像。

图49A至49C示出所捕捉的图像的灰度的直方图。

图50A至50F示出根据不同捕捉方法的每个像素中的灰度差的直方图。

图51A至51C示出根据不同成像方法的每个像素中的灰度差的直方图。

图52示出由各成像方法获得的5帧中的2帧之间的灰度差的标准偏差。

图53A至53C是风扇的外观的照片以及高速旋转的风扇的照片。

图54A和54B示出耗电量的测量结果。

图55A和55B是固态成像装置的外观的照片以及固态成像装置所包括的像素的放大照片。

图56示出固态成像装置的规格。

图57A1和57A2以及图57B1和57B2是使用固态成像装置捕捉的照片。

图58A和58B是光流系统的框图以及示出固态成像装置的外观的照片。

图59是示出固态成像装置的电路配置的框图。

图60示出固态成像装置的规格。

图61示出像素的电路配置。

图62是示出根据示例的固态成像传感器的捕捉操作的时序图。

图63示出测量波长。

图64A至64C是使用固态成像装置捕捉的照片。

图65A至65C是使用固态成像装置捕捉的照片。

图66A和66B是使用固态成像装置捕捉的照片。

图67A和67B示出固态成像装置的耗电量和能耗的测量结果。

具体实施方式

下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，在此公开的方式及详细内容可以被变换为各种各样的形式。此外，本发明不应该被解释为仅限定于实施方式和示例的记载内容中。注意，在用于说明实施方式的所有附图中，使用相同的附图标记表示相同部分或具有相同功能的部分，而省略其重复说明。

另外，在本说明书等中，“电极”或“布线”等术语不限定部件的功能。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还可以意味着被形成为一体的多个“电极”及“布线”的组合。

例如，在本说明书等中，明确的记载“X与Y连接”意味着：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，例如不局限于附图及文中所示的连接关系等规定的连接关系，其他元件也可以设置在具有附图及文中所示的连接关系的元件之间。

这里，X和Y各自指示对象(例如，装置、元件、电路、布线、电极、端子、导电膜或层等)。

X与Y直接连接的情况的示例包括：在X与Y之间没有连接能够电连接X与Y的元件(例如，开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件和负载)的情况，以及X与Y没有通过能够电连接X与Y的上述元件连接的情况。

例如，在X与Y电连接的情况下，可以在X与Y之间连接一个或多个能够电连接X与Y的元件(例如，开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件或负载)。开关被控制为接通或断开。换言之，开关处于导通状态或非导通状态(接通或断开)来决定是否使电流流过。或者，开关具有选择并改变电流路径的功能。注意，X与Y电连接的情况包括X与Y直接连接的情况。

例如，在X与Y在功能上连接的情况下，可以在X与Y之间连接一个或多个能够在功能上连接X与Y的电路(例如，逻辑电路，诸如反相器、NAND电路、NOR电路；信号转换电路，诸如DA转换电路、AD转换电路、伽马校正电路；电位电平转换电路，诸如电源电路(例如，DC-DC转换器、升压型DC-DC转换器或降压型DC-DC转换器)、改变信号的电位电平的电平转移电路；电压源；电流源；切换电路；放大电路，诸如能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路；信号产生电路；存储电路；及/或控制电路)。注意，例如，即使在X与Y之间设置有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。另外，X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。

注意，在本说明书等中，明确的记载“X与Y电连接”意味着：X与Y电连接的情况(即，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(即，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(即，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。也就是说，在本说明书等中，明确的记载“X与Y电连接”与记载“X与Y连接”相同。

注意，例如，在晶体管的源极(或第一端子等)通过(或没有通过)Z1与X电连接，晶体管的漏极(或第二端子等)通过(或没有通过)Z2与Y电连接的情况下，或者在晶体管的源极(或第一端子等)与Z1的一部分直接连接，Z1的另一部分与X直接连接，晶体管的漏极(或第二端子等)与Z2的一部分直接连接，Z2的另一部分与Y直接连接的情况下，可以使用任何如下表现方法进行说明。

上述表现方法例如包括：“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y互相依次电连接”、“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y以此顺序互相电连接”、以及“X通过晶体管的源极(或第一端子等)及漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y设置为以此顺序连接”。当使用与这种示例相同的表现方法规定电路配置中的连接顺序时，可以彼此区别晶体管的源极(或第一端子等)与漏极(或第二端子等)来指定技术范围。

表现方法的其他示例包括：“晶体管的源极(或第一端子等)至少经过第一连接路径与X电连接，所述第一连接路径不包括第二连接路径，所述第二连接路径是晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)之间的路径，Z1位于所述第一连接路径上，晶体管的漏极(或第二端子等)至少经过第三连接路径与Y电连接，所述第三连接路径不包括所述第二连接路径，并且，Z2位于所述第三连接路径上”。另外，也可以使用如下表现方法：“晶体管的源极(或第一端子等)至少经过第一连接路径上的Z1与X电连接，所述第一连接路径不包括第二连接路径，所述第二连接路径包括通过晶体管的连接路径，晶体管的漏极(或第二端子等)至少经过第三连接路径上的Z2与Y电连接，并且，所述第三连接路径不包括所述第二连接路径”。另外，表现方法的其他示例是“晶体管的源极(或第一端子等)至少经过第一电路径上的Z1与X电连接，所述第一电路径不包括第二电路径，所述第二电路径是从晶体管的源极(或第一端子等)到晶体管的漏极(或第二端子等)的电路径，晶体管的漏极(或第二端子等)至少经过第三电路径上的Z2与Y电连接，所述第三连接路径不包括第四连接路径，所述第四电路径是从晶体管的漏极(或第二端子等)到晶体管的源极(或第一端子等)的电路径”。当使用与这种示例同样的表现方法规定电路配置中的连接路径时，可以彼此区别晶体管的源极(或第一端子等)和漏极(或第二端子等)来指定技术范围。

注意，这些表现方法只是示例而已，对该表现方法没有限制。在此，X、Y、Z1及Z2各自指示对象(例如，装置、元件、电路、布线、电极、端子、导电膜和层)。

即使在电路图中独立的部件彼此电连接，也有时一个部件具有多个部件的功能。例如，当布线的一部分还被用作电极时，一个导电膜被用作布线和电极。因此，本说明书中的“电连接”在其范畴内包括这种一个导电膜具有多个部件的功能的情况。

另外，在本说明书等中，可以使用各种衬底形成晶体管。衬底的种类不局限于特定种类。作为衬底，例如可以使用半导体衬底(例如，单晶衬底或硅衬底)、SOI衬底、玻璃衬底、石英衬底、塑料衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为玻璃衬底的示例，可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃及钠钙玻璃等。作为柔性衬底，例如可以使用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或丙烯酸树脂等柔性合成树脂。贴合薄膜的材料的示例包括：聚氟化乙烯或氯乙烯等乙烯、聚丙烯、聚酯。作为基材薄膜，例如可以使用聚酯、聚酰胺、聚酰亚胺、无机蒸镀薄膜或纸等。尤其是，当使用半导体衬底、单晶衬底或SOI衬底等形成晶体管时，可以形成特性、尺寸或形状等的不均匀小、供电能力高且尺寸小的晶体管。通过使用上述晶体管形成电路，可以降低电路的功耗或可以实现电路的高集成化。

注意，也可以使用一个衬底形成晶体管，然后将该晶体管转移到其他衬底上。作为被转移晶体管的衬底，除了上述可以形成晶体管的衬底之外，可以使用纸衬底、玻璃纸衬底、石材衬底、木材衬底、布衬底(包括天然纤维(例如，丝、棉、麻)、合成纤维(例如，尼龙、聚氨酯、聚酯)或再生纤维(例如，醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底或橡胶衬底等。通过使用上述衬底，可以形成特性良好的晶体管或功耗低的晶体管，可以形成耐久性高的装置，可以提供耐热性，或者可以实现轻量化或薄型化。

为了便于理解本发明，有时在附图等中示出的各部件的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明不一定限定于附图等所公开的位置、大小、范围等。例如，在实际的制造工序中，由于蚀刻等处理而抗蚀剂掩模等有可能被非意图性地蚀刻，但是为了便于理解有时省略图示。

尤其是在俯视图(也称为平面图)中，为了易于理解，有时省略一些部件。有时省略隐藏线等的记载。

注意，在本说明书等中的“上方”或“下方”这样的术语不一定意味着部件位于另一个部件的“正上”或“正下”且与该另一个部件“直接接触”。例如，“绝缘层A上方的电极B”的表述不一定必须意味着电极B在绝缘层A上且与其直接接触，而可以意味着在绝缘层A与电极B之间设置有其他部件的情况。

另外，源极及漏极的功能例如在采用不同极性的晶体管时或在电路工作中电流的方向变化时等根据工作条件而相互调换。因此，很难限定哪个是源极(或漏极)。因此，在本说明书中可以将“源极”和“漏极”互相调换。

在本说明书中，术语“平行”是指形成在两条直线之间的角度大于或等于-10°且小于或等于10°的情况，因此，也包括该角度大于或等于-5°且小于或等于5°的情况。另外，术语“垂直”是指形成在两条直线之间的角度大于或等于80°且小于或等于100°的情况，因此，也包括该角度大于或等于85°且小于或等于95°的情况。

电压大多是指给定电位与基准电位(例如，源电位或接地电位(GND电位))之间的电位差。可以将电压称为电位，反之亦然。

注意，例如当导电性充分低时，“半导体”有时具有“绝缘体”的特性。因此，“绝缘体”和“半导体”可以互相替换。另外，由于“半导体”和“绝缘体”之间的界限模糊，因此难以精确地区别“半导体”和“绝缘体”。由此，有时可以将本说明书中的“半导体”替换为“绝缘体”。

另外，例如当导电性充分高时，“半导体”有时具有“导电体”的特性。因此，“导电体”和“半导体”可以互相替换。另外，由于“半导体”和“导电体”之间的界限模糊，因此难以精确地区别“半导体”和“导电体”。由此，有时可以将本说明书中的“半导体”替换为“导电体”。

注意，半导体的杂质例如是指半导体的主要成分以外的元素。例如，浓度小于0.1atomic％的元素可以视为杂质。当半导体包含杂质时，半导体中的态密度(density of state：DOS)有可能增高，载流子迁移率有可能降低，或者结晶性有可能降低。在半导体是氧化物半导体的情况下，改变半导体的特性的杂质的示例包括：第1族元素、第2族元素、第14族元素、第15族元素、主要成分以外的过渡金属；尤其是，例如有氢(包含在水中)、锂、钠、硅、硼、磷、碳、氮。在采用氧化物半导体情况下，由于氢等杂质混入而有可能形成氧缺陷。此外，在半导体是硅膜的情况下，改变半导体的特性的杂质的示例包括：氧、除了氢以外的第1族元素、第2族元素、第13族元素、第15族元素。

注意，本说明书等中的“第一”、“第二”等序数词是为了避免部件的混淆而使用的，其并不表示工序顺序或者层叠顺序等顺序或次序。为了避免部件的混淆，本说明书等中不附加有序数词的术语，在权利要求书中有时附加有序数词。此外，本说明书等中附加有序数词的术语在权利要求书中有时附加有不同的序数词。此外，本说明书等中附加有序数词的术语在权利要求书中有时不附加有序数词。

注意，在本说明书中，沟道长度例如是指在晶体管的俯视图中，在半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极重叠的区域或者形成沟道的区域中的源极(源极区域或源电极)和漏极(漏极区域或漏电极)之间的距离。在一个晶体管中，在所有的区域中的沟道长度不一定需要相同。也就是说，一个晶体管的沟道长度有时不限定于一个值。因此，在本说明书中，沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。

沟道宽度例如是指在半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极重叠的区域或者形成沟道的区域中的源极和漏极彼此相对的部分的长度。在一个晶体管中，在所有的区域中的沟道宽度不一定需要具有相同的值。也就是说，一个晶体管的沟道宽度有时不限定于一个值。因此，在本说明书中，沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。

注意，根据晶体管的结构，有时实际上形成沟道的区域中的沟道宽度(下面称为有效沟道宽度)和晶体管的俯视图所示的沟道宽度(下面称为表面上的沟道宽度)不同。例如，在具有三维结构的晶体管中，有时有效沟道宽度大于晶体管的俯视图所示的表面上的沟道宽度，而不能忽略其影响。例如，在具有立体结构的微型晶体管中，有时形成在半导体的侧面上的沟道区域的比例大于形成在半导体的顶面上的沟道区域的比例。在此情况下，实际上形成沟道时获得的有效沟道宽度大于俯视图所示的表面上的沟道宽度。

在具有三维结构的晶体管中，有时难以测量有效沟道宽度。例如，为了从设计值估计有效沟道宽度，需要假设已知的半导体形状作为假定状态。因此，在半导体的正确形状不清楚时，难以正确地测量有效沟道宽度。

于是，在本说明书中，有时在晶体管的俯视图中将半导体和栅电极重叠的区域中的源极和漏极相对的部分的长度的表面上的沟道宽度称为“围绕沟道宽度(SCW：surrounded channel width)”。此外，在本说明书中，在简单地使用术语“沟道宽度”时，有时表示围绕沟道宽度及表面上的沟道宽度。或者，在本说明书中，在简单地使用术语“沟道宽度”时，有时表示有效沟道宽度。注意，通过取得截面TEM图像并对该图像进行分析等，可以决定沟道长度、沟道宽度、有效沟道宽度、表面上的沟道宽度、围绕沟道宽度等的值。

注意，在通过计算求得晶体管的场效应迁移率及每个沟道宽度的电流值等时，可以使用围绕沟道宽度进行计算。在此情况下，有时得到与使用有效沟道宽度进行计算时不同的值。

高电源电位V_DD(下文也简单地称为“V_DD”或“H电位”)是比低电源电位V_SS高的电源电位。低电源电位V_SS(下文也简单地称为“V_SS”或“L电位”)是比高电源电位V_DD低的电源电位。此外，可以将接地电位用作V_DD或V_SS。例如，在使用接地电位作为V_DD时，V_SS低于接地电位，在使用接地电位作为V_SS时，V_DD高于接地电位。

实施方式1

在本实施方式中，参照附图对本发明的一个实施方式的成像装置进行说明。

[成像装置100的结构示例]

图1A是示出本发明的一个实施方式的成像装置100的结构示例的平面图。成像装置100包括：像素部110；以及用来驱动像素部110的外围电路(第一外围电路260、第二外围电路270、第三外围电路280及第四外围电路290)。像素部110包括布置成p行q列(p及q为大于或等于2的自然数)的矩阵的多个像素111。第一外围电路260至第四外围电路290连接到多个像素111，并且各自具有供应用来驱动多个像素111的信号的功能。在本说明书等中，有时将第一外围电路260至第四外围电路290等称为“外围电路”或“驱动电路”。例如，可以将第一外围电路260视为外围电路的一部分。

外围电路包括逻辑电路、开关、缓冲器、放大电路和转换电路中的至少一个。可以在形成像素部110的衬底上形成外围电路。或者，外围电路的一部分或全部可以安装有IC等半导体装置。注意，在外围电路中，可以省略第一外围电路260至第四外围电路290中的至少一个。例如，当第一外围电路260和第四外围电路290中的一个附加地具有第一外围电路260和第四外围电路290中的另一个的功能时，可以省略第一外围电路260和第四外围电路290中的另一个。作为其他示例，当第二外围电路270和第三外围电路280中的一个附加具有第二外围电路270和第三外围电路280中的另一个的功能时，可以省略第二外围电路270和第三外围电路280中的另一个。作为其他示例，当第一外围电路260至第四外围电路290中的任一个附加具有其他电路的功能时，可以省略该其他电路。

如图1B所示，可以在成像装置100所包括的像素部110中以倾斜的方式设置像素111。当像素111倾斜时，可以缩短行方向上及列方向上的像素间隔(间距)。由此，可以进一步增强使用成像装置100捕捉的图像的质量。

[像素111的结构示例]

成像装置100所包括的像素111由多个子像素112形成，并且每个子像素112与使特定的波长带的光透过的滤光片(滤色片)组合，据此可以获得用来实现彩色图像显示的数据。

图2A是示出用来取得彩色图像的像素111的示例的平面图。图2A所示的像素111包括设置有使红色(R)波长带的光透过的滤色片的子像素112(以下也称为“子像素112R”)、设置有使绿色(G)波长带的光透过的滤色片的子像素112(以下也称为“子像素112G”)及设置有使蓝色(B)波长带的光透过的滤色片的子像素112(以下也称为“子像素112B”)。子像素112可以用作光电传感器。

子像素112(子像素112R、子像素112G及子像素112B)与布线131、布线141、布线144、布线146、布线135电连接。此外，子像素112R、子像素112G及子像素112B连接至独立设置的布线137。在本说明书等中，例如将与第n行的像素111连接的布线144及布线146称为布线144[n]及布线146[n]。例如，将与第m列的像素111连接的布线137称为布线137[m]。注意，在图2A中，与第m列的像素111中的子像素112R、子像素112G及子像素112B连接的布线137称为布线137[m]R、布线137[m]G及布线137[m]B。子像素112通过上述布线与外围电路电连接。

本实施方式中的成像装置100具有子像素112与相邻的像素111中的子像素112经由开关彼此连接的结构。在该结构中，设置在子像素112中的滤色片使相同的波长带的光透过。图2B示出子像素112的连接示例：像素111中的子像素112布置在第n行(n为大于或等于1且小于或等于p的自然数)第m列(m为大于或等于1且小于或等于q的自然数)，并且，相邻的像素111中的子像素112布置在第n+1行第m列。在图2B中，布置在第n行第m列的子像素112R与布置在第n+1行第m列的子像素112R经由开关201彼此连接。布置在第n行第m列的子像素112G与布置在第n+1行第m列的子像素112G经由开关202彼此连接。布置在第n行第m列的子像素112B与布置在第n+1行第m列的子像素112B经由开关203彼此连接。

用于子像素112的滤色片的颜色不局限于红色(R)、绿色(G)、蓝色(B)的滤色片，如图3A所示，也可以使用使青色(C)、黄色(Y)及品红色(M)的光透过的滤色片。在一个像素111中设置有感测三种不同波长带的光的子像素112，由此可以获得全彩色图像。

图3B示出除了设置有使红色(R)、绿色(G)及蓝色(B)的光透过的滤色片的子像素112以外还包括设置有使黄色(Y)的光透过的滤色片的子像素112的像素111。图3C示出除了设置有使青色(C)、黄色(Y)及品红色(M)的光透过的滤色片的子像素112以外还包括设置有使蓝色(B)的光透过的滤色片的子像素112的像素111。当在一个像素111中设置有感测四种不同波长带的光的子像素112时，可以提高所获得的图像的颜色再现性。

例如，在图2A中，对于感测红色的波长带的子像素112、感测绿色的波长带的子像素112及感测蓝色的波长带的子像素112，其像素数比(或光接收面积比)不一定必须要为1:1:1。如图3D所示，红色、绿色和蓝色的像素数比(光接收面积比)也可以为1:2:1(Bayer排列)。或者，红色、绿色和蓝色的像素数比(光接收面积比)也可以为1:6:1。

虽然设置在像素111中的子像素112的数量可以为一个，但是优选设置两个或更多个子像素。例如，当设置两个或更多个感测相同的波长带的子像素112时，可以提高冗余性，并且可以提高成像装置100的可靠性。

当作为滤波器使用使红外光透过并且吸收或反射具有短于或等于可见光波长的波长的光的IR(infrared)滤波器时，可以实现感测红外光的成像装置100。此外，当作为滤波器使用使紫外光透过并且吸收或反射具有长于或等于可见光波长的波长的光的UV(ultra violet)滤波器时，可以实现感测紫外光的成像装置100。另外，当作为滤波器使用将辐射转换为紫外光或可见光的闪烁体时，可以将成像装置100用作检测X线或γ线的辐射检测器。

当作为滤光片使用中性密度(ND：neutral density)滤光片(减光滤光片)时，可以防止过量的光进入光电转换元件(光接收元件)时产生的输出饱和的现象。通过组合减光能力不同的ND滤光片，可以增大成像装置的动态范围。

除了上述滤光片以外，像素111也可以设置有透镜。参照图4A及4B的截面图描述像素111、滤光片602、透镜600的布置示例。通过使用透镜600，可以由光电转换元件220高效地接收入射光。具体而言，如图4A所示，光660通过透镜600、滤光片602(滤光片602R、滤光片602G及滤光片602B)及像素电路230等进入光电转换元件220。

但是，如由双点划线围绕的区域所示，以箭头所示的光660的一部分被布线层604的一部分遮蔽。因此，如图4B所示，优选的结构使得：在光电转换元件220一侧上设置透镜600及滤光片602，由此光电转换元件220高效地接收入射光。当光660入射到光电转换元件220一侧上时，可以提供高灵敏度的成像装置100。

[子像素112的电路配置示例]

下面，参照图5的电路图对子像素112的具体的电路配置示例进行说明。图5示出第n行的像素111中的子像素112[n]与第n+1行的像素111中的子像素112[n+1]通过晶体管129电连接的电路配置示例。晶体管129可以用作开关201、开关202或开关203。

具体而言，第n行的像素111中的子像素112[n]包括光电二极管PD[n](光电转换元件)、晶体管121、晶体管123和晶体管124。第n+1行的像素111中的子像素112[n+1]包括光电二极管PD[n+1]、晶体管125、晶体管127和晶体管128。

在本实施方式中，示出作为晶体管121至129使用n沟道晶体管的情况。因此，当供应到栅极的信号为H电位时，晶体管121至129中的每一个具有源极与漏极之间的电导通(处于接通状态)，当供应到栅极的信号为L电位时，晶体管121至129没有电导通(处于断开状态)。

但是，本发明的一个实施方式不局限于此，可以作为晶体管121至129使用p沟道晶体管。另外，也可以适当地组合使用n沟道晶体管和p沟道晶体管。

在图5的电路配置中，光电二极管PD[n]的阳极和阴极中的一个电连接到能够供应电位VP的布线131。光电二极管PD[n]的阳极和阴极中的另一个、晶体管121的源极和漏极中的一个及晶体管122的源极和漏极中的一个电连接到节点ND[n]。晶体管122的源极和漏极中的另一个电连接到能够供应电位VR的布线133。晶体管122的栅极电连接到能够供应电位PR的布线141。晶体管121的源极和漏极中的另一个及晶体管123的栅极电连接到节点FD[n]。晶体管121的栅极电连接到能够供应电位TX的布线144[n]。晶体管123的源极和漏极中的一个电连接到能够供应电位VO的布线135，晶体管123的源极和漏极中的另一个电连接到晶体管124的源极和漏极中的一个。晶体管124的源极和漏极中的另一个电连接到布线137[m]，晶体管124的栅极电连接到能够供应电位SEL的布线146[n]。晶体管129的源极和漏极中的一个电连接到节点ND[n]，晶体管129的栅极电连接到能够供应电位PA的布线142。

光电二极管PD[n+1]的阳极和阴极中的一个电连接到能够供应电位VP的布线132。光电二极管PD[n+1]的阳极和阴极中的另一个、晶体管125的源极和漏极中的一个及晶体管126的源极和漏极中的一个电连接到节点ND[n+1]。晶体管126的源极和漏极中的另一个电连接到能够供应电位VR的布线134。晶体管126的栅极电连接到能够供应电位PR的布线143。晶体管125的源极和漏极中的另一个及晶体管127的栅极电连接到节点FD[n+1]。晶体管125的栅极电连接到能够供应电位TX的布线144[n+1]。晶体管127的源极和漏极中的一个电连接到能够供应电位VO的布线136。晶体管127的源极和漏极中的另一个电连接到晶体管128的源极和漏极中的一个。晶体管128的源极和漏极中的另一个电连接到布线137[m]。晶体管128的栅极电连接到能够供应电位SEL的布线146[n+1]。晶体管129的源极和漏极中的另一个电连接到节点ND[n+1]。

虽然在图5中分开示出布线131及布线132，但是该布线131及布线132也可以为一个公共布线。虽然在图5中分开示出布线141及布线143，但是该布线141及布线143也可以为一个公共布线。虽然在图5中分开示出布线135及布线136，但是该布线135及布线136也可以为一个公共布线。

<操作示例1>

下面，参照图6、图7A和7B、图8A和8B以及图9A和9B对利用全局快门系统的成像装置100的捕捉操作的示例进行说明。通过如下方式可以进行利用全局快门系统的图像捕捉：在所有子像素112中同时进行复位操作及累积操作，并且依次进行读取操作。作为子像素112的操作示例，参照子像素112[n]及子像素112[n+1]进行说明。

图6是示出子像素112的操作的时序图，图7A和7B、图8A和8B以及图9A和9B是示出子像素112的操作状态的电路图。为了便于理解驱动方法，在本实施方式所示的时序图中，上述布线及节点被供应H电位或L电位，除非另外有记载。

通过利用全局快门系统，可以在一个时段期间进行所有像素111的累积操作。因此，与利用卷帘快门系统的情况不同，不会产生因在不同时段期间进行累积操作而导致的所捕捉图像的失真。注意，在图6中，将使用全局快门系统时的帧时段称为时段301。时段301相当于复位操作、累积操作、从所有行的像素读取数据的操作所需要的时间的总和。

在操作示例1中，对将电位PA设定为L电位并且晶体管129处于断开状态的情况下的捕捉操作进行说明。当将电位PA设定为L电位时，可以使子像素112[n]及子像素112[n+1]独立地操作。另外，将电位VR设定为H电位，将电位VP及电位VO设定为L电位。将电位SEL[n]及电位SEL[n+1]设定为L电位。

[复位(reset)操作]

首先，在时刻T1，将电位PR及电位TX设定为H电位，由此，晶体管121及晶体管122接通，节点ND[n]及节点FD[n]为H电位。此外，晶体管125及晶体管126接通，节点ND[n+1]及节点FD[n+1]为H电位。通过上述操作，在节点FD[n]及节点FD[n+1]中累积的电荷量被复位(参照图7A)。将时刻T1与时刻T2之间的时段称为“复位时段”。将复位时段中的操作称为“复位操作”。

虽然未图示，但是在复位时段中，成像装置100中的所有节点FD[n]及节点FD[n+1]被复位。

[累积操作]

接着，在时刻T2，将电位PR设定为L电位。将电位TX维持为H电位。另外，在时刻T2，光电二极管PD[n]及光电二极管PD[n+1]被供应反向偏压。当在光电二极管PD[n]及光电二极管PD[n+1]被施加反向偏压的状态下光进入光电二极管PD[n]及光电二极管PD[n+1]时，电流通过光电二极管PD[n]及光电二极管PD[n+1]从电极中的一个电极流向另一个电极(参照图7B)。此状态下的电流量根据光的强度而变化。也就是说，随着进入光电二极管PD[n]及光电二极管PD[n+1]的光的强度增大，电流量增大，并且从节点FD[n]及节点FD[n+1]流出的电荷量增大。与此相反，随着进入光电二极管PD[n]及光电二极管PD[n+1]的光的强度降低，电流量减小，并且从节点FD[n]及节点FD[n+1]流出的电荷量减小。因此，光的强度越高，节点FD[n]及节点FD[n+1]的电位的变化量就越大，光的强度越低，变化量越小。

接着，在时刻T3，将电位TX设定为L电位，由此，晶体管121及晶体管125断开。当晶体管121及晶体管125断开时，从节点FD[n]及节点FD[n+1]到光电二极管PD[n]及光电二极管PD[n+1]的电荷的转移停止，并且确定节点FD[n]及节点FD[n+1]的电位(参照图8A)。将时刻T2与时刻T3之间的时段称为“曝光时段”。在图6中，将操作示例1中的曝光时段称为时段311。将曝光时段期间的操作称为“累积操作”。

[读取操作]

接着，在时刻T4，将供应到布线146[n]的电位SEL设定为H电位。在此，对n＝1(第一行)的情况进行说明。在即将对布线146[n]供应H电位之前，对布线137[m]进行预充电以使其电位成为H电位。当供应到布线146[n]的电位SEL为H电位时，晶体管124接通，布线137[m]的电位以对应于节点FD[n]的电位的速度下降(参照图8B)。在时刻T5，将供应到布线146[n]的电位SEL设定为L电位，由此，晶体管124断开，确定布线137[m]的电位。通过测量此时的布线137[m]的电位，从而可以算出子像素112[n]所接收的光量。

接着，在时刻T5，将供应到布线146[n+1](在此为第二行的布线146)的电位SEL设定为H电位。在即将对布线146[n+1]供应H电位之前，对布线137[m]进行预充电以使其电位成为H电位。当将供应到布线146[n+1]的电位SEL设定为H电位时，晶体管128接通，布线137[m]的电位以对应于节点FD[n+1]的电位的速度下降(参照图9A)。在时刻T6，将供应到布线146[n+1]的电位SEL设定为L电位，由此，晶体管128断开，确定布线137[m]的电位(参照图9B)。通过测量此时的布线137[m]的电位，从而可以算出子像素112[n+1]所接收的光量。

在时刻T6之后，从第三行依次测量布线137[m]的电位，由此可以获得第n行及第n+1行的布线137[m]的电位。测量第一行至第p行的布线137[m]的电位，从而可以获得成像装置100中的每个像素111所接收的光量。因此，可以获得使用成像装置100捕捉的对象的图像数据。例如，将从时刻T4至时刻T5的时段等的算出每个行的接收光量的时段称为“读取时段”。将读取时段中的操作称为“读取操作”。注意，可以适当地确定进行读取操作的时序。连接到第n行的第一列至第q列的布线137的电位可以从第一列依次进行测量，又可以同时从第一列至第q列进行测量，或者可以以多个列的每单位进行测量。

在全局快门系统中，在所有像素中同时进行复位操作，并且在所有像素中同时进行累积操作。因此，可以同时改变在所有列中的像素的电位TX及电位PR。

在结束累积操作与开始读取操作之间的时段(在此时段期间在每个行的像素的节点FD中保持电荷)称为“电荷保持时段”。在全局快门系统中，在所有像素中同时进行复位操作及累积操作，所以在所有像素中以大致相同的时序结束曝光时段。但是，对每个行的像素依次进行读取操作，所以电荷保持时段在每个行之间彼此不同。例如，第一行的电荷保持时段处于时刻T3与时刻T4之间，第二行的电荷保持时段处于时刻T3与时刻T5之间。逐行进行读取操作，因此一行的读取时段开始的时序不同于另一行的时序。因此，最后的行的电荷保持时段的长度最长。

当得到均匀灰度水平的图像时，理想的是在所有像素中的输出信号具有相同水平的电位。但是，电荷保持时段的长度对于每一个像素行不同的情况下，如果随着时间累积在每个行的像素的节点FD中的电荷泄漏，那么输出信号的电位对于每一行都不同，且图像数据在灰度水平上对于每一行都不同。

因此，对于晶体管121及晶体管125，优选使用具有极低断态电流的晶体管。在对于晶体管121及晶体管125使用具有极低断态电流的晶体管的情况下，即使利用全局快门系统来捕捉图像，因电荷保持时段的长度不同而引起的节点FD[n]及节点FD[n+1]的电位变化量也可以是小的。在此情况下，即使利用全局快门系统来捕捉图像，有可能抑制因电荷保持时段的长度不同而引起的图像数据的灰度水平变化，从而有可能增强所捕捉的图像的质量。

在本说明书等中，将操作示例1所示的驱动方法称为常规GS驱动方法。

在使用图5的电路配置进行常规GS驱动方法的情况下，第n行的像素的图像数据与第n+1行的像素的图像数据有可能混合。因此，对于晶体管129，优选使用极低断态电流的晶体管。在对于晶体管129使用极低断态电流的晶体管的情况下，可以抑制该图像数据的混合。

根据本发明的一个实施方式，可以增强所捕捉的图像的质量。

<操作示例2>

接着，参照图10、图11A和11B以及图12A和12B对能够实现高速图像捕捉的成像装置100的操作示例进行说明。图10是示出子像素112的操作的时序图，图11A和11B以及图12A和12B各自是示出子像素112的操作状态的电路图。

注意，在图10中，将操作示例2中的帧时段称为时段302。时段302相当于复位操作、累积操作、从所有行的像素读取数据的操作所需要的时间的总和。

在操作示例2中，对将电位PA设定为H电位以使晶体管129接通的情况下的捕捉操作进行说明。将电位PA设定为H电位，由此可以将子像素112[n]中的光电二极管PD[n]与子像素112[n+1]中的光电二极管PD[n+1]并联连接，并且同时使用它们。就是说，可以实质上增大光接收面积。与操作示例1同样，将电位VR设定为H电位，将电位VP及电位VO设定为L电位。将电位SEL[n]及电位SEL[n+1]设定为L电位。

[复位操作]

首先，在时刻T1，将电位PR及电位TX设定为H电位，由此，晶体管121及晶体管122接通，节点ND[n]及节点FD[n]设定为H电位。此外，晶体管125及晶体管126接通，节点ND[n+1]及节点FD[n+1]设定为H电位。通过上述操作，在节点FD[n]及节点FD[n+1]中累积的电荷量被复位(参照图11A)。

由于在操作示例2中晶体管129处于接通状态，所以在复位时段期间晶体管122或晶体管126可以处于断开状态。虽然未图示，但是在复位时段中，成像装置100中的所有节点FD[n]及节点FD[n+1]被复位。

[累积操作]

接着，在时刻T2，将电位PR设定为L电位。将供应到布线144[n+1]的电位TX设定为电位TX。将供应到布线144[n]的电位TX维持为H电位。另外，在时刻T2，光电二极管PD[n]及光电二极管PD[n+1]被施加反向偏压。当在光电二极管PD[n]及光电二极管PD[n+1]被施加反向偏压的状态下光进入光电二极管PD[n]及光电二极管PD[n+1]时，电流从光电二极管PD[n]及光电二极管PD[n+1]的每一个中的电极中的一个流向另一个电极(参照图11B)。如上所述，此时的电流量根据光强度而变化。因此，随着光的强度越高，节点FD[n]的电位的变化量增大，而随着光的强度降低，变化量减小。

接着，在时刻T3，将供应到布线144[n]的电位TX设定为L电位，由此，晶体管121断开，确定节点FD[n]的电位(参照图12A)。

在时刻T3，将供应到布线144[n+1]的电位TX设定为H电位，由此，节点FD[n+1]的电位根据光电二极管PD[n]及光电二极管PD[n+1]所接收的光量变化(参照图12B)。

接着，在时刻T4，将供应到布线144[n+1]的电位TX设定为L电位，由此，晶体管125断开，确定节点FD[n+1]的电位。注意，在图10中，将操作示例2中的曝光时段称为时段312。

在第n行的累积操作之后，省略复位操作，进行第n+1行的累积操作，从而可以缩短帧时段。

[读取操作]

读取操作可以以与操作示例1相似的方式进行。

在操作示例2中，光电二极管PD[n]与光电二极管PD[n+1]并联连接；当他们接收相同量的光时，可以在比操作示例1短的时间内确定节点FD[n]及节点FD[n+1]的电位。因此，可以缩短曝光时段，而可以缩短帧时段。

当省略在第n行的累积操作之后的复位操作，进行第n+1行的累积操作时，可以缩短帧时段。因此，可以提供一种图像捕捉的持续时间短且能够进行高速成像的固态成像装置。

例如，也可以在布线144[n]为奇数行且布线144[n+1]为偶数行的条件下进行复位操作及累积操作。增加共用光电二极管PD的另一个电极的像素的数量，从而可以增大连续累积操作的频率。就是说，可以通过如下方式以m次短间隔获得连续帧的图像数据：在A个像素中，彼此共用光电二极管的另一个电极；通过进行A次连续累积操作来依次将电荷累积在各像素的电荷积累区域中；依次读取各像素中的捕捉的图像数据。根据本发明的一个实施方式，可以提供一种图像捕捉的持续时间短的固态成像装置。

注意，在本说明书等中，将操作示例2所示的驱动方法称为高速GS驱动方法。

本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

实施方式2

在本实施方式中，参照附图对子像素112的电路配置的另一个示例进行说明。

子像素112中的光电二极管PD的阳极和阴极中的一个可以电连接到节点ND，阳极和阴极中的另一个可以电连接到布线131(或布线132)(参照图13A)。在此情况下，将电位VR设定为L电位，将电位VP设定为H电位，由此可以使成像装置100如上述操作示例同样地操作。

另外，也可以在子像素112的节点FD中设置电容器151(参照图13B)。通过利用电容器151，可以增大节点FD中的图像数据的数据保持时间。此外，可以扩大成像装置100的动态范围。

晶体管122的源极和漏极中的一个也可以电连接到节点FD[n]。晶体管126的源极和漏极中的一个也可以电连接到节点FD[n+1](参照图14A)。

可以设置具有与晶体管122相似的功能的晶体管154。可以设置具有与晶体管126相似的功能的晶体管155(参照图14B)。晶体管154的源极和漏极中的一个电连接到节点FD[n]，源极和漏极中的另一个电连接到布线133，栅极电连接到供应电位PR的布线。晶体管155的源极和漏极中的一个电连接到节点FD[n+1]，源极和漏极中的另一个电连接到布线134，栅极电连接到供应电位PR的布线。

当除了晶体管122之外还设置晶体管154时，可以缩短复位操作所需要的时间。因此，可以提高成像装置100的操作速度。当晶体管122、晶体管126、晶体管154和晶体管155中的至少一个能够操作时，可以进行复位操作。通过上述方式，可以提高成像装置100的可靠性。

本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

实施方式3

在本实施方式中，参照附图对本发明的一个实施方式的成像装置1100进行说明。本实施方式的成像装置1100可以具有与上述实施方式所示的成像装置100相比能够进一步扩大动态范围的结构。图15是示出本发明的一个实施方式的成像装置1100的结构示例的平面图。成像装置1100可以具有与上述实施方式所示的成像装置100相似的结构；但是，像素111中的子像素具有不同的结构。在本实施方式中，对成像装置1100与成像装置100的不同之处(子像素的结构)进行说明。注意，对于在本实施方式中没有特别说明的成像装置1100的结构，参照上述实施方式中的成像装置100的说明。

[子像素1112的电路配置示例]

对成像装置1100中的子像素1112的具体的电路配置示例进行说明。在成像装置1100中，将子像素1112设置在奇数行或偶数行中的一个的像素111中，将子像素112设置在奇数行或偶数行中的另一个的像素111中。在本实施方式中，将子像素1112用于奇数行的像素111，将子像素112用于偶数行的像素111。因此，在本实施方式中，n为大于或等于1且小于或等于p的奇数。

子像素1112具有将晶体管152设置在上述实施方式的子像素112中的结构。图16示出像素111[n]中的子像素1112[n]与像素111[n+1]中的子像素112[n+1]通过晶体管129电连接的电路配置示例。

子像素1112[n]包括光电二极管PD[n](光电转换元件)、晶体管121、晶体管123、晶体管124及晶体管152。在图16所示的子像素1112[n]中，光电二极管PD[n]的阳极和阴极中的一个电连接到供应电位VP的布线131。光电二极管PD[n]的阳极和阴极中的另一个电连接到晶体管152的源极和漏极中的一个。晶体管152的源极和漏极中的另一个电连接到节点ND[n]。晶体管152的栅极电连接到供应电位PB的布线161[n]。

虽然在图16中作为晶体管152使用n沟道晶体管，但是也可以使用p沟道晶体管。结构的其他部分与成像装置100相似，所以在本实施方式中省略详细说明。

成像装置1100可以在晶体管129断开且晶体管152接通的条件下、利用如与成像装置100同样的常规GS驱动方法来捕捉图像。另外，成像装置1100可以在晶体管129及晶体管152接通的条件下、利用如与成像装置100同样的高速GS驱动方法来捕捉图像。此外，在晶体管129接通且晶体管152断开的条件下，成像装置1100可以利用即使入射到光接收元件上的光量多也较不可能产生输出饱和的高速GS驱动方法来捕捉图像。就是说，成像装置1100即使在入射到光接收元件上的光量多也能够准确地利用高速GS驱动方法来捕捉图像。成像装置1100可以与成像装置100相比进一步扩大动态范围。

<操作示例3>

下面，参照图17、图18、图19、图20以及图21对能够进行即使在大光量的条件下也较不可能产生输出饱和的高速成像的成像装置1100的操作示例进行说明。图17是示出子像素1112的操作的时序图，图18、图19、图20以及图21是示出子像素1112的操作状态的电路图。

在图17中，将操作示例3中的帧时段称为时段303。时段303相当于复位操作、累积操作、从所有行的像素读取数据的操作所需要的时间的总和。

[复位操作]

首先，在时刻T1，将电位PB设定为L电位。将电位PR及电位TX各自设定为H电位。由此，晶体管152断开，晶体管121及晶体管122接通，将节点ND[n]及节点FD[n]各自设定为H电位。此外，晶体管125及晶体管126接通，将节点ND[n+1]及节点FD[n+1]各自设定为H电位。通过上述操作，储存在节点FD[n]及节点FD[n+1]中的电荷量被复位(参照图18)。

另外，因为与操作示例2的情况相同，晶体管129处于接通状态，所以在复位时段期间，晶体管122或晶体管126也可以处于断开状态。虽然未图示，但是在复位时段中，成像装置1100中的所有节点FD[n]及节点FD[n+1]被复位。

[累积操作]

接着，在时刻T2，将电位PR设定为L电位。将供应到布线144[n+1]的电位TX设定为L电位。将供应到布线144[n]的电位TX维持为H电位。在时刻T2，光电二极管PD[n+1]被施加反向偏压。当光进入被施加反向偏压的光电二极管PD[n+1]时，电流从光电二极管PD[n+1]中的一个电极流向另一个电极(参照图19)。如上所述，此时的电流量根据光的强度而变化。因此，随着光的强度越高，节点FD[n]的电位的变化量增大，而随着光的强度越低，变化量减小。

接着，在时刻T3，将供应到布线144[n]的电位TX设定为L电位，由此，晶体管121断开，确定节点FD[n]的电位(参照图20)。

在时刻T3，将供应到布线144[n+1]的电位TX设定为H电位，由此，节点FD[n+1]的电位根据光电二极管PD[n+1]所接收的光量变化(参照图21)。

接着，在时刻T4，将供应到布线144[n+1]的电位TX设定为L电位，由此，晶体管125断开，确定节点FD[n+1]的电位。注意，在图17中，将操作示例3中的曝光时段称为时段313。

在第n行的累积操作之后，不进行复位操作的情况下进行第n+1行的累积操作，由此可以缩短帧时段。

[读取操作]

读取操作可以以与上述实施方式中的操作示例1相似的方式进行。

与操作示例2不同，在操作示例3中只使用光电二极管PD[n+1]而不使用光电二极管PD[n]，因此不容易产生在入射到光接收元件的光量大时可能产生的输出饱和。

注意，将在本说明书等中的操作示例3所示的驱动方法称为高照度高速GS驱动方法。本实施方式所示的成像装置1100可以利用常规GS驱动方法、高速GS驱动方法及高照度高速GS驱动方法来捕捉图像。根据本发明的一个实施方式，可以提供一种能够利用大动态范围来高速图像捕捉的成像装置。

如图22所示，作为像素111[n+1]中的子像素可以设置子像素1112[n+1]。图22所示的子像素1112[n+1]具有将晶体管153设置在上述实施方式的子像素112中的结构。

在图22所示的子像素1112[n+1]中，光电二极管PD[n+1]的阳极和阴极中的一个电连接到能够供应电位VP的布线132。光电二极管PD[n+1]的阳极和阴极中的另一个电连接到晶体管153的源极和漏极中的一个。晶体管153的源极和漏极中的另一个电连接到节点ND[n+1]。晶体管153的栅极电连接到能够供应电位PC的布线161[n+1]。

如图22所示，除了晶体管152之外还设置晶体管153，由此可以在高照度高速GS驱动方法中使用光电二极管PD[n+1]代替光电二极管PD[n]。在高照度高速GS驱动方法中适当地在光电二极管PD[n]和光电二极管PD[n+1]之间切换，由此可以减轻光电二极管的劣化，而可以提高成像装置的可靠性。

虽然在图22中作为晶体管152使用n沟道晶体管，但是也可以使用p沟道晶体管。

本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

实施方式4

在本实施方式中，参照图23、图24、图25以及图26A和26B对成像装置100包括作为一种类型的固态成像传感器的CMOS图像传感器的示例进行说明。图23中示为截面图的像素区域251相当于成像装置100中的像素111的一部分。图23中示为截面图的外围电路区域252相当于成像装置100中的外围电路的一部分。图24是图23中的晶体管241的放大图。图26A是图23中的晶体管281的放大图。图26B是图23中的晶体管282的放大图。

本实施方式所示的成像装置100包括衬底101上方的绝缘层102以及在绝缘层102上方的具有pin结的光电转换元件220。光电转换元件220包括p型半导体层221、i型半导体层222及n型半导体层223。当在平面图中观察时，光电转换元件220具有i型半导体层222夹在p型半导体层221与n型半导体层223之间的结构。注意，也可以使用p型半导体层221和n型半导体层223形成光电转换元件220，而不使用i型半导体层222。当在光电转换元件220中设置i型半导体层222时，可以提高光敏性。本实施方式所示的光电转换元件220可以用作上述实施方式所示的光电二极管PD。

注意，本征半导体(i型半导体)理想地是不包含杂质并且其费米能级基本上位于禁带中间的半导体，但是在本说明书等中，添加有用作施主的杂质或用作受体的杂质并且其费米能级基本上位于禁带的中间的半导体也包括在本征半导体的范畴内。即使半导体包含用作施主的杂质或用作受体的杂质，只要该半导体能够用作本征半导体，该半导体就包括在本征半导体的范畴内。

注意，衬底101可以是玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、金属衬底、半导体衬底等。或者，也可以使用承受本实施方式的处理温度的耐热性的塑料衬底。该衬底的示例包括：半导体衬底(例如，单晶衬底或硅衬底)、绝缘体上硅(silicon on insulator：SOI)衬底、玻璃衬底、石英衬底、塑料衬底、金属衬底、不锈钢衬底、具有不锈钢箔的衬底、钨衬底、以及具有钨箔的衬底。作为玻璃衬底的示例，可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、钠钙玻璃等。

在形成光电转换元件220及像素电路230之后，也可以利用机械抛光法或蚀刻法等去除衬底101。在留下衬底101的情况下，对于衬底101，可以使用使电转换元件220所感测的光透过的材料。

绝缘层102可以形成为具有使用氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽等氧化物材料；或者氮化硅、氮氧化硅、氮化铝、氮氧化铝等氮化物材料等的单层结构或多层结构。绝缘层102可以通过溅射法、CVD法、热氧化法、涂敷法、印刷法等形成。

通过如下方式可以形成p型半导体层221、i型半导体层222及n型半导体层223：在绝缘层102上方形成岛状i型半导体层222，在i型半导体层222上方形成掩模，对i型半导体层222的一部分选择性地引入杂质元素。例如，通过使用质量分离的离子注入法或不使用质量分离的离子掺杂法可以进行杂质元素的引入。在引入杂质元素之后，去除掩模。

p型半导体层221、i型半导体层222及n型半导体层223可以使用单晶半导体、多晶半导体、微晶半导体、纳米晶半导体、半非晶半导体(semi-amorphous semiconductor)、非晶半导体等形成。例如，可以使用非晶硅或微晶锗等。此外，也可以使用碳化硅、砷化镓等化合物半导体。

在作为用来形成p型半导体层221、i型半导体层222及n型半导体层223的材料使用硅的情况下，作为p型杂质元素，例如可以使用第13族元素。作为n型杂质元素，例如可以使用第15族元素。

例如，在使用SOI形成上述半导体层的情况下，绝缘层102也可以是氧化埋(BOX：buried oxide)层。

本实施方式的成像装置100在p型半导体层221、i型半导体层222及n型半导体层223上方包括绝缘层103和绝缘层104。绝缘层103及绝缘层104可以使用与绝缘层102类似的材料及方法形成。此外，可以不设置绝缘层103和绝缘层104中的一个，也可以设置层叠有三层或更多层的绝缘层。

本实施方式的成像装置100在绝缘层104上方包括具有平坦的表面的绝缘层105。绝缘层105可以使用与绝缘层102类似的材料及方法形成。对于绝缘层105，也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。绝缘层105的表面可以经受化学机械抛光(CMP：chemical mechanical polishing)处理(以下称为CMP处理)。通过进行CMP处理，可以降低表面凹凸性，可以提高后面形成的绝缘层或导电层的覆盖性。

在包含绝缘层103至绝缘层105的与p型半导体层221重叠的区域中，形成有开口224，并且，在包含绝缘层103至绝缘层105的与n型半导体层223重叠的区域中，形成有开口225。在开口224及开口225中形成有接触插头106。接触插头106通过在设置在绝缘层中的开口内(通过开口)嵌入导电材料来形成。作为导电材料，可以使用钨或多晶硅等嵌入性高的导电材料。虽然未图示，但是也可以将钛层、氮化钛层或者这些层的叠层等的阻挡层(扩散防止层)覆盖上述材料的侧面及底面。在此情况下，有时将阻挡层视为接触插头的一部分。

在绝缘层105上方，形成有电极226及电极227。电极226在开口224中经由接触插头106与p型半导体层221电连接。电极227在开口225中经由接触插头106与n型半导体层223电连接。

以覆盖电极226及电极227的方式形成有绝缘层107。绝缘层107可以使用与绝缘层105同样的材料及方法形成。此外，绝缘层107的表面可经受CMP处理。通过进行CMP处理，可以减少表面凹凸性，可以提高后面形成的绝缘层或导电层的覆盖性。

电极226及电极227可以使用铝、钛、铬、镍、铜、钇、锆、钼、锰、银、钽及钨等金属或者包含这些元素作为主要成分的合金的单层结构或叠层结构形成。例如，可以举出包含锰的铜膜的单层结构、在钛膜上层叠铝膜的两层结构、在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构、依次层叠钛膜或氮化钛膜、铝膜或铜膜以及钛膜或氮化钛膜的三层结构、依次层叠钼膜或氮化钼膜、铝膜或铜膜以及钼膜或氮化钼膜的三层结构、以及依次层叠钨膜、铜膜以及钨膜的三层结构等。另外，也可以使用包含铝和选自钛、钽、钨、钼、铬、钕、钪中的一种或多种的合金膜或氮化膜。

注意，也可以使用铟锡氧化物、锌氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等包含氧的导电材料、氮化钛、氮化钽等包含氮的导电材料。也可以使用包含上述金属元素的材料和包含氧的导电材料的叠层结构。也可以使用包含上述金属元素的材料和包含氮的导电材料的叠层结构。也可以使用包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。

光电转换元件220感测入射到绝缘层102一侧上的光660。

像素111所包括的晶体管也可以设置成重叠于光电转换元件。在图23中，在光电转换元件220的上方设置有晶体管241及晶体管246。具体而言，在绝缘层107上方隔着绝缘层108和绝缘层109设置有晶体管241及晶体管246。

在本实施方式中，晶体管241、晶体管246及晶体管289各自都是顶栅晶体管；但是，也可以采用底栅晶体管。

作为上述晶体管，也可以使用反交错型晶体管或正交错型晶体管。此外，也可以使用形成沟道的半导体层夹在两个栅电极之间的双栅极(dual gate)型晶体管。另外，该晶体管不局限于单栅结构的晶体管，也可以使用具有多个沟道形成区域的多栅型晶体管，例如两栅极(double gate)型晶体管。

作为上述晶体管，可以使用具有平面型、FIN(鳍)型、Tri-Gate(三栅极)型等各种结构的晶体管。

上述晶体管可以具有相同的结构或不同的结构。可以适当地调整各晶体管的尺寸(例如，沟道长度及沟道宽度)等。

在成像装置100中的多个晶体管都具有相同结构的情况下，可以在相同的工序中同时形成上述晶体管。

晶体管241包括：能够用作栅电极的电极243；能够用作源电极和漏电极中的一个的电极244；能够用作源电极和漏电极中的另一个的电极245；能够用作栅极绝缘层的绝缘层117；以及半导体层242(参照图24)。

注意，在图23中，用作晶体管241的源电极和漏电极中的另一个的电极以及能够用作晶体管246的源电极和漏电极中的一个的电极都使用电极245形成。注意，本发明的一个实施方式不局限于此。用作晶体管241的源电极和漏电极中的另一个的电极以及能够用作晶体管246的源电极和漏电极中的一个的电极也可以使用不同的电极形成。

绝缘层108优选使用具有防止氧、氢、水、碱金属、碱土金属等杂质的扩散的功能的绝缘膜形成。该绝缘膜的示例包括：氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化铪、氧化钇、氧化铝、氧氮化铝等。当使用氮化硅、氧化镓、氧化铪、氧化钇、氧化铝等形成上述绝缘膜时，可以减少从光电转换元件220一侧向半导体层242的杂质扩散。此外，绝缘层108可以通过溅射法、CVD法、蒸镀法、热氧化法等形成。绝缘层108可以使用上述材料的单层结构或叠层结构形成。

绝缘层109可以使用与绝缘层102类似的材料及方法形成。在作为半导体层242使用氧化物半导体的情况下，优选使用包含超过化学计量成分的氧的绝缘层作为绝缘层108。包含多于化学计量成分的氧的绝缘层通过加热而释放一部分的氧。包含多于化学计量成分的氧的绝缘层在TDS分析中换算为氧原子的释放的氧量大于或等于1.0×10¹⁸个原子/cm³，优选大于或等于3.0×10²⁰个原子/cm³。注意，上述TDS分析时的膜表面的温度优选高于或等于100℃且低于或等于700℃，或者高于或等于100℃且低于或等于500℃。

包含多于化学计量成分的氧的绝缘层可以通过进行对绝缘层添加氧的处理来形成。添加氧的处理可以利用氧气氛下的热处理进行，或者使用离子注入装置、离子掺杂装置或等离子体处理装置进行。作为用来添加氧的气体，可以使用¹⁶O₂或¹⁸O₂等氧气体、一氧化二氮气体或臭氧气体等。在本说明书中，将添加氧的处理还称为“氧掺杂处理”。

晶体管241、晶体管246、晶体管289等中的每一个半导体层可以使用单晶半导体、多晶半导体、微晶半导体、纳米晶半导体、半非晶半导体(semi-amorphous semiconductor)、非晶半导体等形成。例如，可以使用非晶硅或微晶锗等。此外，可以使用碳化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体、有机半导体等。

在本实施方式中，对作为半导体层242使用氧化物半导体的示例进行说明。另外，在本实施方式中，对半导体层242是半导体层242a、半导体层242b及半导体层242c的叠层的情况进行说明。

半导体层242a、半导体层242b及半导体层242c使用包含In和Ga中的一个或者两个的材料形成。其典型的示例是In-Ga氧化物(包含In和Ga的氧化物)、In-Zn氧化物(包含In和Zn的氧化物)、In-M-Zn氧化物(包含In、元素M和Zn的氧化物：元素M是选自Al、Ti、Ga、Y、Zr、La、Ce、Nd及Hf中的一种或多种的元素，并且相当于与氧的键合力比In与氧的键合力高的金属元素)。

半导体层242a及半导体层242c优选使用包含半导体层242b所包含的金属元素中的一种或多种金属元素的材料形成。通过使用这种材料，不太可能产生在半导体层242a与半导体层242b之间的界面以及半导体层242c与半导体层242b之间的界面处的界面能级。由此，在界面处不太可能发生载流子的散射及俘获，从而可以提高晶体管的场效应迁移率。另外，可以降低晶体管的阈值电压变化。因此，可以实现具有良好的电特性的半导体装置。

半导体层242a及半导体层242c的厚度都大于或等于3nm且小于或等于100nm，优选大于或等于3nm且小于或等于50nm。半导体层242b的厚度大于或等于3nm且小于或等于200nm，优选大于或等于3nm且小于或等于100nm，更优选大于或等于3nm且小于或等于50nm。

在半导体层242b是In-M-Zn氧化物，并且半导体层242a及半导体层242c也是In-M-Zn氧化物的情况下，例如，半导体层242a及半导体层242c具有In:M:Zn＝x₁:y₁:z₁的原子数比，并且半导体层242b具有In:M:Zn＝x₂:y₂:z₂的原子数比。在此情况下，以y₁/x₁大于y₂/x₂的方式确定半导体层242a、半导体层242c及半导体层242b的构成。优选的是，以y₁/x₁为y₂/x₂的1.5倍或更大的方式确定半导体层242a、半导体层242c及半导体层242b的构成。更优选的是，以y₁/x₁为y₂/x₂的2倍或更大的方式确定半导体层242a、半导体层242c及半导体层242b的构成。进一步优选的是，以y₁/x₁为y₂/x₂的3倍或更大的方式确定半导体层242a、半导体层242c及半导体层242b。此时，在半导体层242b中y₁优选大于或等于x₁，在此情况下，可以获得晶体管的稳定电特性。但是，当y₁为x₁的3倍或更大时，晶体管的场效应迁移率下降；因此，y₁优选小于x₁的3倍。当半导体层242a及半导体层242c具有上述构成时，半导体层242a及半导体层242c可以为与半导体层242b相比不太可能产生氧缺陷的层。

在半导体层242a及半导体层242c都是In-M-Zn氧化物的情况下，不考虑Zn及O，含有的In和元素M的百分比优选为如下：In的含量百分比低于50atomic％，元素M的百分比高于或等于50atomic％。In和M的含量百分比进一步优选为如下：In的含量百分比低于25atomic％，元素M的含量百分比高于或等于75atomic％。在将In-M-Zn氧化物用于半导体层242b的情况下，不考虑Zn及O，In和元素M的含量百分比优选为：In的百分比高于或等于25atomic％，M的百分比低于75atomic％。In和元素M的含量百分比进一步优选为：In的百分比高于或等于34atomic％，M的百分比低于66atomic％。

例如，对于包含In或Ga的半导体层242a及半导体层242c的每一个，可以利用使用其原子数比为In:Ga:Zn＝1:3:2、1:3:4、1:3:6、1:6:4或1:9:6的靶材形成的In-Ga-Zn氧化物、使用其原子数比为In:Ga＝1:9的靶材形成的In-Ga氧化物。另外，对于半导体层242b，可以利用使用其原子数比为In:Ga:Zn＝3:1:2、1:1:1、5:5:6或4:2:4.1的靶材形成的In-Ga-Zn氧化物。注意，半导体层242a及半导体层242b的每一个的原子数比可在上述原子数比中任一的±20％的误差范围内变动。

为了对包括半导体层242b的晶体管赋予稳定的电特性，优选降低半导体层242b中的杂质及氧缺陷而实现高纯度本征半导体层。由此，可以将半导体层242b视为本征或实质上本征的氧化物半导体层。另外，优选至少将半导体层242b中的沟道形成区域视为本征或实质上本征的半导体层。

注意，实质上本征的氧化物半导体层是指载流子密度低于1×10¹⁷/cm³，低于1×10¹⁵/cm³或低于1×10¹³/cm³的氧化物半导体层。

[氧化物半导体的能带结构]

参照图25所示的能带结构图对包括半导体层242a、半导体层242b及半导体层242c的叠层的半导体层242的功能和效果进行说明。图25是示出沿着图24中的点划线C1-C2的部分的能带结构图。因此，图25示出晶体管241的沟道形成区域的能带结构。

在图25中，Ec382、Ec383a、Ec383b、Ec383c、Ec386分别是绝缘层109、半导体层242a、半导体层242b、半导体层242c、绝缘层117的导带底的能量。

这里，真空能级与导带底之间的能量差(该能量差也称为“电子亲和力”)相当于从真空能级与价电子带顶之间的能量差(该能量差也称为电离电位)减去能隙而得到的值。注意，该能隙可以使用光谱椭偏仪(HORIBA JOBIN YVON S.A.S.制造的UT-300)来测量。真空能级与价带顶之间的能量差可以使用紫外线光电子能谱(UPS：ultraviolet photoelectron spectroscopy)装置(ULVAC-PHI公司制造的VersaProbe)来测量。

注意，使用其原子数比为In:Ga:Zn＝1:3:2的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV，电子亲和力大约为4.5eV。使用其原子数比为In:Ga:Zn＝1:3:4的靶材形成的In-Ga-Zn氧化物的能隙大约为3.4eV，电子亲和力大约为4.5eV。使用其原子数比为In:Ga:Zn＝1:3:6的靶材形成的In-Ga-Zn氧化物的能隙大约为3.3eV，电子亲和力大约为4.5eV。使用其原子数比为In:Ga:Zn＝1:6:2的靶材形成的In-Ga-Zn氧化物的能隙大约为3.9eV，电子亲和力大约为4.3eV。使用其原子数比为In:Ga:Zn＝1:6:8的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV，电子亲和力大约为4.4eV。使用其原子数比为In:Ga:Zn＝1:6:10的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV，电子亲和力大约为4.5eV。使用其原子数比为In:Ga:Zn＝1:1:1的靶材形成的In-Ga-Zn氧化物的能隙大约为3.2eV，电子亲和力大约为4.7eV。使用其原子数比为In:Ga:Zn＝3:1:2的靶材形成的In-Ga-Zn氧化物的能隙大约为2.8eV，电子亲和力大约为5.0eV。

因为绝缘层109和绝缘层117是绝缘物，所以Ec382和Ec386比Ec383a、Ec383b及Ec383c更接近于真空能级(电子亲和力较小)。

另外，Ec383a比Ec383b更接近于真空能级。具体而言，Ec383a优选比Ec383b更接近于真空能级0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。

此外，Ec383c比Ec383b更接近于真空能级。具体而言，Ec383c优选比Ec383b更接近于真空能级0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。

在半导体层242a与半导体层242b之间的界面附近以及半导体层242b与半导体层242c之间的界面附近形成混合区域；因此，导带底的能量连续地变化。换言之，在这些界面不存在能级或者几乎不存在能级。

因此，在具有上述能带结构的叠层结构中，电子主要经过半导体层242b中移动。由此，即使在半导体层242a与绝缘层107之间的界面或者半导体层242c与绝缘层117之间的界面存在有能级，该界面能级也几乎不会影响到电子的移动。另外，在半导体层242a与半导体层242b之间的界面以及半导体层242c与半导体层242b之间的界面不存在界面能级或者几乎不存在界面能级，因此在该区域中电子的移动不被阻碍。其结果是，具有上述氧化物半导体的叠层的晶体管241可以具有高场效应迁移率。

注意，虽然如图24所示那样在半导体层242a与绝缘层109之间的界面附近以及半导体层242c与绝缘层117之间的界面附近有可能形成起因于杂质或缺陷的陷阱状态(trap state)390，但是由于半导体层242a及半导体层242c的存在，半导体层242b可以远离该陷阱状态。

尤其是，在本实施方式所示的晶体管241中，半导体层242b的顶面接触于半导体层242c，半导体层242b的底面接触于半导体层242a。如此，半导体层242b由半导体层242a和半导体层242c围绕，因此可以进一步减少上述陷阱状态的影响。

但是，在Ec383a或Ec383c与Ec383b之间的能量差小的情况下，半导体层242b中的电子有可能越过能隙到达陷阱状态。电子被陷阱状态俘获，在绝缘层的界面产生固定负电荷，导致晶体管的阈值电压在正方向上漂移。

因此，优选将Ec383a与Ec383b之间的能量差以及Ec383c与Ec383b之间的能量差都设定为大于或等于0.1eV，更优选大于或等于0.15eV。此时，可以减小晶体管的阈值电压的变动，由此，晶体管可以具有良好的电特性。

半导体层242a及半导体层242c的带隙优选大于半导体层242b的带隙。

通过本发明的一个实施方式，可以提供一种电特性变化小的晶体管。因此，可以提供一种电特性变化小的半导体装置。通过本发明的一个实施方式，可以提供一种可靠性高的晶体管。因此，可以提供一种可靠性高的半导体装置。

氧化物半导体的带隙为2eV或更大；由此，在形成沟道的半导体层中包含氧化物半导体的晶体管具有极小的断态电流量。具体而言，在室温下沟道宽度每微米的断态电流可以低于1×10^-20A，优选低于1×10^-22A，更优选低于1×10^-24A。就是说，该晶体管的导通截止比可以大于或等于20数位且小于或等于150数位。

通过本发明的一个实施方式，可以提供一种低耗电量的晶体管。因此，可以提供一种低耗电量的半导体装置或成像装置。

因为氧化物半导体具有大的带隙，所以可以使用包含氧化物半导体的半导体装置的环境的温度范围宽。通过本发明的一个实施方式，可以提供一种宽温度范围的成像装置或半导体装置。

注意，上述三层结构是示例。例如，也可以采用没有半导体层242a和半导体层242c中的一个的两层结构。

[氧化物半导体]

对能够应用于半导体层242的氧化物半导体进行详细说明。

在作为半导体层使用氧化物半导体的情况下，可以使用c轴取向结晶氧化物半导体(c-axis aligned crystalline oxide semiconductor：CAAC-OS))、多晶氧化物半导体、微晶氧化物半导体、纳米晶氧化物半导体(nano crystalline oxide semiconductor：nc-OS)、非晶氧化物半导体等。

CAAC-OS膜是包含多个c轴取向结晶部的氧化物半导体膜之一。

通过利用透射电子显微镜(TEM：transmission electron microscope)观察CAAC-OS膜的亮视场像及衍射图案的复合分析图像(也称为高分辨率TEM图像)。其结果是，明显地观察到多个结晶部。但是，在高分辨率TEM图像中，无法清楚地观察到结晶部之间的边界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不太可能发生由晶界引起的电子迁移率的下降。

根据在大致平行于样品面的方向上观察的CAAC-OS膜的高分辨率截面TEM图像，在结晶部中金属原子排列为层状。各金属原子层具有反映着其上形成CAAC-OS膜的面(以下，将其上形成CAAC-OS膜的面称为形成面)或CAAC-OS膜的顶面的形状并以平行于CAAC-OS膜的形成面或顶面的方式排列。

根据高分辨率截面TEM图像以及高分辨率平面TEM图像，可知CAAC-OS膜的结晶部中具有取向性。

在具有c轴取向的CAAC-OS膜中，a轴及b轴的方向在结晶部之间不規則地取向，但是c轴在平行于形成面的法线向量或顶面的法线向量的方向上取向。

注意，结晶部在形成CAAC-OS膜的同时形成或者通过进行加热处理等晶化处理来形成。如上所述，结晶的c轴在平行于CAAC-OS膜的形成面的法线向量或顶面的法线向量的方向上取向。由此，例如，在CAAC-OS膜的形状因蚀刻等而变化时，该c轴不必平行于CAAC-OS膜的形成面的法线向量或顶面的法线向量。

此外，CAAC-OS膜中的c轴取向结晶部的分布也不必是均匀的。例如，在形成CAAC-OS膜的结晶部的结晶生长从该膜的顶面近旁产生的情况下，有时顶面附近的c轴取向结晶部的比例会高于形成面附近。另外，当CAAC-OS膜添加有杂质时，有时被添加杂质的区域变质，因此c轴取向的结晶部的比例根据各区域而不同。

CAAC-OS膜是杂质浓度低的氧化物半导体膜。杂质是氢、碳、硅或过渡金属元素等氧化物半导体膜的主要成分以外的元素。尤其是，与氧的键合力比氧化物半导体膜所包含的金属元素高的硅等元素会夺取氧化物半导体膜中的氧，打乱氧化物半导体膜的原子排列，导致结晶性下降。另外，铁或镍等的重金属、氩、二氧化碳等具有大原子半径(分子半径)，因此当包含在氧化物半导体膜内时，打乱氧化物半导体膜的原子排列，导致结晶性下降。此外，包含在氧化物半导体膜中的杂质有可能被用作载流子陷阱或载流子发生源。

CAAC-OS膜是缺陷能级密度低的氧化物半导体膜。在某些情况下，氧化物半导体膜中的氧缺陷被用作载流子陷阱或者当俘获氢时被用作载流子发生源。

将杂质浓度低且缺陷能级密度低(氧缺陷的个数少)的状态称为“高纯度本征”或“实质上高纯度本征”的状态。在高纯度本征或实质上高纯度本征的氧化物半导体膜中载流子发生源少，所以其载流子密度低。因此，包括该氧化物半导体膜的晶体管很少具有负阈值电压特性(很少为常导通特性)。在高纯度本征或实质上高纯度本征的氧化物半导体膜中缺陷能级密度低，所以其载流子陷阱少。因此，包括该氧化物半导体膜的晶体管具有变动小的电特性以及高可靠性。被氧化物半导体膜中的载流子陷阱俘获的电荷直到被释放需要的时间长，有时会像固定电荷那样动作。所以，包括杂质浓度高且缺陷能级密度高的氧化物半导体膜的晶体管有时具有不稳定的电特性。

通过在晶体管中使用CAAC-OS膜，由可见光或紫外光的照射导致的晶体管的电特性变动小。

接下来，对多晶氧化物半导体膜进行说明。

在多晶氧化物半导体膜的高分辨率TEM图像中，观察到晶粒。例如在多数情况下，在高分辨率TEM图像中，多晶氧化物半导体膜中的晶粒尺寸大于或等于2nm且小于或等于300nm、大于或等于3nm且小于或等于100nm或大于或等于5nm且小于或等于50nm。另外，在多晶氧化物半导体膜的高分辨率TEM图像中，有时观察到晶体之间的晶界。

多晶氧化物半导体膜有可能包含多个晶粒，并且，在该多个晶粒中结晶取向可不同。

接下来，说明微晶氧化物半导体膜。

微晶氧化物半导体膜具有在高分辨率TEM图像中观察到结晶部的区域以及在高分辨率TEM图像中无法清楚地观察到结晶部的区域。在多数情况下，微晶氧化物半导体膜中的结晶部大于或等于1nm且小于或等于100nm，或大于或等于1nm且小于或等于10nm。将尺寸为大于或等于1nm且小于或等于10nm或大于或等于1nm且小于或等于3nm的微晶特别称为纳米晶(nc：nanocrystal)。将包括该纳米晶的氧化物半导体膜称为nc-OS(nanocrystalline oxide semiconductor：纳米晶氧化物半导体)膜。例如，在nc-OS膜的高分辨率TEM图像中，有时不能在nc-OS膜中清楚地观察到晶界。

在nc-OS膜中，微小的区域(例如，尺寸为大于或等于1nm且小于或等于10nm的区域，特别是，尺寸为大于或等于1nm且小于或等于3nm的区域)具有周期性原子排列。另外，在nc-OS膜的不同结晶部之间没有晶体取向的规律性。因此，观察不到整个膜的取向。所以，根据分析方法有时不能区别nc-OS膜与非晶氧化物半导体膜。例如，当通过利用使用其束径比结晶部大的X射线的XRD装置的平面外(out-of-plane)法对nc-OS膜进行结构分析时，不出现表示结晶面的峰值。此外，在使用其束径比结晶部大(例如，大于或等于50nm)的电子射线而得到的nc-OS膜的电子衍射图案(也称为选区电子衍射图案)中显示有光晕图案。同时，在使用其束径近于或小于结晶部的直径的电子射线而得到的nc-OS膜的纳米束电子衍射中显示有斑点。另外，在nc-OS膜的纳米束电子衍射图案中，有时显示有圆圈(环状)的高亮度区域。在nc-OS膜的纳米束电子衍射图案中，有时在环状区域内显示有多个斑点。

nc-OS膜是其规律性比非晶氧化物半导体膜高的氧化物半导体膜。因此，nc-OS膜具有比非晶氧化物半导体膜低的缺陷态密度。注意，nc-OS膜的不同的结晶部之间没有晶体取向的规律性。所以，nc-OS膜具有比CAAC-OS膜高的缺陷态密度。

因此，nc-OS膜有时具有比CAAC-OS膜高的载流子密度。载流子密度高的氧化物半导体膜有时具有高电子迁移率。所以，包括nc-OS膜的晶体管有时具有高场效应迁移率。nc-OS膜具有比CAAC-OS膜高的缺陷态密度，所以有时具有较多的载流子陷阱。其结果是，与包括CAAC-OS膜的晶体管相比，包括nc-OS膜的晶体管具有较大的电特性变动和低可靠性。因为nc-OS膜即使包含较多的杂质也可以形成，所以与CAAC-OS膜相比容易形成。由此，根据用途，有时可以适当地使用nc-OS膜。因此，有时能够高生产率地制造具有包括nc-OS膜的晶体管的半导体装置。

接着，对非晶氧化物半导体膜进行说明。

非晶氧化物半导体膜具有无序的原子排列并不具有结晶部。例如，非晶氧化物半导体膜如石英那样不具有定形状态。

在非晶氧化物半导体膜的高分辨率TEM图像中，观察不到结晶部。

当利用面外法使用XRD装置对非晶氧化物半导体膜进行结构分析时，不显示出表示结晶面的峰值。在非晶氧化物半导体膜的电子衍射图案中，显示有光晕图案。另外，在非晶氧化物半导体膜的纳米束电子衍射图案中，没有显示斑点，而显示有光晕图案。

非晶氧化物半导体膜以高浓度包含氢等杂质。此外，非晶氧化物半导体膜的缺陷态密度高。

杂质浓度高且缺陷态密度高的氧化物半导体膜包含多数载流子陷阱或多数载流子发生源。

因此，非晶氧化物半导体膜具有比nc-OS膜高的载流子密度。由此，包括非晶氧化物半导体膜的晶体管容易具有常接通特性。因此，有时可以将非晶氧化物半导体膜用于需要常接通特性的晶体管。由于非晶氧化物半导体膜具有高缺陷态密度，所以其载流子陷阱有可能增加。其结果是，与包括CAAC-OS或nc-OS的晶体管相比，包括非晶氧化物半导体膜的晶体管的电特性变动大，其可靠性低。

接着，对单晶氧化物半导体膜进行说明。

单晶氧化物半导体膜的杂质浓度低且其缺陷态密度低(氧缺陷少)。所以，可以降低载流子密度。因此，包括单晶氧化物半导体膜的晶体管不太可能常导通。另外，由于单晶氧化物半导体膜具有较低的杂质浓度和较低的缺陷态密度，因此其载流子陷阱有可能减少。由此，包括单晶氧化物半导体膜的晶体管的电特性变动小，从而其可靠性高。

注意，当氧化物半导体膜具有很少缺陷时，其密度增大。当氧化物半导体膜具有高结晶性时，其密度增高。当氧化物半导体膜具有较低的杂质(诸如氢)浓度时，其密度增大。单晶氧化物半导体膜具有比CAAC-OS膜高的密度。CAAC-OS膜具有比微晶氧化物半导体膜高的密度。多晶氧化物半导体膜具有比微晶氧化物半导体膜高的密度。微晶氧化物半导体膜具有比非晶氧化物半导体膜高的密度。

注意，氧化物半导体膜有时具有nc-OS膜与非晶氧化物半导体膜之间的物理性质的结构。将具有这种结构的氧化物半导体膜特别称为类非晶(amorphous-like)氧化物半导体(类非晶OS)膜。

注意，类非晶OS膜及nc-OS膜中的结晶部的尺寸可以使用高分辨率TEM图像来测量。例如，InGaZnO₄结晶具有层状结构，其中在In-O层之间具有两个Ga-Zn-O层。InGaZnO₄结晶的单位晶格具有三个In-O层和六个Ga-Zn-O层的一共九个层在c轴方向上重叠的结构。因此，这些彼此相邻的层之间的间隔与(009)面的晶格间隔(也称为d值)大致相等。按结晶结构分析算出其值为0.29nm。因此，着眼于高分辨率TEM图像的晶格条纹，间隔为0.28nm至0.30nm的每个晶格条纹可认为是对应于InGaZnO₄结晶的a-b面。以观察到其晶格条纹的区域的最大长度为类非晶OS膜及nc-OS膜的结晶部的尺寸。另外，对其尺寸为0.8nm或更大的结晶部选择性地进行评价。

注意，氧化物半导体膜例如也可以是包括非晶氧化物半导体膜、微晶氧化物半导体膜和CAAC-OS膜中的两种或更多种的叠层膜。

即使氧化物半导体膜是CAAC-OS膜，也有时部分地观察到与nc-OS膜等同样的衍射图案。因此，可以根据在一定的面积内观察到CAAC-OS膜的衍射图案的区域的比例(也称为CAAC比例)判断CAAC-OS膜是否优异。例如，在优良的CAAC-OS膜的情况下，其CAAC比例高于或等于50％，优选高于或等于80％，更优选高于或等于90％，进一步优选高于或等于95％。另外，将该CAAC-OS区域以外的区域的比例称为非CAAC比例。

作为能够用于半导体层242a、半导体层242b及半导体层242c的氧化物半导体的示例，可以举出包含铟的氧化物。氧化物例如包含铟时可以具有高载流子迁移率(电子迁移率)。氧化物半导体优选包含元素M。该元素M优选为铝、镓、钇或锡等。可以用作元素M的其他元素是硼、硅、钛、铁、镍、锗、钇、锆、钼、镧、铈、钕、铪、钽、钨等。另外，作为元素M也可以组合使用上述元素中的两种或更多种。例如，元素M是与氧之间的键能高的元素。元素M例如是能够增大氧化物的能隙的元素。此外，氧化物半导体优选包含锌。当氧化物包含锌时，该氧化物例如容易被晶化。

注意，氧化物半导体不局限于包含铟的氧化物。氧化物半导体例如也可以为锌锡氧化物、镓锡氧化物、镓氧化物。

作为氧化物半导体使用能隙宽的氧化物。例如，氧化物半导体的能隙大于或等于2.5eV且小于或等于4.2eV，优选大于或等于2.8eV且小于或等于3.8eV，更优选大于或等于3eV且小于或等于3.5eV。

下面，说明氧化物半导体中的杂质的影响。为了获得稳定的晶体管电特性，降低氧化物半导体中的杂质浓度而降低载流子密度以使该氧化物半导体高度纯化是有效的。将氧化物半导体的载流子密度设定为小于1×10¹⁷/cm³、小于1×10¹⁵/cm³或小于1×10¹³/cm³。为了降低氧化物半导体中的杂质浓度，优选降低与氧化物半导体相邻的膜中的杂质浓度。

例如，氧化物半导体中的硅有可能被用作载流子陷阱或载流子发生源。氧化物半导体中的利用二次离子质谱(SIMS：secondary ion mass spectrometry)分析测定出的硅浓度优选低于1×10¹⁹个原子/cm³、更优选低于5×10¹⁸个原子/cm³、进一步优选低于2×10¹⁸个原子/cm³。

另外，当氧化物半导体含有氢时，有时载流子密度增大。因此，将利用SIMS测定出的氧化物半导体中的氢浓度设定为低于或等于2×10²⁰个原子/cm³，优选低于或等于5×10¹⁹个原子/cm³，更优选低于或等于1×10¹⁹个原子/cm³，进一步优选低于或等于5×10¹⁸个原子/cm³。当氧化物半导体中含有氮时，有时载流子密度增大。将利用SIMS测定出的氧化物半导体中的氮浓度设定为低于5×10¹⁹个原子/cm³，优选低于或等于5×10¹⁸个原子/cm³，更优选低于或等于1×10¹⁸个原子/cm³，进一步优选低于或等于5×10¹⁷个原子/cm³。

为了降低氧化物半导体中的氢浓度，优选降低与半导体层242接触的绝缘层109及绝缘层117中的氢浓度。利用SIMS测定出的绝缘层109及绝缘层117中的氢浓度低于或等于2×10²⁰个原子/cm³，优选低于或等于5×10¹⁹个原子/cm³，更优选低于或等于1×10¹⁹个原子/cm³，进一步优选低于或等于5×10¹⁸个原子/cm³。为了降低氧化物半导体中的氮浓度，优选降低绝缘层109及绝缘层117中的氮浓度。利用SIMS测定出的绝缘层109及绝缘层117中的氮浓度低于5×10¹⁹个原子/cm³，优选低于或等于5×10¹⁸个原子/cm³，更优选低于或等于1×10¹⁸个原子/cm³，进一步优选低于或等于5×10¹⁷个原子/cm³。

在本实施方式中，首先，在绝缘层109上形成半导体层242a，在半导体层242a上形成半导体层242b。

注意，优选利用溅射法形成氧化物半导体层。作为溅射法，可以使用RF溅射法、DC溅射法、AC溅射法等。有时，通过利用DC溅射法或AC溅射法可以形成比RF溅射法均匀性良好的膜。

在本实施方式中，作为半导体层242a，通过溅射法且使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝1:3:2)形成20nm厚的In-Ga-Zn氧化物。注意，能够应用于半导体层242a的构成元素及组成不局限于此。

此外，也可以在形成半导体层242a之后进行氧掺杂处理。

接着，在半导体层242a上形成半导体层242b。在本实施方式中，作为半导体层242b，通过溅射法且使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝1:1:1)形成30nm厚的In-Ga-Zn氧化物。注意，能够应用于半导体层242b的构成元素及组成不局限于此。

此外，也可以在形成半导体层242b之后进行氧掺杂处理。

接着，也可以进行加热处理，使得进一步减少半导体层242a及半导体层242b所包含的水分或氢等杂质，以使半导体层242a及半导体层242b高度纯化。

例如，在减压气氛、氮或稀有气体等惰性气体气氛、氧化性气氛或超干燥空气(在利用光腔衰荡光谱法(cavity ring-down laser spectroscopy：CRDS)系统的露点计进行测量时，水分量是20ppm(露点换算为-55℃)或更小，优选的是1ppm或更小，更优选的是10ppb或更小)气氛下对半导体层242a及半导体层242b进行加热处理。另外，氧化性气氛是指包含10ppm或更大的氧化气体诸如氧、臭氧或氮化氧等的气氛。惰性气氛是指包含小于10ppm的上述氧化气体且还填充有氮或稀有气体的气氛。

通过进行加热处理，在释放杂质的同时可以使绝缘层109所包含的氧扩散到半导体层242a及半导体层242b，由此可以减少半导体层242a及半导体层242b中的氧缺陷。此外，该加热处理也可以通过如下方式进行：在惰性气体气氛下进行加热处理，然后在包含10ppm或更大、1％或更大或10％或更大的氧化气体气氛下进行另一个加热处理。该加热处理在形成半导体层242b之后的任何时候都可以进行。例如，也可以在选择性地蚀刻半导体层242b之后进行加热处理。

第一加热处理以高于或等于250℃且低于或等于650℃的温度，优选为以高于或等于300℃且低于或等于500℃的温度进行。处理时间短于或等于24小时。由于超过24小时的加热处理不是优选的，因为其导致产率的降低。

接着，在半导体层242b上形成抗蚀剂掩模，使用该抗蚀剂掩模对半导体层242a及半导体层242b的一部分选择性地进行蚀刻。在该步骤中，有时绝缘层109的一部分被蚀刻，由此绝缘层109具有凸部。

作为半导体层242a及半导体层242b的蚀刻，可以使用干蚀刻法和湿蚀刻法中的一者或两者。在进行蚀刻之后，去除抗蚀剂掩模。

在晶体管241中，在半导体层242b上设置有接触于半导体层242b的电极244及电极245。电极244及电极245(包括由与这些电极相同的层形成的其他电极或布线)可以使用与电极226类似的材料及方法形成。

另外，晶体管241在半导体层242b、电极244及电极245上包括半导体层242c。半导体层242c接触于半导体层242b、电极244及电极245的每一个的一部分。

在本实施方式中，通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝1:3:2)形成半导体层242c。另外，能够应用于半导体层242c的构成元素及组成不局限于此。例如，作为半导体层242c也可以使用氧化镓。此外，也可以对半导体层242c进行氧掺杂处理。

另外，在晶体管241中，在半导体层242c上设置有绝缘层117。绝缘层117可以用作栅极绝缘层。绝缘层117可以使用与绝缘层102类似的材料及方法形成。此外，也可以对绝缘层117进行氧掺杂处理。

在形成半导体层242c及绝缘层117之后，在绝缘层117上形成掩模，对半导体层242c及绝缘层117的一部分选择性地进行蚀刻，由此可以形成岛状的半导体层242c及绝缘层117。

另外，在晶体管241中，在绝缘层117上设置有电极243。电极243(包括由与该电极相同的层形成的其他电极或布线)可以使用与电极226类似的材料及方法形成。

在本实施方式中，电极243具有包括电极243a和电极243b的叠层结构。例如，使用氮化钽形成电极243a，使用铜形成电极243b。将电极243a用作阻挡层；由此，可以防止铜元素的扩散。因此，可以实现可靠性高的半导体装置。

另外，晶体管241包括覆盖电极243的绝缘层118。绝缘层118可以使用与绝缘层102类似的材料及方法形成。此外，也可以对绝缘层118进行氧掺杂处理。另外，也可以对绝缘层118的表面进行CMP处理。

此外，绝缘层113形成在绝缘层118上方。绝缘层113可以使用与绝缘层105类似的材料及方法形成。另外，也可以对绝缘层113的表面进行CMP处理。通过进行CMP处理，可以减少表面凹凸，由此可以提高后面形成的绝缘层或导电层的覆盖性。此外，在绝缘层113及绝缘层118的一部分中形成有开口。在该开口中形成有接触插头114。

在绝缘层113上方，形成有布线261、布线265及布线267(包括由与这些布线相同的层形成的其他电极或布线)。布线267在形成于绝缘层113及绝缘层118中的开口中通过接触插头114电连接到电极249。布线265在形成于绝缘层113及绝缘层118中的开口中通过接触插头114电连接到电极244。

成像装置100以覆盖布线261、布线265及布线267(包括由与这些布线相同的层形成的其他电极或布线)的方式包括绝缘层115。绝缘层115可以使用与绝缘层105类似的材料及方法形成。另外，也可以对绝缘层115的表面进行CMP处理。通过进行CMP处理，可以减少表面凹凸，由此可以提高后面形成的绝缘层或导电层的覆盖性。此外，在绝缘层115的一部分中形成有开口。

此外，在绝缘层115上方，形成有布线263及布线266(包括由与这些布线相同的层形成的其他电极或布线)。

布线263及布线266(包括由与这些布线相同的层形成的其他电极或布线)的每一个都可以通过形成于绝缘层中的开口及接触插头电连接到其他布线或其他电极。

另外，绝缘层116以覆盖布线263及布线266的方式设置。绝缘层116可以使用与绝缘层105同样的材料及方法形成。此外，也可以对绝缘层116的表面进行CMP处理。

图23所示的晶体管241相当于晶体管121。当在光电转换元件220上设置包括像素的晶体管时，在平面图中可以增大光电转换元件220所占的面积。因此，可以提高成像装置100的光敏性。另外，可以实现即使采用高分辨率其光敏性也不太可能下降的成像装置100。

作为包括外围电路的晶体管的示例，图26A示出图23所示的晶体管281的放大截面图。图26B是图23所示的晶体管282的放大截面图。在本实施方式中，例如，晶体管281是p沟道晶体管，晶体管282是n沟道晶体管。

p沟道晶体管281包括形成沟道的i型半导体层283、p型半导体层285、绝缘层286、电极287和侧壁288。在i型半导体层283中的与侧壁288重叠的区域中设置有低浓度p型杂质区域284。

p沟道晶体管281所包括的i型半导体层283可以在形成光电转换元件220中的i型半导体层222的步骤中同时形成。p沟道晶体管281所包括的p型半导体层285可以在形成光电转换元件220中的p型半导体层221的步骤中同时形成。

绝缘层286可以具有栅极绝缘层的功能。电极287可以用作栅电极。在形成电极287之后且在形成侧壁288之前，使用电极287作为掩模引入杂质元素，来可以形成低浓度p型杂质区域284。换言之，可以以自对准方式形成低浓度p型杂质区域284。低浓度p型杂质区域284具有与p型半导体层285相同的导电性，并且其赋予导电性的杂质的浓度低于p型半导体层285。

n沟道晶体管282具有与p沟道晶体管281类似的结构，但是，其不同之处在于设置有低浓度n型杂质区域294和n型半导体层295代替低浓度p型杂质区域284和p型半导体层285。

n沟道晶体管282所包括的n型半导体层295可以在形成光电转换元件220中的n型半导体层223的步骤中同时形成。如p沟道晶体管281的情况，可以以自对准方式形成低浓度n型杂质区域294。低浓度n型杂质区域294具有与n型半导体层295相同的导电性，并且其赋予导电性的杂质的浓度低于n型半导体层295。

虽然本说明书等所公开的金属膜、半导体膜、无机绝缘膜等各种膜可以利用溅射法或等离子体化学气相沉积(CVD)法来形成，但是也可以利用热CVD法等其他方法形成上述膜。作为热CVD法的示例，可以采用有机金属化学气相沉积(metal organic chemical vapor deposition：MOCVD)法或原子层沉积(atomic layer deposition：ALD)法。

由于热CVD法在沉积时不使用等离子体，因此有不产生等离子体损伤所引起的缺陷的优点。

可以通过如下方式进行利用热CVD法的沉积：将源气体及氧化剂同时供应到处理室内，将处理室内的压力设定为大气压或减压，使其在衬底附近或在衬底上起反应。

另外，可以以如下方式进行利用ALD法的沉积：将处理室内的压力设定为大气压或减压，将用于反应的源气体依次引入处理室，然后按该顺序反复地引入气体。例如，通过切换各开关阀(也称为高速阀)来将两种或更多种的源气体依次供应到处理室内。例如，为了防止源气体混合，在引入第一源气体的同时或之后引入惰性气体(例如，氩或氮)等，然后引入第二源气体。注意，在同时引入第一源气体及惰性气体时，惰性气体用作载流子气体，另外，还可以在引入第二源气体的同时引入惰性气体。另外，也可以利用真空抽气将第一源气体排出来代替引入惰性气体，然后引入第二源气体。第一源气体附着到衬底表面形成第一层，之后引入的第二源气体与该第一层起反应，其结果是，第二层层叠在第一层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节，因此，ALD法可以准确地调节厚度而适用于微型场效应晶体管(field effect transistor：FET)的制造。

可以利用MOCVD法或ALD法等热CVD法形成本实施方式所公开的金属膜、半导体膜、无机绝缘膜等各种膜。例如，在形成In-Ga-Zn-O膜时，使用三甲基铟、三甲基镓及二甲基锌。三甲基铟的化学式为In(CH₃)₃。三甲基镓的化学式为Ga(CH₃)₃。二甲基锌的化学式为Zn(CH₃)₂。不局限于上述组合，可以使用三乙基镓(化学式：Ga(C₂H₅)₃)代替三甲基镓，并且可以使用二乙基锌(化学式：Zn(C₂H₅)₂)代替二甲基锌。

例如，在利用使用ALD法的沉积装置形成氧化铪膜时，使用如下两种气体，即用作氧化剂的臭氧(O₃)以及通过使包含液体和铪前体化合物的溶剂(例如，铪醇盐或四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体。四二甲基酰胺铪的化学式为Hf[N(CH₃)₂]₄。其它材料液的示例包括：四(乙基甲基酰胺)铪。

例如，在利用使用ALD法的沉积装置形成氧化铝膜时，使用如下两种气体，即用作氧化剂的H₂O；以及通过使溶剂和包含铝前体化合物的液体(例如，三甲基铝(TMA))气化而得到的源气体。三甲基铝的化学式为Al(CH₃)₃。其它材料液的示例包括：三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)。

例如，在利用使用ALD法的沉积装置形成氧化硅膜时，将六氯乙硅烷吸附在形沉积的面上，去除吸附物所包含的氯，供应氧化性气体(例如，O₂或一氧化二氮)的自由基以使其与吸附物起反应。

例如，在利用使用ALD法的沉积装置形成钨膜时，依次反复引入WF₆气体和B₂H₆气体形成初始钨膜，然后依次交替引入WF₆气体和H₂气体形成钨膜。另外，也可以使用SiH₄气体代替B₂H₆气体。

例如，在使用利用ALD法的沉积装置形成In-Ga-Zn-O膜等氧化物半导体膜时，依次反复引入In(CH₃)₃气体和O₃气体形成In-O层，交替引入Ga(CH₃)₃气体和O₃气体形成GaO层，之后交替引入Zn(CH₃)₂气体和O₃气体形成ZnO层。注意，这些层的顺序不局限于上述示例。此外，也可以使用这些气体来形成In-Ga-O层、In-Zn-O层、Ga-Zn-O层等混合化合物层。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H₂O气体代替O₃气体，但是优选使用不包含H的O₃气体。另外，也可以使用In(C₂H₅)₃气体代替In(CH₃)₃气体。此外，也可以使用Ga(C₂H₅)₃气体代替Ga(CH₃)₃气体。另外，也可以使用Zn(CH₃)₂气体。

本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

实施方式5

外围电路及像素电路可以适当地设置有逻辑电路(诸如OR电路、AND电路、NAND电路及NOR电路)、反相器电路、缓冲器电路、移位寄存器电路、触发器电路、编码器电路、译码器电路、放大电路、模拟开关电路、积分电路、微分电路以及存储器元件等。

在本实施方式中，参照图27A至27E说明能够用于外围电路及像素电路的CMOS电路等的示例。在图27A至27E的电路图中，为了明确表示包括氧化物半导体的晶体管，对晶体管附上“OS”的符号。

图27A所示的CMOS电路具有所谓的反相器电路的配置，其中p沟道晶体管281和n沟道晶体管282彼此串联连接，并且其中各晶体管的栅极彼此连接。

图27B所示的CMOS电路具有所谓的模拟开关电路的配置，其中p沟道晶体管281和n沟道晶体管282彼此并联连接。

图27C所示的电路具有所谓的存储器元件的结构，其中n沟道晶体管289的源极和漏极中的一个与p沟道晶体管的栅极及电容器257的一个电极连接。图27D所示的电路具有所谓的存储器元件的结构，其中n沟道晶体管289的源极和漏极中的一个与电容器257的一个电极连接。

在图27C及27D所示的电路中，可以将从晶体管289的源极和漏极中的另一个注入的电荷存储在节点256中。晶体管289是包括氧化物半导体的晶体管，其可以长期存储节点256中的电荷。p沟道晶体管281也可以是在形成沟道的半导体层中包括氧化物半导体的晶体管。

图27E所示的电路具有光传感器的结构。在图27E中，将氧化物半导体用于形成沟道的半导体层中的晶体管292的源极和漏极中的一个电连接到光电二极管291，晶体管292的源极和漏极中的另一个通过节点254电连接到晶体管293的栅极。将氧化物半导体用于形成沟道的半导体层中的晶体管292具有极小的断态电流，所以根据所接收的光量确定的节点254的电位几乎不变动。因此，可以提供几乎不受到噪声的影响的成像装置。另外，可以提供线性度高的成像装置。

作为外围电路，也可以设置图28A所示的组合移位寄存器电路1800和缓冲器电路1900的电路。此外，对于外围电路，还可以设置图28B所示的组合移位寄存器电路1810、缓冲器电路1910和模拟开关电路2100的电路。各垂直输出线2110由模拟开关电路2100选择，并且输出信号被输出到输出线2200。模拟开关电路2100可以由移位寄存器电路1810和缓冲器电路1910依次选择。

在上述实施方式所示的电路图中，图29A、29B和29C所示的积分电路也可以连接到布线137(“出”(OUT))。在该电路中，可以提高读取信号的S/N比，以便感测较微弱的光；也就是说，可以提高成像装置的灵敏度。

图29A示出包括运算放大器电路(operational amplifier circuit，也称为op-amp)的积分电路。运算放大器电路的反相输入端子通过电阻器R连接到布线137。运算放大器电路的非反相输入端子接地。运算放大器电路的输出端子通过电容器C连接到运算放大器电路的反相输入端子。

图29B示出使用具有与图29A不同的结构的运算放大器电路的积分电路。运算放大器电路的反相输入端子通过电阻器R和电容器C1连接到布线137(出)。运算放大器电路的非反相输入端子接地。运算放大器电路的输出端子通过电容器C2连接到运算放大器电路的反相输入端子。

图29C示出包括具有与图29A及29B不同的结构的运算放大器电路的积分电路。运算放大器电路的非反相输入端子通过电阻器R连接到布线137(出)。运算放大器电路的反相输入端子连接到运算放大器电路的输出端子。电阻器R和电容器C构成CR积分电路。该运算放大器电路是单位增益缓冲器(unity gain buffer)。

本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

实施方式6

在本实施方式中，参照图30A1、30A2、30B1和30B2、图31A1、31A2、31A3、31B1和31B2、图32A至32C以及图33A至33C说明可以用于上述实施方式所示的晶体管的晶体管的结构示例。

[底栅型晶体管]

图30A1所例示的晶体管410是底栅型晶体管类型的沟道保护型晶体管。晶体管410在半导体层242的沟道形成区上包括能够用作沟道保护层的绝缘层209。绝缘层209可以使用与绝缘层117类似的材料及方法来形成。电极244的一部分及电极245的一部分形成在绝缘层209上方。

通过利用设置在沟道形成区上方的绝缘层209，可以防止在形成电极244及电极245时半导体层242被暴露。因此，可以防止在形成电极244及电极245时减小半导体层242的厚度。根据本发明的一个实施方式，可以提供电特性良好的晶体管。

图30A2所示的晶体管411与晶体管410之间的不同之处在于：在绝缘层118上设置有可以用作背栅电极的电极213。电极213可以利用与电极243类似的材料及方法来形成。

一般而言，背栅电极使用导电层来形成，并且定位成使得半导体层的沟道形成区定位在栅电极与背栅电极之间。因此，背栅电极可以具有与栅电极类似的功能。背栅电极的电位可以与栅电极相同，或者，也可以为GND电位或预定电位。通过以与栅电极的电位独立的方式改变背栅电极的电位，可以改变晶体管的阈值电压。

电极243及电极213都可以用作栅电极。因此，绝缘层117、209及118都可以用作栅极绝缘层。

有时在将电极243及电极213中的一个简单地称为“栅电极”的情况下，将另一个称为“背栅电极”。例如，在晶体管411中，有时在将电极213称为“栅电极”的情况下，将电极243称为“背栅电极”。在将电极213用作“栅电极”的情况下，晶体管411为一种顶栅型晶体管。此外，也可以将电极243和电极213中的一个称为“第一栅电极”，将另一个称为“第二栅电极”。

通过隔着半导体层242设置电极243以及电极213并将电极243及电极213的电位设定为相同的，半导体层242中的载流子流过的区域在膜厚度方向上扩大；因此，转移的载流子的数量增加。其结果是，晶体管411的通态电流(on-state current)及场效应迁移率增高。

因此，晶体管411具有相对于占有面积较大的通态电流。也就是说，可以相对于所要求的通态电流量而缩小晶体管411的占有面积。通过本发明的一个实施方式，可以缩小晶体管的占有面积。因此，通过本发明的一个实施方式，可以提供集成度高的半导体装置。

另外，栅电极及背栅电极使用导电层来形成，因此每一个具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能(尤其是，阻隔静电的功能)。

因为电极243及电极213都具有阻隔在外部产生的电场的功能，所以产生在绝缘层109一侧上或电极213上方的带电粒子等的电荷不影响到半导体层242的沟道形成区。由此，可以降低应力测试(例如，对栅极施加负电荷的负栅极偏压温度(negative gate bias temperature：-GBT)应力测试)时的劣化，并且可以减小漏电压不同时的通态电流的上升电压的变动。注意，当电极243及213具有相同的电位或不同的电位时造成此效果。

BT应力测试是一种加速测试，它可以在短时间内评估由于长期使用而产生的晶体管的特性变化(即，随时间变化)。尤其是，BT应力测试前后之间的晶体管的阈值电压的变动量是在检查晶体管的可靠性时的重要指标。如果在BT应力测试前后之间的阈值电压的变动量少，则晶体管的可靠性较高。

通过设置电极243及电极213并且将电极243及电极213设定为相同电位，阈值电压的变动量得到降低。因此，多个晶体管中的电特性的变化也得到减小。

包括背栅电极的晶体管的对栅极施加正电荷的正GBT应力测试前后的阈值电压的变动比不包括背栅电极的晶体管小。

在光入射到背栅电极一侧的情况下，当背栅电极使用遮光性导电膜形成时，能够防止光从背栅电极一侧入射到半导体层。由此，能够防止半导体层的光劣化，并可以防止晶体管的阈值电压偏移等电特性劣化。

通过本发明的一个实施方式，可以提供可靠性高的晶体管。另外，可以提供可靠性高的半导体装置。

图30B1所例示的晶体管420是底栅型晶体管类型的沟道保护型晶体管。晶体管420具有与晶体管410大致相同的结构，但是与晶体管410不同之处在于：绝缘层209覆盖半导体层242。另外，在选择性地去除重叠于半导体层242的绝缘层209的一部分而形成的开口中，半导体层242与电极244电连接。在选择性地去除重叠于半导体层242的绝缘层209的一部分而形成的开口中，半导体层242与电极245电连接。绝缘层209的与沟道形成区重叠的区域可以用作沟道保护层。

图30B2所示的晶体管421的与晶体管420不同之处在于：在绝缘层118上方设置有能够用作背栅电极的电极213。

通过利用绝缘层209，可以防止在形成电极244及电极245时半导体层242被暴露。因此，可以防止在形成电极244及电极245时减小半导体层242的厚度。

与晶体管410及411相比，晶体管420及421中的电极244与电极243之间的长度及电极245与电极243之间的长度较长。因此，可以减少产生在电极244与电极243之间的寄生电容。此外，可以减少产生在电极245与电极243之间的寄生电容。根据本发明的一个实施方式，可以提供电特性良好的晶体管。

[顶栅型晶体管]

图31A1所例示的晶体管430是顶栅型晶体管类型。晶体管430包括：绝缘层109上方的半导体层242；半导体层242及绝缘层109上方的与半导体层242的一部分接触的电极244以及与半导体层242的一部分接触的电极249；半导体层242、电极244及电极245上方的绝缘层117；以及绝缘层117上方的电极243。

因为在晶体管430中，电极243既不与电极244重叠也不与电极245重叠，所以可以减少产生在电极243与电极244之间的寄生电容以及产生在电极243与电极245之间的寄生电容。在形成电极243之后，将电极243用作掩模来将杂质元素255引入到半导体层242中，由此可以在半导体层242中以自对准的方式形成杂质区(参照图31A3)。根据本发明的一个实施方式，可以提供电特性良好的晶体管。

可以使用离子植入装置、离子掺杂装置或等离子体处理装置进行杂质元素255的引入。

作为杂质元素255，例如可以使用第13族元素和第15族元素中的至少一种元素。在作为半导体层242使用氧化物半导体的情况下，可以使用稀有气体、氢和氮中的至少一种元素作为杂质元素255。

图31A2所示的晶体管431的与晶体管430不同之处在于：包括电极213及绝缘层217。晶体管431包括形成在绝缘层109上方的电极213、形成在电极213上方的绝缘层217。如上所述，电极213可以用作背栅电极。因此，绝缘层217可以用作栅极绝缘层。绝缘层217可以使用与绝缘层205类似的材料及方法来形成。

晶体管431以及晶体管411具有相对于占有面积较大的通态电流。也就是说，对于所要求的通态电流量，晶体管431的占有面积可以是小的。通过本发明的一个实施方式，可以缩小晶体管的占有面积。因此，通过本发明的一个实施方式，可以提供集成度高的半导体装置。

图31B1所例示的晶体管440是顶栅型晶体管类型。晶体管440的与晶体管430不同之处在于：在形成电极244及电极249之后形成半导体层242。图31B2所示的晶体管441的与晶体管440不同之处在于：包括电极213及绝缘层217。因此，在晶体管440及441中，半导体层242的一部分形成在电极244上，半导体层242的另一部分形成在电极245上。

与晶体管411类似，晶体管441具有相对于占有面积较大的通态电流。就是说，对于所需要的通态电流量，晶体管441的占有面积可以是小的。通过本发明的一个实施方式，可以缩小晶体管的占有面积。因此，通过本发明的一个实施方式，可以提供集成度高的半导体装置。

在晶体管440及441中，也在形成电极243之后将电极243用作掩模来将杂质元素255引入到半导体层242，由此可以在半导体层242中以自对准的方式形成杂质区。根据本发明的一个实施方式，可以提供电特性良好的晶体管。由此，根据本发明的一个实施方式，可以提供集成度高的半导体装置。

[s-沟道型晶体管]

图32A至32C所示的晶体管450具有半导体层242b的顶面及侧面被半导体层242a覆盖的结构。图32A是晶体管450的俯视图。图32B是沿着图32A中的点划线X1-X2的截面图(沟道长度方向)。图32C是沿着图32A中的点划线Y1-Y2的截面图(沟道宽度方向)。

通过利用设置在绝缘层109的凸部上的半导体层242，半导体层242b的侧面可以被电极243覆盖。因此，晶体管450具有半导体层242b被电极243的电场电围绕的结构。将如上所述那样半导体被导电膜的电场电围绕的结构称为围绕沟道(s-沟道)结构。将具有s-沟道结构的晶体管称为“s-沟道型晶体管”或“s-沟道晶体管”。

在s-沟道结构的晶体管中，有时沟道形成在半导体层242b的整体(块体)中。在s-沟道结构中，晶体管的漏极电流增大，由此可以得到大通态电流。此外，可以利用电极243的电场来耗尽半导体层242b的整个沟道形成区域。因此，可以进一步降低s-沟道结构的晶体管的断态电流量。

当增大绝缘层109的凸部的高度且缩短沟道宽度时，可以进一步提高s-沟道结构增大通态电流且降低断态电流的效果。可以去除在形成半导体层242b时暴露的半导体层242a的一部分。在此情况下，半导体层242a和半导体层242b的侧面有时彼此对齐。

另外，如图33A至33C所示的晶体管451，也可以在半导体层242的下方隔着绝缘层设置电极213。图33A是晶体管451的俯视图。图33B是沿着图33A中的点划线X1-X2的截面图。图33C是沿着图33A中的点划线Y1-Y2的截面图。

本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

实施方式7

在本实施方式中，对使用根据本发明的一个实施方式的成像装置的电子设备的示例进行说明。

使用本发明的一个实施方式的成像装置的电子设备的具体示例如下：电视机、监视器等的显示装置、照明装置、台式个人计算机及笔记本型个人计算机、文字处理机、再现储存在数字通用光盘(DVD)等记录介质中的静态图像及动态图像的图像再现装置、便携式CD播放器、便携式收音机、磁带录音机、头戴式耳机音响、音响、导航系统、台钟、挂钟、无绳电话子机、步话机、移动电话机、车载电话、便携式游戏机、平板终端、弹珠机等大型游戏机、计算器、便携式信息终端、电子笔记本、电子书阅读器、电子翻译器、声音输入器、摄像机、数字静态照相机、电动剃须刀、微波炉等高频加热装置、电饭煲、洗衣机、吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、洗碗机、烘碗机、干衣机、烘被机、电冰箱、电冷冻箱、电冷藏冷冻箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备、传真机、打印机、复合式打印机、自动取款机(ATM)、自动售货机。再者，可以举出工业设备诸如引导灯、信号机、传送带、自动扶梯、电梯、工业机器人、蓄电系统、用于使电力量均匀化及智能电网的蓄电装置。另外，利用燃料发动机以及使用来自非水类二次电池的电力的电动机推进的移动体等也包括在电子设备的范畴内。上述移动体的示例是电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HEV)、插电式混合动力汽车(PHEV)、使用履带代替这些汽车的车轮的履带式车辆、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、高尔夫球车、小船、船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船。

图34A示出视频相机，该视频相机包括第一壳体941、第二壳体942、显示部943、操作键944、透镜945、连接部946等。操作键944及透镜945设置在第一壳体941中，而显示部943设置在第二壳体942中。第一壳体941和第二壳体942由连接部946连接，由连接部946可以改变第一壳体941和第二壳体942之间的角度。显示部943的影像显示也可以根据连接部946的第一壳体941和第二壳体942之间的角度切换。本发明的一个实施方式的成像装置可以设置在透镜945的焦点位置。

图34B示出移动电话，该移动电话包括壳体951，该壳体951设置有显示部952、麦克风957、扬声器954、相机959、输入输出端子956以及操作用的按钮955等。作为相机959，可以使用本发明的一个实施方式的成像装置。

图34C示出数码相机，该数码相机包括壳体921、快门按钮922、麦克风923、发光部927以及镜头925等。本发明的一个实施方式的成像装置可以设置在镜头925的焦点位置。

图34D示出便携式游戏机，该便携式游戏机包括壳体901、壳体902、显示部903、显示部904、麦克风905、扬声器906、操作键907、触屏笔908以及相机909等。虽然图34A的便携式游戏机具有两个显示部903和904，但是便携式游戏机所包括的显示部的个数不限于此。作为相机909，可以使用本发明的一个实施方式的成像装置。

图34E示出手表型信息终端，该手表型信息终端包括壳体931、显示部932、腕带933以及相机939等。显示部932也可以是触摸屏。作为相机909，可以使用本发明的一个实施方式的成像装置。

图34F示出便携式数据终端，该便携式数据终端包括第一壳体911、显示部912、相机919等。通过显示部912的触摸面板功能可以输入且输出信息。作为相机909，可以使用本发明的一个实施方式的成像装置。

当然，只要包括本发明的一个实施方式的成像装置，本发明的一个实施方式就不局限于上述所示的电子设备。

本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

[示例]

以下，对关于上述实施方式的示例进行说明。

[示例1]

制造上述实施方式所示的固态成像装置800，并且获得成像数据。图35A是所制造的固态成像装置的外观的照片。所制造的固态成像装置包括在像素区域(像素阵列)中布置为矩阵状的多个像素。另外，在像素阵列的外侧设置有对各像素供应信号的外围电路(行驱动器及列驱动器)。列驱动器包括将模拟数据转换为数字数据的A/D转换器。图35B是示出固态成像装置800的结构的框图。图36的中央列示出固态成像装置800的规格。

图37示出固态成像装置800所包括的像素的电路图。固态成像装置800中的像素具有与上述实施方式所示的像素类似的电路配置。固态成像装置800中的每个像素包括用作共享晶体管(sharing transistor)的晶体管829。晶体管829相当于上述实施方式所示的晶体管129。图37中的晶体管821相当于上述实施方式所示的晶体管121或晶体管125。晶体管821用作转移晶体管。

在本示例中，使用氧化物半导体形成晶体管829和晶体管821。

图38是示出固态成像装置800的图像捕捉操作的时序图。如图38所示，对应于Tx1至Txn的像素依次被复位并曝光。然后，从各行的像素依次读出数据，通过A/D转换器将其转换为数字数据。

如图39所示，将晶体管821分配成Tx1至Txn并将其依次接通，由此可以以较短的间隔连续进行曝光(该操作被称为“短间隔连续捕捉”)。在进行连续捕捉之后依次读出成像数据，然后进行A/D转换。就是说，可以以短时间捕捉/慢读出进行高速连续捕捉，而A/D转换器无需具有进一步的高速性能。因此，可以缩小外围电路的占有面积。此外，可以降低外围电路的耗电量。

通过采用上述捕捉方式，从曝光到读取的时间根据像素行而不同，但是通过将包括氧化物半导体的FET用于晶体管821，来自节点FD的电荷泄漏量可以是极小的。此外，可以通过晶体管829共同使用多个光电二极管，并且可以对多个节点FD进行单独充电。因此，可以补偿曝光时间的缩短导致的图像劣化。

图40A和40B示出使用固态成像装置800捕捉的以约6000rpm旋转的对象的图像。在此，曝光Tx1的开始和曝光Tx2的开始之间的时间间隔为300μs。在比较对应于Tx1的像素上的捕捉的图像(图40A)与对应于Tx2的像素上的捕捉的图像(图40B)时，显示出因300μs的时间间隔造成的约10°的差异。就是说，可以确认到：通过所提供的捕捉操作，可以以较短的持续时间连续地捕捉图像。另外，通过上述捕捉操作，对于外围电路，不要求特别高速的性能。

[示例2]

制造使用硅的n沟道型FET(Nch-Si)、使用硅的p沟道型FET(Pch-Si)及使用In-Ga-Zn氧化物的CAAC-OS-FET(CAAC-IGZO-FET)。图41A示出这些FET的Vg-Id特性。在图41A中，横轴表示栅极与源极之间的电压，纵轴表示流过漏极的电流值。注意，在p沟道型FET中，流过漏极的电流在方向上与其他FET相反，由此所表示的值是乘以-1的值。源极与漏极之间的电压为1.9V(在p沟道型FET中为-1.9V)。

图41B示出上述FET的噪声特性。

根据图41A及41B，CAAC-IGZO-FET具有由于微型化而得到的高驱动性能，并且具有比Nch-Si-FET优良的噪声特性。因此，可以期待不使用Nch-Si-FET的固态成像传感器的有效性。制造具有如下结构的固态成像传感器的原型：像素晶体管都为CAAC-IGZO-FET，并且，驱动器和A/D转换电路等外围电路使用包括Pch-Si-FET和CAAC-IGZO-FET的CMOS(该CMOS也称为“混合式CMOS”)形成。验证外围电路操作的有效性。图36中的右列示出原型的固态成像传感器的规格。

图42示出像素的布局图。原型的固态成像传感器采用前感光式(front side illumination)结构，其填充因子(fill factor)为31％，当固态成像传感器采用背侧照明结构时，填充因子可以为100％。

图43示出外围电路的测量结果。如该测量结果所示，列驱动器与时钟(CCK)同步地输出图像数据输出使能信号(COUT)。由此，可以确认到包括CAAC-IGZO FET/Pch-Si FET混合式CMOS的固态成像传感器的外围电路的实际操作。

[示例3]

作为根据上述实施方式的显示装置制造固态成像装置810，并取得成像数据。图44A是所制造的固态成像装置810的外观的照片。图44B是示出固态成像装置810的叠层结构的示意图。图45是示出固态成像装置810的电路配置的框图。图46示出所制造的固态成像装置810的规格。

固态成像装置810包括在像素区域(像素阵列)中布置为矩阵状的多个像素。另外，固态成像装置810在像素阵列的外侧设置有外围电路，诸如行驱动器、列驱动器及A/D转换器。

行驱动器具有选择读取通过拍摄取得的图像数据的像素的功能。A/D转换器具有将所读取的图像数据从模拟数据转换为数字数据的功能。列驱动器具有依次选择转移到固态成像装置810的外部的图像数据(数字数据)的功能。

包括在像素区域中的晶体管都是CAAC-IGZO-FET。因此，不需要在硅衬底上设置像素晶体管，并且可以将硅衬底上的光电二极管的尺寸增大到子像素的尺寸。由此，可以期待固态成像装置810的光敏性的提高。注意，固态成像装置810采用从芯片顶面取得光的前侧照明结构，因上部布线的影响而填充因子为31％。当采用背侧照明结构时，填充因子可以为100％。

固态成像装置810利用使用工艺尺寸为0.18μm的Pch-Si-FET和工艺尺寸为0.35μm的CAAC-IGZO-FET的混合工序制造。芯片尺寸(die size)为6.5mm×6.0mm。在固态成像装置810中，一个像素由两个子像素构成。考虑到拍摄彩色图像的情况，为了采取拜耳图案(Bayer pattern)，在两个子像素之间夹持属于其他像素的子像素(参照图47)。

根据上述实施方式的固态成像装置810可以采用在子像素之间共享光电二极管PD的捕捉方法(该方法也称为“连续共享捕捉方法(continuous sharing capturing method)”)、在子像素之间不共享光电二极管PD的捕捉方法，即各子像素独立地使用光电二极管的方法(该方法也称为“连续不共享捕捉方法(continuous non-sharing capturing method)”)。此外，可以根据对象或图像捕捉的目的采用子像素被设置为单独像素的捕捉方法(该方法也称为“常规捕捉方法”)等。

<捕捉方法>

以下，对各捕捉方法进行说明。

[连续共享捕捉方法]

首先，对连续共享捕捉方法进行说明。在本方法中，将作为共享晶体管的晶体管829设置为接通状态，将各子像素连接成一个像素。结合各子像素中的光电二极管PD，由此可以得到高灵敏像素。在像素的驱动方法中，对应于相应的像素TX1至TXn的子像素依次被复位并曝光。然后，从每行的子像素依次读出数据，通过A/D转换器将该数据转换为数字数据。在不需要高度A/D转换的情况下，可以进行连续捕捉。

通过如下方式进行复位操作：将复位晶体管、作为转移晶体管的晶体管821、晶体管829设定为接通状态，将所对应的子像素中的光电二极管PD和共享路径(sharing path，连接两个像素中的晶体管829的布线)充电为复位电位VR。通过如下方式进行曝光操作：将晶体管821和晶体管829设定为接通状态，使n个光电二极管PD的光电流在所对应的子像素的光电二极管PD中流动。通过如下方式进行读取操作：将选择晶体管设定为接通状态，将来自放大器晶体管的源极跟随输出通过连接到“出”布线的A/D转换器转换为数字数据。

[连续不共享捕捉方法]

下面，对连续不共享捕捉方法进行说明。在本方法中，使共享晶体管断开，将每一个子像素视为单独的像素。在像素的驱动方法中，对应于相应的像素(所有像素)TX1至TXn的子像素依次被复位并曝光。然后，从每行的子像素依次读出数据，通过A/D转换器将该数据转换为数字数据。因此，可以进行连续捕捉方法。在本方法中，在各子像素之间不共享光电二极管，并且与连续共享捕捉方法相比灵敏度降低；但是，在噪声的方面上是有利的，因为没有充当噪声源的共享路径的影响。

[常规捕捉方法]

然后，对常规捕捉方法进行说明。在本方法中，将晶体管829设定为断开状态，将每一个子像素视为单独的像素。作为像素的驱动方法，对应于相应的像素(所有像素)TX1至TXn的子像素同时被复位并曝光。然后，从每行的子像素依次读出数据，通过A/D转换器将该数据转换为数字数据。由此，可以进行与常规图像传感器类似的图像捕捉。

<图像捕捉结果>

为了确认可以将连续共享捕捉方法方式、连续不共享捕捉方法、常规捕捉方法应用于图像捕捉，在将来自稳定光源的均匀的光入射到固态成像装置810的条件下利用上述捕捉方法来捕捉图像。

具体而言，在如下七个条件下捕捉亮度均匀的光源的图像：利用连续共享捕捉方法的捕捉(以下称为“方法A”)；利用连续共享捕捉方法只捕捉对应于TX1的子像素(以下称为“方法B”)；利用连续共享捕捉方法只捕捉对应于TX2的子像素(以下称为“方法C”)；利用连续不共享捕捉方法的捕捉(以下称为“方法D”)；利用连续不共享捕捉方法只捕捉对应于TX1的子像素(以下称为“方法E”)；利用连续不共享捕捉方法只捕捉对应于TX2的子像素(以下称为“方法F”)；以及利用常规捕捉方法的捕捉(以下称为“方法G”)。作为光源，使用林时计工业有限公司(HAYASHI WATCH-WORKS CO.,LTD)制造的金卤灯LA-180Me-R4。图像捕捉的复位时间为90μs，图像捕捉的曝光时间为180μs。

图48示出捕捉的图像，图49A至49C各自示出捕捉图像的灰度直方图。图50A至50F以及图51A至51C是示出利用不同的捕捉方法时的各像素的灰度差的直方图。图52示出5帧中的不同的2帧之间的灰度差的标准偏差。注意，附图中的“灰度”是捕捉的图像的A/D转换之后的输出数字值，其对应于亮度。数值越大，亮度越高。数字越小，亮度越低。为了比较包括共享路径的影响等的各捕捉方法中的原始噪声，不经受相关双取样(correlated double sampling：CDS)的原始图像数据被示出为捕捉的图像。因此，包括通过CDS可以取消的噪声。

[利用连续共享捕捉方法得到的结果]

首先，检查连续共享捕捉方法。具体而言，为了估计在较短时段内连续捕捉的对应于TX1、TX2的子像素的图像带来的影响，比较利用方法A得到的TX1图像与TX2图像、利用方法A得到的TX1图像与利用方法B得到的TX1图像、利用方法A得到的TX2图像与利用方法C得到的TX2图像。注意，这些捕捉的图像本来应该彼此相符。

根据图49A所示的直方图，方法A的TX1图像与TX2图像、方法A的TX1图像与B方式的TX1图像、方法A的TX2图像与方法C的TX2图像之间的灰度平均值的差分别为0.11、0.15、0.08，这意味着直方图的形状大致一致。

根据图50A、50B、50C的直方图，关于方法A的TX1图像与TX2图像之间的灰度差、方法A的TX1图像与方法B的TX1图像之间的灰度差、方法A的TX2图像与方法C的TX2图像之间的灰度差，标准偏差分别为15.91、8.12、7.30。方法A的TX1图像与TX2图像之间的灰度差在从图49A的各直方图的标准偏差12.02、12.30推测出的标准偏差为(12.02²+12.30²)^1/2＝17.20以内。由此可知，灰度差分布在从像素的面内变化估算出的范围内。

方法A的TX1图像与方法B的TX1图像之间的灰度差、方法A的TX2图像与方法C的TX2图像之间的灰度差与图52所示的各标准偏差5.19至8.35、5.50至8.08大致相同。因此可知每一个灰度差具有从帧间的变化估算出的分布。

据此，通过连续共享捕捉方法，在对应于TX1、TX2的子像素中使用同一光电二极管可以独立地捕捉图像。

[利用连续不共享捕捉方法得到的结果]

接着，感测连续共享捕捉方法。具体而言，为了估计在较短时段内连续捕捉的对应于TX1、TX2的子像素的捕捉的图像带来的影响，比较利用方法D得到的TX1图像与TX2图像、方法D的TX1图像与方法E的TX1图像、方法D的TX2图像与方法F的TX2图像。注意，这些捕捉的图像应该除了在对应于TX1、TX2的子像素的位置的不同所引起的光强度的不均匀的范围内一致。

根据图49B所示的直方图，方法D的TX1图像与TX2图像、方法D的TX1图像与方法E的TX1图像、方法D的TX2图像与方法F的TX2图像之间的灰度平均值的差分别为0.61、0.66、0.33。由此可知直方图几乎具有相同的图案。

根据图50D、50E、50F的直方图，关于方法D的TX1图像与TX2图像之间的灰度差、方法D的TX1图像与方法E的TX1图像之间的灰度差、方法D的TX2图像与方法F的TX2图像之间的灰度差，标准偏差分别为9.14、4.71、5.19。方法D的TX1图像与TX2图像之间的灰度差在从图49B的各直方图的标准偏差7.61、7.40估算出的标准偏差(7.61²+7.40²)^1/2＝10.61的范围以内。由此可知，灰度差分布在从像素的面内变化估算出的范围内。

方法D的TX1图像与方法E的TX1图像之间的灰度差、方法D的TX2图像与方法F的TX2图像之间的灰度差与图52所示的各标准偏差2.75至3.68、3.22至3.89大致相同。因此可知灰度差具有从帧间的变化估算出的分布。

据此，通过连续不共享捕捉方法，在对应于TX1、TX2的子像素上可以独立地捕捉图像。

[利用常规捕捉方法得到的结果]

接着，检查常规捕捉方法。具体而言，为了估计在对应于TX1、TX2的子像素上同时或独立地捕捉的图像带来的影响，比较方法G的TX1图像与TX2图像、方法E的TX1图像与方法G的TX1图像、方法F的TX2图像与方法G的TX2图像。注意，这些捕捉的图像应该除了在对应于TX1、TX2的子像素的位置的不同所引起的光强度的偏差的范围内一致。

根据图49C的直方图，方法G的TX1图像与TX2图像、方法E的TX1图像与方法G的TX1图像、方法F的TX2图像与方法G的TX2图像之间的灰度平均值的差分别为0.55、0.37、0.79。由此可知直方图几乎具有相同的图案。

根据图51A、51B、51C的直方图，关于方法G的TX1图像与TX2图像之间的灰度差、方法E的TX1图像与方法G的TX1图像之间的灰度差、方法F的TX2图像与方法G的TX2图像之间的灰度差，标准偏差分别为8.91、4.92、4.12。方法G的TX1图像与TX2图像之间的灰度差在从图49C的各直方图的标准偏差8.23、7.89估算出的标准偏差(8.23²+7.89²)^1/2＝11.40以内。由此可知，灰度差分布在从像素的面内变化估算出的范围内。

方法G的TX1图像与方法E的TX1图像之间的灰度差、方法G的TX2图像与方法F的TX2图像之间的灰度差与图52所示的各标准偏差2.75至4.86、2.93至3.95大致相同。因此可知灰度差具有从帧间的变化估算出的分布。

据此，在使用常规捕捉方法的情况下以及使用连续共享捕捉方法的情况下，在对应于TX1、TX2的子像素上捕捉的图像可以几乎彼此相等。

[连续共享捕捉方法与连续不共享捕捉方法之间的灵敏度比较]

接着，通过比较连续共享捕捉方法的灵敏度与连续不共享捕捉方法的灵敏度，确认使共享晶体管接通带来的灵敏度提高效果。在这两个方法中，在照射从林时计工业有限公司(HAYASHI WATCH-WORKS CO.,LTD)制造的金属卤化物灯LA-180Me-R4取得的其光强度改变的均匀光的条件下捕捉图像。注意，复位时间为90μs，曝光时间为180μs。在使用由每一个捕捉方法得来的复位图像使所捕捉的图像在软件上经受CDS处理，然后针对每一个捕捉方法检查光量(照射强度×照射时间)与A/D转换之后的输出数字值(灰度级)之间的关系。

从A/D转换电路的输入电压(对应于像素的源极跟随输出电压)与灰度级之间的关系求得灰度级与像素的源极跟随输出电压之间的关系，由此计算灵敏度。其结果是，如图46所示，连续共享捕捉方法的灵敏度和连续不共享捕捉方法的灵敏度分别为0.224V/(lx·s)、0.196V/(lx·s)。

上述结果显示：通过使共享晶体管接通，灵敏度提高了约14％。通过共享路径的最优化，可以期待灵敏度的进一步的提高。

为了确认利用上述捕捉方法能够进行短时段中的连续捕捉，使用固态成像装置810捕捉高速旋转的风扇的图像(参照图53A)。在将固态成像装置810放置在平面光源的前面的条件下进行成像。因此，实际上捕捉的是风扇的影子。注意风扇的旋转速率为6000rpm，图像捕捉的持续时间为300μs。图53B及53C示出在对应于TX1、TX2的子像素上捕捉的图像。该图像经过如下处理：使用软件将预先捕捉的复位图像和全白色图像的灰度级设定为0和255，由此调整对比度。通过比较在图53B及53C中的对应于TX1、TX2的子像素上捕捉的图像，在300μs的时段中可以确认到相当于由于以6000rpm旋转的角度的约11°的差异。就是说，通过利用上述捕捉方法可以在较短的时段中进行连续捕捉。

[短间隔连续捕捉]

接着，测量图像捕捉的持续时间为300μs时的固态成像装置810的耗电量。图54A示出耗电量的测量结果。图54A示出固态成像装置810的各处的耗电量。另外，固态成像装置810整体的耗电量为809μW。

接着，比较现有的固态成像装置(非专利文献1所公开的高速相机的图像传感器)的耗电量与固态成像装置810的耗电量。图54B示出常规固态成像装置和固态成像装置810之间的比较。在图54B中，将品质因数(figure of merit：FOM)定义为FOM＝耗电量÷(像素的数量×帧速率×A/D转换器的分辨率)。在固态成像装置810中，图像捕捉的持续时间可以为300μs，即可以进行3333fps的图像捕捉，并且FOM为1.58pW/(像素×fps×位)。在常规的固态成像装置中，图像的分辨率为514×530，A/D转换器的分辨率为12位，3500fps时的耗电量为1W；FOM为87.40pW/(像素×fps×位)。在比较两个捕捉方法的FOM时，固态成像装置810的耗电量为常规的固态成像装置的耗电量的1/55左右。由此，固态成像装置810在耗电量上比常规的固态成像装置占优势。

在本发明的一个实施方式的固态成像装置中，不需要高速的A/D转换电路，所以可以实现低耗电量化。通过本发明的一个实施方式，可以由Pch-Si-FET和CAAC-IGZO-FET构成A/D转换电路、行驱动器、列驱动器等外围电路。像素电路可以由CAAC-IGZO-FET和光电二极管构成。因此，通过本发明的一个实施方式，可以实现包括Pch-Si-FET和CAAC-IGZO-FET的叠层型CMOS。就是说，可以实现没有Nch-Si-FET的CMOS。

[示例4]

作为根据上述实施方式的显示装置制造固态成像装置820。图55A是示出所制造的固态成像装置820的外观的照片。

固态成像装置820包括在像素区域(像素阵列)中布置为矩阵状的多个像素。固态成像装置820在像素阵列的外侧设置有外围电路(行驱动器、列驱动器及A/D转换器等)。

行驱动器具有选择读取通过捕捉取得的图像数据的像素的功能。A/D转换器具有将所读取的图像数据从模拟数据转换为数字数据的功能。列驱动器具有依次选择转移到固态成像装置820的外部的图像数据(数字数据)的功能。

图55B是示出放大图55A所示的像素825的照片。像素包括光电二极管和多个晶体管。包括在像素区域中的晶体管都是CAAC-IGZO-FET。因此，不需要在硅衬底上设置像素晶体管，而可以增大设置在硅衬底上的光电二极管的尺寸。可以期待固态成像装置820的光敏性的提高。固态成像装置820采用从芯片顶面取得照射光的前侧照明结构，其填充因子为30％。当可以采用背侧照明结构时，填充因子可以为100％。

图56示出固态成像装置820的规格。固态成像装置820利用使用工艺尺寸(沟道长度)为0.18μm的Si-FET和工艺尺寸(沟道长度)为0.35μm的CAAC-IGZO-FET的混合工序制造。芯片尺寸为6.5mm×6.0mm。

图57A2示出使用固态成像装置820捕捉以约400rpm旋转的对象的图像。图57A1示出静止状态下的对象的捕捉图像。图57A1及图57A2所示的图像是利用全局快门系统而捕捉的。图57B2示出使用安装在智能手机(市场上的商品)的相机捕捉以大约400rpm旋转的对象的图像。图57B1示出静止状态下的对象的捕捉图像。图57B1和图57B2所示的图像是利用卷帘快门系统而捕捉的。

根据图57B2，利用卷帘快门系统捕捉的旋转对象的图像失真。另一方面，根据图57A2，通过利用全局快门系统捕捉旋转对象，可以得到几乎没有失真的对象的图像。

[示例5]

在包括DSP和图像传感器(成像装置)的光流系统中，为了准确地求得光流，需要进行高速捕捉，但是在计算光流时不需要所有图像。因此，常规的高帧率的图像传感器不总是有效的，因为经常捕捉不必要的图像并且耗电量高。

于是，制造根据上述实施方式的固态成像装置830，提供使用固态成像装置830的光流系统880。根据上述实施方式的固态成像装置830可以以100μs的持续时间进行连续捕捉，即等于10000fps，并可以以1fps进行读取数据。因此，通过使用固态成像装置830，可以以低耗电量得到足以计算出光流的成像数据。

图58A是光流系统880的方框图。图58B是示出所制造的固态成像装置830的外观的照片。在光流系统880中，为了考虑到减轻给电源系统带来的负担而降低瞬时功率，固态成像装置830高速捕捉两个图像，并且在由DSP块835开始计算光流之前，以低速读取所捕捉的图像数据。

固态成像装置830包括在像素区域(像素阵列)中布置为矩阵状的多个像素。固态成像装置830在像素区域的外侧设置有外围电路(行驱动器、列驱动器及A/D转换器等)。图59是固态成像装置830整体的框图。

行驱动器具有选择读取通过捕捉取得的图像数据的像素的功能。A/D转换器具有将所读取的图像数据从模拟数据转换为数字数据的功能。列驱动器具有依次选择转移到固态成像装置830的外部的图像数据(数字数据)的功能。

像素包括光电二极管和多个晶体管。像素区域中的晶体管都是CAAC-IGZO-FET。因此，不需要在硅衬底上设置像素晶体管，而可以增大硅衬底上的光电二极管的尺寸。

图60示出固态成像装置830的规格。固态成像装置830利用使用工艺尺寸(沟道长度)为0.18μm的Si-FET和工艺尺寸(沟道长度)为0.35μm的CAAC-IGZO-FET的混合工序制造。

固态成像装置830可以进行短间隔连续捕捉和低速读取。固态成像装置830可以以较短间隔捕捉两个图像，并且以低帧率读取图像数据。

DSP块835从两个图像形成光流。图61示出固态成像装置830中的像素的电路图。一个像素包括两个子像素。每个子像素包括四个晶体管、一个光电二极管及一个共享晶体管。像素中的两个子像素可以通过共享晶体管来共享光电二极管。此外，为了考虑到捕捉彩色图像而采取拜耳图案，在两个子像素之间夹持属于其他像素的子像素。当使用CAAC-IGZO FET形成像素用晶体管时，可以提高FD的电荷保持特性，从而可以以低速度读取具有较少图像劣化数据。

如图62的时序图所示，在固态成像装置830中，依次使TX1、TX2成为活动状态，据此以较短的间隔连续进行曝光。在连续进行曝光之后，每行依次读取成像数据并且经受A/D转换。就是说，可以以短时间捕捉/慢读取进行高速连续捕捉，A/D转换器无需具有进一步的高速性；因此，可以期待低耗电量。

使用固态成像装置830捕捉以6500rpm旋转的风扇A和以10000rpm旋转的风扇B，从所捕捉的图像计算出光流。在帧速率为1fps的条件下，计算捕捉间隔为100μs和1000μs时的光流。作为一个示例，图63示出捕捉间隔为100μs时的测量波形。

图64A至64C示出捕捉间隔为100μs时的图像。图64A是TX1图像，图64B是TX2图像。图64C示出利用Lucas-Kanade(卢卡斯-卡纳德)法计算出的光流。图65A至65C示出捕捉间隔为1000μs时的图像。图65A是TX1图像，图65B是TX2图像。图65C示出利用Lucas-Kanade法计算出的光流。

从图64A和64B以及图65A和65B，可以确认捕捉间隔中的各风扇旋转的角度差。图64C示出捕捉间隔为100μs时的准确的两个风扇的光流。在示出捕捉间隔为1000μs的情况的图65C中，风扇A的光流的方向彼此不同，风扇B的光流甚至好像风扇B反向旋转。上述结果显示：从通过利用固态成像装置830的高速连续捕捉得到的图像可以准确地获得光流。

接着，为了确认即使在低速读取中也几乎没有图像质量的劣化，在如下条件下捕捉静止状态的风扇的图像：帧率为1fps；以及帧率为60fps。图66A是以1fps的帧率捕捉的图像。图66B是以60fps的帧率捕捉的图像。在每个帧率条件下都能够正常地捕捉风扇的图像。

在帧率为1fps和帧率为60fps的每个情况下，进行均匀的平面光源的图像捕捉，估计读取时的第一行与最后行之间的灰度差。估计结果如下：帧率为1fps时的灰度差为0.16，帧率为60fps时的灰度差为0.064。可以确认到：由于CAAC-IGZO FET的泄漏电流特性低，所以即使帧率低也几乎不劣化图像质量。

为了估计固态成像装置830的减少耗电量的效果，测量图67A所示的三个条件下的耗电量和每个帧的能耗。图67B示出测量结果。在第一条件(条件1)被视为基准时，在只降低了频率的第二条件(条件2)下的功率为条件1下的92.3％，在降低了频率和电压的第三条件(条件3)下的功率为条件1下的0.71％。另外，上述结果显示：条件3的每个帧的能耗低于条件1。由于在低帧速率条件下不但可以降低频率而且可以降低电压，观察到足以降低每个帧的能耗的水平的节能效果。

例如，考虑到如下情况：使用固态成像装置830(像素数为128×128)以10000fps捕捉8位灰度的图像，并以1fps计算光流。从图67B的条件3可以估计固态成像装置830的功率为7.9μW(＝9.2μW/(240×80)×(128×128))。通过使用根据上述实施方式的固态成像装置830，可以实现高准确度和低瞬时功率的光流系统。

符号说明

103：绝缘层、104：绝缘层、105：绝缘层、106：接触插头、107：绝缘层、108：绝缘层、109：绝缘层、110：像素部、111：像素、112：子像素、113：绝缘层、114：接触插头、115：绝缘层、116：绝缘层、117：绝缘层、118：绝缘层、121：晶体管、122：晶体管、123：晶体管、124：晶体管、125：晶体管、126：晶体管、127：晶体管、128：晶体管、129：晶体管、131：布线、132：布线、133：布线、134：布线、135：布线、136：布线、137：布线、141：布线、142：布线、143：布线、144：布线、146：布线、151：电容器、152：晶体管、153：晶体管、154：晶体管、155：晶体管、161：布线、201：开关、202：开关、203：开关、205：绝缘层、207：光电二极管、209：绝缘层、213：电极、217：绝缘层、220：光电转换元件、221：p型半导体层、222：i型半导体层、223：n型半导体层、224：开口、225：开口、226：电极、227：电极、230：像素电路、235：电极、241：晶体管、242：半导体层、243：电极、244：电极、245：电极、246：晶体管、249：电极、251：像素区域、252：外围电路区域、254：节点、255：杂质元素、256：节点、257：电容器、260：外围电路、261：布线、263：布线、265：布线、266：布线、267：布线、270：外围电路、280：外围电路、281：晶体管、282：晶体管、283：i型半导体层、284：低浓度p型杂质区域、285：p型半导体层、286：绝缘层、287：电极、288：侧壁、289：晶体管、290：外围电路、291：光电二极管、292：晶体管、293：晶体管、294：低浓度n型杂质区域、295：n型半导体层、301：时段、302：时段、303：时段、311：时段、312：时段、313：时段、382：Ec、386：Ec、390：陷阱状态、410：晶体管、411：晶体管、420：晶体管、421：晶体管、430：晶体管、431：晶体管、440：晶体管、441：晶体管、450：晶体管、451：晶体管、600：透镜、602：滤波器、604：布线层、660：光、800：固态成像装置、810：固态成像装置、820：固态成像装置、821：晶体管、825：像素、829：晶体管、830：固态成像装置、835：DSP块、880：光流系统、901：壳体、902：壳体、903：显示部、904：显示部、905：麦克风、906：扬声器、907：操作键、908：触屏笔、909：相机、911：壳体、912：显示部、919：捕捉装置、921：壳体、922：快门按钮、923：麦克风、925：透镜、927：发光部、931：壳体、932：显示部、933：腕带、939：捕捉装置、941：壳体、942：壳体、943：显示部、944：操作键、945：透镜、946：连接部、951：壳体、952：显示部、954：扬声器、955：按钮、956：输入输出端子、957：麦克风、959：相机、1100：成像装置、1112：子像素、1800：移位寄存器电路、1810：移位寄存器电路、1900：缓冲器电路、1910：缓冲器电路、2100：模拟开关电路、2110：垂直输出线、2200：输出线、108c：半导体层、112B：子像素、112G：子像素、112R：子像素、242a：半导体层、242b：半导体层、242c：半导体层、243a：电极、243b：电极、383a：Ec、383b：Ec、383c：Ec、602B：滤波器、602G：滤波器、602R：滤波器

本申请基于2014年4月11日由日本专利局受理的日本专利申请第2014-082063号、2014年4月30日由日本专利局受理的日本专利申请第2014-093786号、2014年5月15日由日本专利局受理的日本专利申请第2014-101672号、2014年9月5日由日本专利局受理的日本专利申请第2014-181468号、2014年10月16日由日本专利局受理的日本专利申请第2014-211511号以及2015年1月23日由日本专利局受理的日本专利申请第2015-010893号，其全部内容通过引用纳入本文。