技术总结
公开的是接收下一锁存器级电路的负输出作为反馈输入的锁存器电路、对脉冲周期执行DDR计数并降低切换次数的基于锁存器电路的双倍数据速率环型计数器、通过使用基于锁存器的DDR环型计数器对低比特位部分进行计数及通过使用二进制计数器对高比特位部分进行计数的混合型计数装置、采用混合型计数装置的模数转换装置和CMOS图像传感器。双倍数据速率环型计数器可包括以环的形式耦接的多个锁存器。多个锁存器可包括交替布置的正边沿触发锁存器和负边沿触发锁存器。当前锁存器级接收前一锁存器级的输出以根据计数器时钟来移位至下一锁存器级，接收下一锁存器级的输出来检查向下一锁存器级的数据移位，如果数据移位被检查到就下降至低电平。
技术研发人员：黄元锡
受保护的技术使用者：爱思开海力士有限公司
文档号码：201610500489
技术研发日：2016.06.29
技术公布日：2017.05.17