多视频源拼接显示方法及处理装置及应用、可编程逻辑器件与流程

本发明涉及视频拼接及显示控制技术领域，尤其涉及一种多视频源拼接显示方法、一种多视频源拼接处理装置、一种拼接图像接收装置以及一种可编程逻辑器件。

背景技术：

led显示控制系统中，视频源主要有hdmi、dvi、displayport等。因为这些接口的输出容量的局限性，在大显示要求环境下，就不能独立满足大显示环境的要求。例如，hdmi1.2接口最大输出1080p60hz的图像，dvi单通道最大输出1080p60hz的图像，dvi双通道最大输出2560*160060hz的图像。如果现场有一个大于2560*1600的显示屏，就只能采用视频处理器加多个信号处理装置才能正常显示，而信号处理装置典型地包括带网口的发送卡。

现有技术中，由于网口只能带载本发送卡的视频源，不能跨视频源带载，因此导致有些分辨率图像无法拼接显示。

技术实现要素：

因此，本发明实施例提出一种多视频源拼接显示方法、一种多视频源拼接处理装置、一种拼接图像接收装置以及一种可编程逻辑器件。

一方面，提供了一种多视频源拼接显示方法，包括步骤：(a)接收多个视频源；(b)对所述多个视频源的数据按照预设的参数进行图像拼接处理以得到拼接后图像，所述预设参数包括：拼接后图像的宽度和高度、每一个所述视频源的宽度和高度以及相对于所述拼接后图像的起始位置的偏移；(c)输出并显示所述拼接后图像。

再一方面，提供了一种多视频源拼接处理装置，包括：多视频源接收单元，接收多个视频源；拼接处理单元，按照包含拼接后图像的宽度和高度、每一个所述视频源的宽度和高度以及相对于所述拼接后图像的起始位置的偏移的多视频源拼接参数对接收到的多个视频源进行拼接处理得到拼接后图像。

另一方面，提供了一种拼接图像接收装置，连接显示屏，接收前述拼接后图像。

又一方面，提供了一种可编程逻辑器件，包括：多个图像输入模块、存储器存取控制模块、多个网络输出模块、以及场同步信号侦测模块；所述多个图像数模块分别用于接收多个相同信号格式的视频源并通过所述存储器存取控制模块存储至目标存储器以得到拼接后图像，所述多个网络输出模块用于将所述存储器存取控制模块从所述目标存储器读出的所述拼接后图像的数据打包输出，所述场同步信号侦测模块用于检测所述多个视频源的场同步信号是否同步并在检测结果为不同步时生成当前无视频的指令。

上述技术方案中的一个技术方案具有如下优点或有益效果：通过将多个视频源接入同一个拼接处理单元例如发送卡进行无缝拼接，因而可以克服网口不能跨视频源带载的难题，并减少发送卡数量及降低成本。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一实施例的一种视频处理器加单个发送卡的led显示屏控制系统架构图；

图2为本发明第一实施例的一种发送卡的结构示意图；

图3为本发明第一实施例的一种fpga的内部结构示意图；

图4为本发明第一实施例的一种2×2拼接方式参数图；

图5为本发明第二实施例的一种多视频源拼接显示方法的流程图；

图6为本发明第三实施例的一种多视频源拼接处理装置的模块示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

第一实施例

参见图1，本发明实施例将视频处理器进行视频分割后输出的四个dvi/hdmi视频源接入同一个发送卡，此发送卡将四个输入视频源进行无缝拼接，之后通过多个例如16个网口把图像发送到接收卡，从而克服了网口不能跨视频源带载的难题，并减少了发送卡数量，降低了成本。

具体地，如图1所示，视频处理器输出多个例如四个dvi/hdmi视频源，这些dvi/hdmi视频源接入同一个发送卡的多个视频输入接口例如dvi/hdmi视频接口，之后由发送卡通过多个例如16个网口将图像发送到各个接收卡，接收卡处理图像之后输出到led显示屏进行显示。

参见图2，本实施例的发送卡主要包括四个视频输入接口例如dvi/hdmi接口、可编程逻辑器件例如fpga、微控制器例如mcu、动态随机存储器例如ddr3以及多个例如16个网口；dvi/hdmi接口、mcu、ddr3和16个网口分别电连接fpga，且典型地fpga和多个网口之间通过多路网络phy连接。四个视频输入接口输入的四个视频源图像必须是同步的，即场同步信号vs的上升沿前后例如不相差512μs。四个输入的视频源接到fpga上，fpga将四个视频源按照一维方式存入ddr3中，在ddr3中视频源数据是连续的，即将四个视频源进行无缝拼接，组成一幅图像进行存储。之后从ddr3中读出并发送到各个网口输出至相应的接收卡。因为此时ddr3中的图像是拼接后的完整图像，所以网口可以跨视频源带载，增加了配屏的灵活性。发送卡的四个输入的视频源的拼接方式有2×2、1×4、4×1等方式。

参见图3，fpga主要功能是将四个视频源进行拼接存储到ddr3中，之后从ddr3中读出数据送入各个网口。如图3所示，图像接收模块1、图像接收模块2、图像接收模块3、图像接收模块4分别接收视频源1、视频源2、视频源3、视频源4的图像并通过存储器存取控制模块存入ddr3中以实现多视频源拼接。视频源1、视频源2、视频源3、视频源4在ddr3中的位置由mcu发送过来的多个参数决定。这些参数例如为拼接后图像的宽度和高度(totalwidth,totalheight)、视频源1的宽度和高度(dvi1width,dvi1height)、视频源1相对于拼接后图像起始位置(0,0)的偏移x/y(dvi1positonx,dvi1positiony)、视频源2的宽度和高度(dvi2width,dvi2height)、视频源2相对于拼接后图像起始位置(0,0)的偏移x/y(dvi2positonx,dvi2positiony)、视频源3的宽度和高度(dvi3width,dvi3height)、视频源3相对于拼接后图像起始位置(0,0)的偏移x/y(dvi3positonx,dvi3positiony)、视频源4的宽度和高度(dvi4width,dvi4height)、视频源4相对于拼接后图像起始位置(0,0)的偏移x/y(dvi4positonx,dvi4positiony)。以2×2模式拼接为例，参数图如图5所示。

承上述，视频源在ddr3的初始位置由totalwidth、dvipositionx(也即dvi1positionx，dvi2positionx，dvi3positionx，dvi4positionx)、dvipositiony(也即dvi1positiony，dvi2positiony，dvi3positiony，dvi4positiony)决定，具体计算如下：

计算出视频源初始像素位置：

dvistartposinpixel＝(totalwidth*dvipositiony)+dvipositionx；

计算视频源初始ddr位置，设像素位数为24bit，ddr带宽为512bit，并采用以下公式计算：

dvistartposinddr＝(dvistartposinpixel*24)/512。

当视频源宽度不是64的倍数时，需要在每行结束时，对于存入ddr3的数据需要采用ddrmask，以保证下一个视频能够正确存入ddr3以及图像的连续性。

千兆网输出模块1至千兆网输出模块16模块主要功能是将存储器存取控制模块从ddr3中读出的图像数据发送到各个网口以输出至相应的接收卡。

场同步信号侦测模块主要检测四个视频源的场同步信号vs是否同步，如果不同步，fpga会向接收卡发送当前无视频的指令例如led显示屏黑屏指令。

综上所述，本发明第一实施例可以达成以下一个或多个有益效果：(1)可以带载4k×2k，8k×1k等大屏幕led显示屏；(2)发送卡多个网口可以跨视频源数据带载，灵活方便；(3)软件或者硬件配置简单，只需要多个参数就可以完成多视频拼接；以及(4)现场只需要单个发送卡就可以完成大屏幕led显示屏的显示，现场设备减少、连线简洁、成本降低。最后需要说明的是，本发明前述实施例中涉及的视频处理器和发送卡上的dvi/hdmi接口仅为视频接口的举例，并非用来限制本发明；发送卡上的网口数量并不限于16个，也可以是其他数量；动态随机存储器并不限于ddr3，也可以是其他易失性存储器。

第二实施例

如图5所示，本发明第二实施例中提供的一种多视频源拼接显示方法，其包括以下步骤：

s51:接收多个视频源；

s53：对所述多个视频源的数据按照预设的参数进行图像拼接处理以得到拼接后图像，所述预设参数包括：拼接后图像的宽度和高度、每一个所述视频源的宽度和高度以及相对于所述拼接后图像的起始位置的偏移；以及

s55：输出并显示所述拼接后图像。

更具体地，本实施例的多视频源拼接显示方法例如应用于图1所示的led显示屏控制系统。相应地，在步骤s51中，例如通过发送卡的四个视频输入接口例如dvi/hdmi接口接收多个视频源；在步骤s53中，例如通过图2所示的可编程逻辑器件fpga、微控制器例如mcu和动态随机存储器例如ddr3来实现图像拼接处理得到拼接后图像，在步骤s55中，例如通过图1所示的多个网口例如网口1-网口16输出拼接后图像经由接收卡送至led显示屏。至于各个步骤s51、s53和s55的具体细节可参考前述第一实施例中结合图1至图4的相关描述，故在此不再赘述。

另外，本实施例的多视频源拼接显示方法还可以进一步包括步骤：检测所述多个视频源的场同步信号是否同步，并在检测结果为不同步时输出黑屏指令等当前无视频的指令。

第三实施例

如图6所示，本发明第三实施例中提供的一种多视频源拼接处理装置60，包括：多视频源接收单元61和拼接处理单元63。

其中，多视频源接收单元61用于接收多个视频源。在一个实际应用例中，多视频源接收单元61例如是图1所示发送卡的四个视频输入接口例如dvi/hdmi接口。拼接处理单元63用于按照包含拼接后图像的宽度和高度、每一个所述视频源的宽度和高度以及相对于所述拼接后图像的起始位置的偏移的多视频源拼接参数对接收到的多个视频源进行拼接处理得到拼接后图像。在一个实际应用例中，拼接处理单元63包括图2所示的可编程逻辑器件fpga、微控制器例如mcu、动态随机存储器例如ddr3和多个网口例如16×网口。

承上述，四个视频输入接口例如dvi/hdmi接口、微控制器例如mcu、动态随机存储器例如ddr3、网口例如16×网口分别电连接可编程逻辑器件例如fpga。其中，mcu用于设置包含拼接后图像的宽度和高度、每一个所述视频源的宽度和高度以及相对于所述拼接后图像的起始位置的偏移多等视频源拼接参数并发送给fpga，由fpga根据所述多视频拼接参数将输入的多个视频源的数据存储至ddr3以得到所述拼接后图像并从ddr3中读出后通过网口例如16×网口输出。

另外，在本发明其它实施例中，还提供一种拼接图像接收装置，连接显示屏例如led显示屏且用于接收多视频源拼接处理装置例如60输出的拼接后图像。该种拼接图像接收装置在一个实际应用例中为图1所示多张带网口的接收卡。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-onlymemory，简称rom)、随机存取存储器(randomaccessmemory，简称ram)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。