专利名称:宽带信号空间耦合装置的制作方法
电讯技术的新进展导致了综合业务的信息传输与中继系统应用于窄带和宽带通信业务，该系统在用户线路方面采用光波导管作为传播媒介，通过该系统不仅可以进行窄带通信业务(特别象64千比特/秒的数字电话)，还可进行宽带通信业务(特别象140兆比特/秒的电视电话)。然而这时在中继站(尤其是总控制装置所具有的中继站)中同时采用了窄带信号耦合装置和宽带信号耦合装置(西德专利DE-PS2421002)。
关于宽带信号分时多路转换的耦合装置(其耦合点在分时多路转换中总是用于多路联接)，众所周知的是，每两根导线总是利用一个门电路元件联接，该门电路元件由一个双稳态D触发器所构成的耦合点专用的存贮单元予以接通和断开，这时仅在一个坐标方向上即在其D输入端上驱动这些耦合点专用的存贮单元，存贮单元的时钟输入端上作用一相应的时钟信号(普凡施米特“宽带数字信号之耦合网络的工作速度极限”，博士论文，布朗什维克，1978图6.7)。考虑到在140兆比特/秒传输速率时可达到的分时多路转换因数大约为4至8，以及这时需要成本较高的线路工艺，目前，首先使用纯空间耦合装置来传输宽带信号，在该装置中通过每个耦合点的连线只是在空间上彼此分离。
一个纯宽带信号的空间耦合结构可以设计成一个耦合点矩阵。在这些耦合点上，耦合元件总是由一译码器控制的耦合点专用的保持存贮单元予以控制(普凡施米特，同上，图6.4)。该耦合元件此时可制成为C-MOS(互补金属氧化物半导体)传递门(C-MOS传输门)(1984年国际开关会议，会议论文，23C1，图9)。应用简单的C-MOS传输门作为耦合元件，在其导通状态期间将通过其输出端的电容对其输入端加载，这可能引起信号延迟。此外由于有MOS晶体管对串扰现象的所谓低阈值效应(例如，以泄漏电流或低阈值电流的形式)，它还可能使处于闭锁状态的耦合元件转换。
类似情形也适用于具有耦合点的宽带信号空间耦合装置，其耦合元件总是可由一个耦合点专用的存贮单元所控制。这些耦合元件系由具有增强型MOS晶体管的C-MOS变换器线路组成，其输入与所属的信号输入线联接，而其输出接至所属的信号输出线，在P沟道增强型晶体管与所属的电源之间插入了一个P沟道耗尽型晶体管，其控制极接在存贮单元的一个输出端上;而在n沟道增强型晶体管与所属电源之间插入了一个n沟道耗尽型晶体管，其控制极接在存贮单元的互补输出上(1984年国际开关会议，会议论文，31C3，图14)。耦合元件的这种结构，由于两个耗尽型晶体管虽然很弱但能持续地导电，即使在其闭锁状态也导致了耦合点的静态功率损耗，而且还使处于导通状态的耦合元件通过处于闭锁状态但仍微弱导电的耦合元件而加载。此外，信号可能没有完全在两个电源电压值之间变化。
本发明的任务是为宽带空间耦合装置中的耦合元件提供一个非常符合要求的设计途径，从而避免了前述的那些缺点。
本发明涉及的是一个具有耦合点的宽带信号空间耦合装置，每个耦合元件均可由一译码器控制的耦合点专用的存贮单元予以控制。根据本发明，该宽带信号空间耦合装置的特征在于其耦合元件的组成如下一个C-MOS或非门，它由两个符号C-MOS逻辑电平的电势源供电，其一个输入端接在所属信号输入线上，而其另一输入端接在存贮单元的一个输出端上，一个C-MOS与非门，它亦由两个符合C-MOS逻辑电平的电势源供电，其一个输入端亦接在所属信号输入线上，而其另一输入端接在存贮单元的互补输出端上，一个C-MOS推挽输出线路，它建立了所属信号输出线，其中一个MOS晶体管的控制极接在C-MOS与非门的输出上，而其另一个MOS晶体管的控制极接在C-MOS或非门的输出上，如C-MOS与非门和C-MOS或非门那样，它的两个源极仍由两个符合C-MOS逻辑电平的电势源供电。
在这方面应指出，众所周知的具有三个输出状态的C-MOS/TTL变换器，(美国专利US-PS42 17 502)的组成如下一个C-MOS或非门，它由两个符合C-MOS逻辑电平的电势源供电，其一个输入端接在该变换器的输入线上，而另一个输入端可由一控制信号驱动，一个C-MOS与非门，它亦由两个符合C-MOS逻辑电平的电势源供电，其一个输入端仍接在该变换器的输入线上，而其另一输入端可由“非”控制信号驱动，一个C-MOS推挽输出线路，它建立了所属信号输出线，其中一个MOS晶体管的控制极接在C-MOS与非门的输出端上，而其另一个MOS晶体管的控制极接在C-MOS或非门的输出上，它的两个源极由两个符号TTL逻辑电平的电势源供电。
在上述情形中并未涉及有关宽带信号空间耦合装置之耦合元件的最适宜的结构问题，然而为此本发明却指出了一个途径。
本发明的优点，除了具有对输入与输出线完全解耦、从而消除了串扰问题，并在处于闭锁状态的耦合元件中避免了功率损失外，进一步的优点是工作速度高。这是因为，一方面避免了输出线电容对输入线的反作用;另一方面，作为输出线驱动缓冲器的变换器线路显著地放大了导通信号的边沿陡度。与此同时，信号是以两个电势源值之间的全程进行导通的。
下面按图详细阐述本发明，从中可清晰地看出本发明的其它特点。
图1示出了一种宽带耦合结构的实施例，图2示出了按本发明之耦合结构线路的技术细节。
在图1中以便于理解本发明所需要的形式，绘出了一个宽带信号空间耦合装置。该空间耦合装置是一个具有耦合点KP11…KPij…KPmn的耦合点矩阵，正如进一步详细讨论在耦合点KPij处的耦合元件Kij时所指出的那样，每个耦合元件是被一耦合点专用的保持存贮单元Hij(在耦合点KPij处)所控制。该保持存贮单元Hij(在耦合点KPij处)是由一双稳态D触发器构成，其两个输出S′和S″送至相应耦合元件(在耦合点KPij处的Kij)的控制输入端。
这些保持存贮单元…Hij…由两个驱动译码器，即一个行译码器DX和一个列译码器DY通过相应的驱动线X1…Xi…Xm，Y1…Yj…Yn在两个坐标上予以驱动。在这种情形下，在行方向上驱动的译码器DX，以其相应的译码器输出…Xi…作用在位于矩阵有关行，例如在第i行中的D触发器…Hij…的数据输入端D上;而在列方向上驱动的译码器DY，以其相应的译码器输出…Yj…作用在位于矩阵有关列，例如第j列的D触发器…Hij…的时钟输入端C上。
由图1显然可知，两个驱动译码器DX，DY可由输入端ax，ay激励一个耦合点的行及列的地址，并可由输入端Cx，cy激励一个地址节拍信号，于是其向有关耦合点行列地址的驱动线及时地发送一个驱动信号。
在一确定的联接结构中，一个行驱动信号与一个列驱动信号同时出现在有关矩阵行及有关矩阵列的交叉点上时就激活了位于该处的保持存贮单元，于是由该保持存贮单元(Hij)控制的耦合元件，例如Kij就被导通。
在一确定的连接结构中，为了使在本例中所考虑的耦合元件Kij重新闭锁，只需要列译码器DY通过其驱动线yj发出一个相应的列驱动信号，而不需要行译码器DX通过其行驱动线Xi发出驱动信号。只有在属于耦合点KPij的保持存贮单元Hij的时钟输入端C上出现控制信号，才能使该保持存贮单元Hij复位，结果使由其所控制的耦合元件Kij闭锁。
每个保持存贮单元…Hij…可在其一个输出端S′上发出一个对应C-MOS线路电源电势UDD的(UDD)信号或对应C-MOS线路另一电源电势USS(地)的(USS)信号，而在其另一输出端S″上则发出另外的(USS或UDD)信号。关于在线路技术上实现保持存贮单元…Hij…的进一步细节不需要在此考虑，因为这对于理解本发明是不必要的，这方面的详情已经在其它场合(西德专利DE-P3533 915.2)予以说明。
在线路技术上实现耦合元件…Kij…的细节，可由图2清晰地看出。根据图2，一个这样的耦合元件Kij是这样组成的一个C-MOS或非门T′ps，T′ph，T′ns，T′nh，它由两个符合C-MOS逻辑电平的电源UDD，USS供电，其一个输入端接在所属的耦合矩阵输入线ej上，其另一输入端接在该存贮单元Hij的一个输出端S′上;一个C-MOS与非门T″ps，T″ph，T″ns，T″nh，它仍由上述两个符合C-MOS逻辑电平的电势源UDD，USS供电，其一个输入端同样接在所属的耦合矩阵输入线ej上，其另一输入端接在该存贮单元Hij的互补输出S″上。同时，连接在C-MOS与非门T″ps，T″ph，T″ns，T″nh输出上的是MOS(金属氧化物半导体)晶体管Tpg的控制极，C-MOS推挽输出线路Tpg，Tng建立了所属耦合矩阵的输出线ai，推挽输出线路中另一个MOS晶体管Tng的控制极接在C-MOS或非门T′ps，T′ph，T′ns，T′nh的输出上，如C-MOS与非门T″ps，T″ph，T″ns，T″nh和C-MOS或非门T′ps，T′ph，T′ns，T′nh情形一样，推挽线路由两个符合C-MOS逻辑电平的电势源UDD，USS向其两个源极供电。
若从保持存贮单元Hij(图1)向耦合元件Kij的控制输入端S′施加USS电位，而向控制输入端S″施加UDD电位时，则耦合元件Kij处于导通状态。这时出现在输入端ej上的数字信号，在C-MOS推挽输出线路Tpg，Tng中被放大后到达输出端ai。与此同时，通过耦合元件Kij抑制了输出端ai对输入端ej的反作用。
若从保持存贮单元Hij(图1)向耦合元件Kij的控制输入端S′施加UDD电位，而向控制输入端S″施加USS电位，则耦合元件Kij处于闭锁状态(三状态)，故在输入端ej上出现的信号不会到达输出端ai。因此，处于闭锁状态之耦合点矩阵的耦合元件KP11…KPij…KPmn(图1)便通过此空间耦合装置的被闭锁的耦合点抑制了在输出线a1…ai…am与输入线e1…ej…en(图1)之间的串扰效应。
符号表a1，…ai，…an耦合点矩阵输出线ax，cx;ay，cy 译码器输出线C D触发器时钟输入D D触发器数据输入Dx 行译码器DY 列译码器e1，…ej，…en耦合点矩阵输入线Hij保持存贮单元Kij耦合元件KP11，…KPij…KPmn耦合点S′，S″ D触发器(保持存贮单元)的输出，耦合元件的控制输入。
T′ps，T′ph，T′ns，T′nhC-MOS或非门T″ps，T″ph，T″ns，T″nhC-MOS与非门Tpg，TngC-MOS推挽输出线路TpgMOS晶体管TngMOS晶体管X1，…Xi，…Xm行译码器输出，行驱动线y1，…yj，…yn列译码器输出，列驱动线ej(耦合矩阵)输入线ai(耦合矩阵)输出线UDD，USSC-MOS电势源
权利要求
1.具有耦合点的宽带空间耦合装置，其耦合元件可由一译码器控制的耦合点专用的存贮单元予以控制，该耦合装置的特征在于其耦合元件(Kij)的组成是一个C-MOS或非门(T′ps，T′ph，T′ns，T′nh)，它由两个符合C-MOS逻辑电平的电势源(UDD，USS)供电，其一个输入端连接在所属信号输入线(ej)上，而其另一输入端接在存贮单元(Hij)的一个输出端(S′)上，一个C-MOS与非门(T″ps，T″ph，T″ns，T″nh)，它同样由前述两符合C-MOS逻辑电平的电势源(UDD，USS)供电，其一个输入端同样接在所属的信号输入线(ej)上，而另一个输入端接在存贮单元(Hij)的互补输出端(S″)上，一个C-MOS推挽输出线路(Tpg，Tng)，它建立了所属的信号输出线(ai)，其中一个MOS晶体管(Tpg)的控制极接在C-MOS与非门(T″ps，T″ph，T″ns，T″nh)的输出端上，而另一个MOS晶体管(Tng)的控制极接在C-MOS或非门(T′ps，T′ph，T′ns，T′nh)的输出端上，推挽输出线路的两个源极，完全象C-MOS与非门(T″ps，T″ph，T″ns，T″nh)和C-MOS或非门(T′ps，T′ph，T′ns，T′nh)一样，由两个符合C-MOS逻辑电平的电势源(UDD，USS)供电。
专利摘要
在本发明中，每个耦合元件由一个C-MOS或非门和一个C-MOS与非门组成。耦合元件可由一译码器控制的耦合点专用的存贮单元予以控制，它的一个输入端接在所属的信号输入线上，而它的另一个输入端接在前述存贮单元的输出，即互补输出端上。而接在C-MOS与非门和C-MOS或非门输出端上的是一个C-MOS推挽输出线路的两个输入端，其输出形成了该耦合元件的输出。推挽输出线路完全象C-MOS与非门和C-MOS或非门一样，其两个源极由两个符合C-MOS逻辑电平的电势源供电。
文档编号H03K19/094GK86107155SQ86107155
公开日1987年5月6日 申请日期1986年11月1日
发明者鲁迪格尔·霍夫曼 申请人:西门子公司导出引文BiBTeX, EndNote, RefMan