一种全局像元cmos图像传感器系统架构及其信号传输方法
【技术领域】
[0001]本发明属于本发明属于图像传感器领域，涉及一种高帧率1080P5T全局像元互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)图像传感器系统架构及其信号传输方法。
【背景技术】
[0002]图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CO) (Charge-coupled Device)图像传感器和CMOS图像传感器两大类。CMOS传感器获得广泛应用的一个前提是其所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素尺寸。
[0003]通常来说，一个CMOS图像传感器的帧率往往取决于后方数字信号处理器(digital signal processing，简称DSP) (DSP)的能力，从目前来看，通常的数字信号处理器具备1080p全高清视频流下每秒钟30帧(30fps)的处理能力，这一帧率能力对于高清视频流来说是足够了。
[0004]但是，对于某些特殊应用来说，需要每秒钟传输30帧或60帧的视频流帧率就远远不够了。例如，对于某些科学应用相机来说，通常需要拍摄超高速运动的物体，比如拍摄超高速运动的子弹、百米运动员冲刺等，因此，要求其图像传感器能够具备高帧率的图像采集能力。在上述情况下，高帧率的图像传感器需要具备1SOp全高清视频流下每秒钟200帧以上的数据流能力。
[0005]传统的4T像元通常属于滚筒曝光像元(Rolling Shutter Pixel)，其信号读取原理是当TX置高时，PD的信号将被传输出来，当NMOS管的栅极信号RX拉到高电平时，对FD点电荷进行清空和复位，然后RX信号置为低电平并将另一 NMOS的栅极信号置为高电平，此时，PD的信号被传输至FD点，随后完成信号读出。也就是说，对于传统4T像元组成的图像传感器X行I列来说，第一行第一列的曝光时间与第X行第X列的曝光时间并不同时。这个非同时性对于普通相机应用来说没有问题，但是对于高帧率拍摄图像时，则会引起明显的图像失真与变形。所以对于高帧率的图像传感器，需要通过5T全局像元(Global ShutterPixel)来实现。
[0006]另外，对于高帧率的图像传感器来说，CMOS工艺下由于具备高度集成的特点，可以在一颗芯片上集成像素和数字处理电路，因此，非常适用于有效提高图像传感器的帧率。
[0007]请参阅图1和图2，图1为现有技术中5T全局像元的CMOS图像传感器像元结构的示意图；图2为现有技术中图1中的CMOS图像传感器像元的控制信号时序图；其中，控制信号包括:EC、TG、SEL和RST，以及采样开关SI和S2。如图所示，5T全局像元都需要进行两步操作，即复位与采样信号，在这种情况下，5T全局像元增加了第一晶体管Ml，通过PR信号可以复位采样，并且该复位信号即可以作用于CIS所有像元，又可以与采样信号分开，相对于传统的4T像元，大幅提高了 CIS的帧率。
[0008]然而，上述CIS的帧率还是不能实现图像传感器在1080p (1920*1080 = 207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
【发明内容】
[0009]本发明的主要目的在于提供一种全局像元CMOS图像传感器系统架构及其信号传输方法，其基于高帧率的5T全局像元的CMOS图像传感器系统架构，实现1080p (1920*1080=207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
[0010]为达成上述目的，本发明提供一种全局像元的CMOS图像传感器系统架构，其包括:由M*N个5T全局像元组成的像素阵列区；其中，所述像元包括5个NMOS晶体管，即第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和I个感光二极管；以及第一 5T全局像元尾电流模块、TG控制信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、列级数据线译码模块、偏置和激励电压提供模块和输入输出接口 ；其中，第一 5T全局像元尾电流模块为所述列级数据线译码模块提供电流，PR控制信号、TG控制信号是全局信号，RST控制信号是行信号；所述像元的工作时序如下:[0011 ] (I)、PR控制信号置高，所述第一晶体管Ml导通，使得所述感光二极管的电位保持与VPR—致，进行复位；
[0012](2)、RST控制信号置高，所述第三晶体管M3导通，使得FD点的电位保持与输入电压VDD —致，进行复位；所述FD点的电位为所述第二晶体管M2的漏极或所述第三晶体管M3的源极的电位；
[0013](3)、所述PR控制信号与RST控制信号信号置低，曝光时间开始计；
[0014](4)、在曝光时间即将结束之前，所述RST控制信号置高，所述第三晶体管M3导通，使得FD点再次复位，为后续FD点存储所述感光二极管的信号做准备；
[0015](5)、TG控制信号置高，所述第二晶体管M2导通，使得所述感光二极管的信号转移到FD点，然后TG控制信号置低，第二晶体管M2关闭，FD点存储所述感光二极管的信号；
[0016](6)、RS控制信号置高，所述第五晶体管M5导通，使得FD点存储的感光二极管信号经过作为源跟随器的所述第四晶体管M4和作为开关功能的第五晶体管M5传出到所述列级数据线上。
[0017]优选地，所述M*N 为 1920*1080。
[0018]优选地，所述的全局像元CMOS图像传感器系统架构还包括PRECHARGE控制信号译码模块，PRECHARGE控制信号是行信号；所述PRECHARGE控制信号译码模块连接在所述第五晶体管M5输出端和接地端之间，其包括相互串联的控制开关和第二尾电流模块，在每一次5T全局像元信号读取之前产生，通过所述控制开关和第二尾电流模块配合产生的短暂高电平，得到PRECHARGE控制信号。
[0019]优选地，所述每列5T全局像元共享所述第一尾电流模块输出的尾电流激励。
[0020]优选地，所述第一尾电流的大小为2?20uA。
[0021]优选地，所述第一尾电流的大小为5uA。
[0022]优选地，所述的全局像元CMOS图像传感器系统架构还包括输出驱动级，其在接收到所述列级数据线译码模块将N个依次传输过来的信号后，将所述信号传输到芯片外端。
[0023]为达成上述目的，本发明还提供一种采用上述全局像元CMOS图像传感器系统架构的信号传输方法，其包括如下步骤:
[0024]步骤S1:根据TG控制信号、RST控制信号、PR控制信号的工作时序，使所述像素阵列中各所述全局像元同时进行曝光和信号采样；
[0025]步骤S2:根据RS控制信号的工作时序，选中所述像素阵列的某一行，执行对该行的各所述全局像元的信号同时读取的步骤；
[0026]步骤S3:将该行的各所述全局像元所读取的信号依次输出；
[0027]重复步骤S2和步骤S3直至该像素阵列中全部全局像元的信号输出。
[0028]优选地，所述步骤S2具体包括:
[0029]步骤S21:在每一次5T全局像元信号读取之前产生，通过所述控制开关和第二尾电流配合产生短暂高电平，得到PRECHARGE控制信号；
[0030]步骤S22:所述PRECHARGE控制信号控制所述第二尾电流模块对所述第五晶体管M5的漏极放电，使所述第五晶体管M5漏极的电压短暂拉低至接地端电平；
[0031]步骤S23:根据RS控制信号的工作时序，选中所述像素阵列的某一行，对该行的各所述全局像元的信号同时读取。
[0032]优选地，还包括步