电容等。
[0060]基于上述本发明提供的全局像元CMOS图像传感器，并通过上述时序和系统架构，可以有效实现1080p (1920*1080 = 207万像素)超尚清视频流下每秒钟60帧以上的数据流能力。具体的实现全局像元CMOS图像传感器信号传输方法包括如下具体步骤:
[0061]步骤S1:根据TG控制信号、RST控制信号、PR控制信号的工作时序，使像素阵列中各全局像元同时进行曝光和信号采样；
[0062]步骤S2:根据RS控制信号的工作时序，选中像素阵列的某一行，执行对该行的各全局像元的信号同时读取的步骤；
[0063]步骤S3:将该行的各全局像元所读取的信号依次输出；
[0064]重复步骤S2和步骤S3直至该像素阵列中全部全局像元的信号输出后，执行步骤S4:输出驱动级依次接收来自列级数据线译码模块的信号后，将信号模拟输出到芯片外端，并驱动模拟信号的寄生电容；其中，寄生电容包括驱动输出级的输入输出电容、邦线电容和片外仪器测量电容。
[0065]在本发明的一些较佳实施例中，该步骤S2还可以具体包括:
[0066]步骤S21:在每一次5T全局像元信号读取之前产生，通过控制开关和第二尾电流配合产生短暂高电平，得到PRECHARGE控制信号；
[0067]步骤S22:PRECHARGE控制信号控制第二尾电流模块对第五晶体管M5的漏极放电，使第五晶体管M5漏极的电压短暂拉低至接地端电平；
[0068]步骤S23:根据RS控制信号的工作时序，选中像素阵列的某一行，对该行的各全局像元的信号同时读取。
[0069]综上所述，本发明的时序(如图4所示)比现有技术中所采用的控制时序(如图2所示)更加优化，在配合定制的系统架构(如图5所示)，可以进一步提高图像帧率，实现图像传感器在1080p (1920*1080 = 207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
[0070]以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【主权项】
1.一种全局像元的CMOS图像传感器系统架构，其特征在于，包括: 由M*N个5T全局像元组成的像素阵列区；其中，所述像元包括5个NMOS晶体管，即第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和I个感光二极管；以及 第一尾电流模块、TG控制信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、列级数据线译码模块、偏置和激励电压提供模块和输入输出接口 ；其中，所述第一尾电流模块为所述列级数据线译码模块提供电流，PR控制信号、TG控制信号是全局信号，RST控制信号是行信号； 所述像元的工作时序如下: (1)PR控制信号置高，所述第一晶体管Ml导通，使得所述感光二极管的电位保持与VPR一致，进行复位； (2)RST控制信号置高，所述第三晶体管M3导通，使得FD点的电位保持与输入电压VDD一致，进行复位；所述FD点的电位为所述第二晶体管M2的漏极或所述第三晶体管M3的源极的电位； (3)所述PR控制信号与RST控制信号信号置低，曝光时间开始计时； (4)在曝光时间即将结束之前，所述RST控制信号置高，所述第三晶体管M3导通，使得FD点再次复位，为后续FD点存储所述感光二极管的信号做准备； (5)TG控制信号置高，所述第二晶体管M2导通，使得所述感光二极管的信号转移到FD点，然后TG控制信号置低，第二晶体管M2关闭，FD点存储所述感光二极管的信号； (6)RS控制信号置高，所述第五晶体管M5导通，使得FD点存储的感光二极管信号经过作为源跟随器的所述第四晶体管M4和作为开关功能的第五晶体管M5传出到所述列级数据线上。
2.根据权利要求1所述的全局像元的CMOS图像传感器系统架构，其特征在于，所述M*N 为 1920*1080。
3.根据权利要求1所述的全局像元CMOS图像传感器系统架构，其特征在于，还包括PRECHARGE控制信号译码模块，PRECHARGE控制信号是行信号；所述PRECHARGE控制信号译码模块连接在所述第五晶体管M5输出端和接地端之间，其包括相互串联的控制开关和第二尾电流模块，在每一次5T全局像元信号读取之前产生，通过所述控制开关和第二尾电流模块配合产生的短暂高电平，得到PRECHARGE控制信号。
4.根据权利要求1所述的全局像元CMOS图像传感器系统架构，其特征在于，所述每列5T全局像元共享所述第一尾电流模块输出的尾电流激励。
5.根据权利要求4所述的全局像元CMOS图像传感器系统架构，其特征在于，所述第一尾电流的大小为I?20uA。
6.根据权利要求5所述的全局像元CMOS图像传感器系统架构，其特征在于，所述第一尾电流的大小为5uA。
7.根据权利要求1所述的全局像元CMOS图像传感器系统架构，其特征在于，还包括输出驱动级，其在接收到所述列级数据线译码模块将N个依次传输过来的信号后，将所述信号传输到芯片外端。
8.—种根据权利要求1-7所述的全局像元CMOS图像传感器系统架构的信号传输方法，其特征在于，包括: 步骤S1:根据TG控制信号、RST控制信号、PR控制信号的工作时序，使所述像素阵列中各所述全局像元同时进行曝光和信号采样； 步骤S2:根据RS控制信号的工作时序，选中所述像素阵列的某一行，执行对该行的各所述全局像元的信号同时读取的步骤； 步骤S3:将该行的各所述全局像元所读取的信号依次输出； 重复步骤S2和步骤S3直至该像素阵列中全部全局像元的信号输出。
9.根据权利要求8所述的全局像元CMOS图像传感器系统架构的信号传输方法，其特征在于，所述步骤S2具体包括: 步骤S21:在每一次5T全局像元信号读取之前产生，通过所述控制开关和第二尾电流模块相互配合产生短暂高电平，得到PRECHARGE控制信号； 步骤S22:所述PRECHARGE控制信号控制所述第二尾电流模块对所述第五晶体管M5的漏极放电，使所述第五晶体管M5漏极的电压短暂拉低至接地端电平； 步骤S23:根据RS控制信号的工作时序，选中所述像素阵列的某一行，对该行的各所述全局像元的信号同时读取。
10.根据权利要求8所述的全局像元CMOS图传感器系统架构的信号传输方法，还包括步骤S4:所述输出驱动级依次接收来自所述列级数据线译码模块的信号后，将所述信号模拟输出到芯片外端，并驱动模拟信号的寄生电容；其中，所述寄生电容包括所述驱动输出级的输入输出电容、邦线电容和片外仪器测量电容。
【专利摘要】本发明揭示了一种全局像元CMOS图像传感器系统架构及其信号传输方法，该系统由M*N个5T全局像元组成的像素阵列区、第一5T全局像元尾电流模块、TG控制信号译码模块、RST控制信号译码模块、PR控制信号译码模块、RS控制信号译码模块、列级数据线译码模块、偏置和激励电压提供模块和输入输出接口组成；发明通过TG控制信号、RST控制信号、PR控制信号、RS控制信号、PRECHARGE控制信号构成5T全局像元的工作时序，实现了1080p(1920*1080＝207万像素)超高清视频流下每秒钟60帧以上的数据流能力。
【IPC分类】H04N5-232, H04N5-374
【公开号】CN104580952
【申请号】CN201510053205
【发明人】李琛, 任铮, 段杰斌
【申请人】上海集成电路研发中心有限公司, 成都微光集电科技有限公司
【公开日】2015年4月29日
【申请日】2015年2月2日