23]栅单元16被排列以当CANFD帧开始检测器检测到一个CAN Π)帧开始时，将输入位流30提供给CAN位流处理器12以及当CAN Π)帧结束检测器检测到CAN FD帧结束时，将输入位流30提供给CAN位流处理器12。栅单元16从而通过基本上抑制输入位流30内的每个CANFD帧而给CAN位流处理器12提供从输入位流30产生的栅位流32。例如，栅单元16可能有一个导通状态和一个关闭状态，其中在导通状态，它输出输入位流30作为栅位流32，在关闭状态，它输出空信号作为栅位流32，空信号例如是一个恒定水平低，可解释为序列显性位。栅单元16因此或可被关闭以响应于在输入位流30内检测一个CAN Π)帧开始并且被关闭以响应于在输入位流30内检测该CAN Π)帧结束。根据位于检测CAN Π)帧开始的瞬时和关闭栅单元16之间的一个延迟，每个CAN Π)帧的初始部分可能仍然存在于栅位流32中，其中该初始部分至少包括指示相应CAN Π)帧的帧开始。位于检测CAN FD帧开始和关闭栅单元16之间的延迟在技术上应尽可能短并且在任何情况下足够短以抑制CAN FD帧中的任何高数据速率位，从而防止CAN位流处理器12接收任何高数据速率位。
[0024]在本例子中，包装单元14包括一个栅控制单元16，其被排列以根据由CANFD帧开始检测器20提供的帧开始检测信号38以及由CAN Π)帧结束检测器22提供的帧结束检测信号40来控制栅单元16。更具体地，栅控制单元18可能有一个第一输入和一个第二输入，其中第一输入被连接到CAN FD帧开始检测器20的一个输出以用于接收帧开始检测信号38，第二输入被连接到CAN Π)帧结束检测器22的一个输出以用于接收帧结束检测信号40XAN Π)帧开始检测器20或可例如被排列以通过输出一个预定帧开始检测位序列来信号通知检测一个CAN ro帧开始，其中所述预定帧开始检测位序列表示已经检测到一个CAN ro帧开始。在一个简单的例子中，帧开始检测位序列包括一个隐性位。同样地，CAN FD帧结束检测单元22或可被输出为帧结束检测信号40，一个预定帧结束检测位序列表示它已经检测到一个CANFD帧结束。在一个简单的例子中，帧结束检测序列包括一个隐性位。
[0025]栅控制单元18可能有一个导通状态和一个关闭状态，其中在导通状态，它输出一个信号，例如一个高电压电平作为栅控制信号36，在关闭状态，它输出一个低电平作为栅控制信号36以控制栅单元16。栅控制单元18或可被排列以假定其关闭状态以响应于在帧开始检测信号38中检测帧开始位序列并且假定其导通状态以响应于在帧结束检测信号40中检测帧结束位序列。由CAN位流处理器12提供给帧开始检测器20的帧开始信息42可能包含或包括由CAN位流处理器12从一个接收的CAN或CAN Π)帧的控制域中提取的一个位值。例如，CAN位流处理器12或可被排列以作为信息42输出任何检测的CAN或CAN基格式帧的控制域的第二位。该位被称为一个CAN基格式帧的R0位和一个CAN Π)基格式帧的EDL位。在CAN基格式帧的情况下，该位即R0以及在CAN ro基格式帧的情况下，该位即EDL是显性位，即对于CAN基格式帧是零或低并且是隐性位，即对于CAN基格式帧是1或高，因此区别了CAN基格式帧和CAN ro基格式帧(见Bosch的CAN Π)规范)。此外，CAN位流处理器12或可被排列以作为帧开始信息42提供包含在输入位流30内的任何CAN或CAN Π)扩展格式帧的控制域的第一位。该控制域的第一位在CAN扩展格式帧的情况下被称为R1以及在CAN Π)扩展格式帧的情况下被称为EDL，并且对于CAN扩展格式帧是显性位，即是零或低并且是隐性位，即对于CAN FD扩展格式帧是1或高。总之，由CAN位流处理器12提供的帧开始信息42可能包括一个位，该位在CAN帧的情况下是显性位以及在CAN FD帧的情况下是隐性位。
[0026]可能需要以一个时钟速率操作包装单元14，该速率不足以正确采样输入位流30内的任何高数据速率位。例如，具有一个相对低频率的时钟信号，也就是不足以采样任何高数据速率位的频率或可被用于计时CAN位流处理器12和包装单元14。相应地，本例子的CAN FD帧结束检测器22或可不能够正确地采样输入流30内的任何高数据速率位。尽管如此，它也被设计，以便避免将高数据速率位序列误解为帧结束域的风险。在这方面，应指出，任何CAN或CAN Π)结束的特点是帧结束域，其包括连续7个或多个隐性位。一个CAN或CAN Π)帧结束或可因此通过检测相应帧的帧结束域来检测。然而，当欠采样序列包含一个或多个显性数据速率位时，欠采样高数据速率位也可能导致连续7个或多个隐性位。这是通过事实解释的，即这些显性高数据速率位可能在欠采样过程中不被察觉。这个问题通过设计如下描述的CAN FD帧结束检测器22来解决。
[0027]CAN Π)帧结束检测器22(见图1)包括一个显性位延伸器24—个连接到所述显性位延伸器24的隐性位计数器26。显性位延伸器24具有一个与它相关联的延伸位传输时间并且被排列以将所述输入位流30内的隐性位之后的每个显性位的位传输时间位传输时间延伸到所述延伸位传输时间位传输时间，从而产生一个调节输入位流46。延伸位传输时间或可特别长于一个高数据速率位的位传输时间。输入位流30内的隐性(即高)位之后的每个显性(即低)位或可通过以采样速率采样输入位流30被检测，其中该采样速率可以很低以正确采样原始，即未调节输入位流30。延伸位传输时间或可例如与一个正常数据速率位的传输时间相同。在一个例子中，正常数据速率是每秒500千位，高数据速率是每秒8兆位并且对于高数据速率来说，相应的传输时间是125毫微秒，而对于正常数据速率是2微秒。显性位延伸器24或可例如包括一个下降沿检测器(未显示)，它被排列以触发一个延伸显性位以响应于输入位流30的每个下降沿。
[0028]隐性位计数器26被排列以提供一个隐性位计数，即，表示了输入位流30内的计数隐性位数量的一个值。为此，隐性位计数器26被排列以以位计数器速率采样调节输入位流30，从而产生采样位流。此外，隐性位计数器26被排列以复位隐性位计数以响应于采样位流中的每个显性位并且递增隐性位计数以响应于采样位流中的每个隐性位。方便的是，位计数器速率足够高，以确保由显性位延伸器24延伸的每个显性位被隐性位计数器26采样，因此将重置隐性位计数。另外，位计数器速率应足够高，以确保位于调节输入位流内的每个隐性正常数据速率位将促使隐性位计数器26递增隐性位计数。例如，位计数器速率或可至少是正常数据速率的两倍以及至少是延伸位传输时间的倒数的两倍。延伸位传输时间可能方便地被选择为等于正常数据速率位传输时间，即等于一个正常数据速率位的持续时间，即，正常数据速率的倒数。例如，当正常数据速率例如为每秒500千位时，延伸位传输时间或可方便地为1/(500千字节/秒)=2微秒。在这种情况下，位计数器速率应至少是每秒1兆位，SP隐性位计数器26应以至少每秒1兆位的速率采样调节输入位流46。然而，位计数器速率或可比最小数据速率小，例如，每秒16兆位，这将需要进行充分采样输入位流30内的任何CAN FD帧的高数据速率的部分，在该例子中，高数据速率是每秒8兆位。
[0029]帧结束检测信号40或可例如包括由隐性位计数器26提供或从其中衍生的隐性位计数。例如，栅控制单元18或可被排列以导通栅单元16以响应于达到预定值的隐性位计数。该预定义值取决于显示了根据CAN Π)协议的CAN FD帧结束特征的连续隐性