专利名称：印刷电路板的制作方法
技术领域：
本发明涉及一种印刷电路板(Printed Circuit Board, PCB)，特别是经布线而 具有良好信号品质与较少电磁干扰(Electromagnetic Interference ， EMI)影响的印
刷电路4反。
背景技术：
随着印刷电路板技术的迅速发展，电磁干扰问题的严重性增加。当半导体 装置具有更高运行速度及更高的器件密度时，噪声发生。因此，对于印刷电路 板的设计人员而言，电磁干扰问题已经成为越来越大的挑战。
图la是例示现有技术中双层印刷电路板300的顶部局部示意图，其中显示 了电源面与信号面的布线。图lb与图lc是分别例示沿图la所示双层印刷电路 板300中线A-A，及线B-B，的剖面的示意图。现有技术中双层印刷电路板300具 有位于基板100的上表面102上的顶层(top layer),顶层是由阻焊层(solder mask layer)126覆盖。顶层包含电源路径(power trace)108a、 108b以及信号路径(signal trace)112。现有技术中双层印刷电路板300同样具有底层(bottom layer),此底层 由阻焊层130覆盖，阻焊层130包含位于基板100的下表面103上的接地面 (ground plane)140。为方便描述，阻焊层未于图la中显示。电源路径108a 与108b用于传送电源，而信号路径112用于传送信号。如图la所示，大致沿第 二方向304的信号路径112构成相邻的电源路径108a与108b两者间的电源传送 障碍层(barrier)，其中电源路径108a与108b大致沿第一方向302，且第一方向 302不平行于第二方向304。如图lb所示，为实现相邻的电源路径108a与108b 两者间的电源传送，在基板100的下表面103上形成导电层108c。通过穿过基 板100的插头(plug)134,导电层108c分别电性连接至电源路径108a与108b， 并且导电层108c是通过裂缝(split)150与接地面140隔离。如图la与图lc所示， 信号路径112直接越过导电层108c周围的裂缝150。但是，当沿信号路径112 传送信号(尤其是高速信号)时，高速信号的电流返回路径不但残留于信号路径 112之下，而且还直接沿信号路径112下的裂缝150沿伸。因此，越长的电流返回路径会导致更高的阻抗以及信号衰减问题。同样，
沿着裂缝150的电流返回路径可能产生非期望的垂直于第一方向302与第二方 向304的磁场，而此非期望的磁场也会增加邻近信号路径的耦合系数(coupling coefficient)以及力口重电不兹千4无(Electromagnetic Interference, EMI)问题。虽然可利 用具有不同层将电源面、信号面及接地面隔离的多层印刷电路板来緩解上述问 题，但是增加印刷电路板的层数将会增加印刷电路板的制造成本。
发明内容
为了解决现有技术中存在的技术问题，本发明提供以下技术方案。 本发明揭示一种印刷电路板，包含基板，具有第一表面与第二表面；接 地面，位于第二表面上；信号路径，沿第一方向位于第一表面上；至少两个电 源面，位于第一表面上，分别邻近于信号路径的相对侧且相互分离；以及导电 连接，是沿第二方向耦接于电源面，横穿信号路径，且并不与信号路径电性连 接，其中信号路径不会通过接地面的裂缝。
本发明揭示一种印刷电路板，包含基板；底层，包含位于基板的一侧上 的接地面，其中底层具有至少一裂缝；以及顶层，包含位于基板的一相对侧的 信号路径与相邻近的多个电源面，电源面是通过导电连接横穿信号路径而相耦 接，导电连接不与信号路径电性连接，且导电连接不与信号路径共面，其中信 号路径不会通过底层的至少 一 裂缝。
本发明揭示一种印刷电路板，包含基板，具有第一表面与第二表面；接 地面，位于第二表面上；第一信号路径，沿第一方向位于第一表面上；第二信 号路径，位于第一表面上，是分成两个信号路径片段，分别邻近于第一信号路 径的相对侧；以及导电连接，是沿第二方向耦接于第二信号路径的信号路径片 段，横穿第一信号路径且不与第一信号路径电性连接，其中第一信号路径不通 过接地面的裂缝。
本发明揭示一种印刷电路板，包含基板，具有第一表面与第二表面；接 地面，位于第二表面上；电子元件，位于第一表面上；至少两个电源面，位于 第一表面上，分别邻近于电子元件的相对侧且相互分离；以及导电连接，耦接 电源面，横穿电子元件且不电性连接至电子元件，其中第一表面上的信号路径 不会通过接地面的裂缝。
实施本发明揭示的印刷电路板可实现在不具备昂贵的多层印刷电路板的情
6形下，在高信号频率区域中，仍具有良好信号品质与较少电磁干扰影响，并且 制造工艺筒单，降低制造成本。
图la是例示现有技术中双层印刷电路板的顶部局部示意图。 图lb是例示沿图la所示双层印刷电路板中线A-A，的剖面示意图。 图lc是例示沿图la所示双层印刷电路板中线B-B，的剖面示意图。 图2a是例示本发明一实施例印刷电蹈4反的顶部局部示意图。 图2b是例示沿图2a中线A-A，的剖面示意图。 图2c是例示沿图2a中线A-A'的剖面示意图。 图2d是例示沿沿图2a中线B-B，的剖面示意图。 图3a是例示本发明另一实施例印刷电路板的顶部局部示意图。 图3b是例示沿图3a中线A-A，的剖面示意图。 图3c是例示沿图3a中线A-A，的剖面示意图。 图3d是例示沿图3a中线B-B'的剖面的示意图。 图4是例示本发明另 一实施例印刷电路板的顶部局部示意图。 图5是例示本发明另 一实施例印刷电路板的顶部局部示意图。 图6a是本发明另一实施例印刷电路板的顶部局部示意图。 图6b是例示沿图6a中线C-C，的剖面示意图。 图6c是例示沿图6a中线C-C，的剖面的示意图。 图7是本发明另 一实施例印刷电路板的顶部局部示意图。 图8a是显示现有技术中两层印刷电路板中信号路径的信号插入损耗仿真结 果示意图。图8b是显示本发明一实施例印刷电路板中信号路径的信号插入损身毛仿真结 果示意图。
具体实施方式
中，实施例中的各元件的配置是为说明之用，并非用以限制本发明。本发明的 保护范围应当以权利要求书所要求的范围为准。在可能的情形下，将在附图及 实施方式中使用相同的标号用以指示同一部件。图2a至图2c是例示本发明第一实施例印刷电路板500a的示意图。其中图 2a是例示本发明一实施例印刷电路板500a的顶部局部示意图。在本实施例中， 印刷电路板500a包含适用于基于导线架(lead frame)的半导体封装芯片的两层印 刷电3各板。印刷电;各板500a具有一顶层与一底层，其中顶层包含电源面及信号 路径，底层包含接地面。印刷电路板500a包含基板200,基板200具有上表面 202与下表面203。顶层设置于上表面202之上且由阻焊层226覆盖(如图2b、 图2c与图2d所示)，上表面202包含信号路径212a至212g以及电源面208, 其中信号路径212a至212g均与电源面208共面。同样地，底层设置于基板200 的下表面203上且由阻焊层230所覆盖，下表面203包含接地面228。为了方便 说明，未在图2a中显示阻焊层226。多组金手指(fmger)204a至2041以及金手指 206a至2061均设置在基板200的上表面202之上。在一实施例中，金手指204a如控制器芯片封装体。半导体芯片封装体219装载于上表面202之上，并具有 多个引导线221分别连接至金手指204a至2041。同样地，金手指206a至2061 是用于另一表面装载的基于导线架半导体芯片封装体的输入/输出连接，其中半 导体芯片封装体220可受控于连接至金手指204a至2041的半导体芯片封装体， 例如，存储器芯片封装体。半导体芯片封装体220装载于上表面202之上，并 具有多个引导线222分别连接至金手指206a至2061。金手指204a至2041中每 一者以及金手指206a至2061中每一者的功能均是预设的，这是因为连接半导体 芯片封装体219与220间的接脚(pin)分配完全符合必需的设计规范。对于半导体芯片封装体219的引导线221来说，例如，连接至金手指204b、 204e、 204f、 204h与204j的引导线221均被设定为用于电源传输，例如Vdd或 Vss。而其它连接至金手指204a、 204c、 204d、 204g、 204i、 204k与2041的引 导线221均被设定为用于信号传输。在一实施例中，半导体芯片封装体220，以 存储器芯片封装体为例说明，是通过半导体芯片封装体219(例如控制器芯片 封装体)来控制存储器芯片封装体。因此，半导体芯片封装体219的每一引导线 221分别与半导体芯片封装体220的每一引导线222具有对应关系。举例说明， 与金手指204a相连接的引导线221被指定为通过信号路径212a将第一类型信号 传送至与金手指206b相连接的引导线222。与金手指204c相连接的引导线221 被指定为通过信号路径212b将第二类型信号传送至与金手指206d相连接的引 导线222。与金手指204d相连接的引导线221被指定为通过信号路径212c将第三类型信号传送至与金手指206e相连接的引导线222。与金手指204g相连接的 引导线221被指定为通过信号路径212d将第四类型信号传送至与金手指206i 相连接的引导线222。与金手指204i相连接的引导线221被指定为通过信号路 径212e将第五类型信号传送至与金手指206g相连接的引导线222。与金手指 204k相连接的引导线221被指定为通过信号路径212f将第六类型信号传送至与 金手指206k相连接的引导线222。与金手指2041相连接的引导线221被指定为 通过信号路径212g将第七类型信号传送至与金手指2061相连接的引导线222。 以上第一类型信号至第七类型信号可为彼此相同或不同的信号。同样地，与金 手指204b、 204e、 204f、 204h与204j相连接的引导线221是被指定为用于将电 源通过电源面208分别连接至与金手指206a、 206c、 206f、 206h与206j相连接 的引导线222。如图2a所示，大致沿第二方向504的信号路径212a构成相邻的金手指206a 与电源面208两者间的电源传输障碍层(barrier),其中电源面208大致是沿第一 方向502沿伸，且第一方向502不与第二方向504平行。同样地，大致沿第二 方向504的信号路径212g与信号路径212f构成相邻的金手指206h、 206j与电 源面208之间的电源传输障碍层，其中此电源面208大致是沿第一方向502，进 而导致产生前文所述的问题。为了解决以上问题，可将子电源面210与214设 置于基板200的上表面202上，并分别电性连接至金手指206a、 206h与206j。 大致沿第 一方向502的导电连接(conductive connection)216可通过子电源面210 与电源面208耦接至金手指206a，其中子电源面210与电源面208邻近于信号 路径212a的相对側。导电连接216横穿信号路径212a且不与信号路径212a电 性连接。同样地，如图2a所示，大致沿第一方向502的导电连接218可通过子 电源面214与电源面208耦4妄至金手指206h与206j ，其中子电源面214与电源 面208均邻近于信号路径212f及212g的相对侧。导电连接218横穿信号路径 212f与212g且不与信号路径212f与212g电性连接。在一实施例中，导电连接 216与218包含导线，表面贴装元件或双列直插封装(Dual Inline Package, DIP) 元件。表面贴装元件或双列直插封装元件包含多个0欧姆电阻器、母线(strap) 或跳线(jumper)。包含表面贴装元件或双列直插封装元件的导电连接216与218 是以串联或并联方式安装。图2b与图2c是沿图2a中线A-A，的剖面示意图，说 明本发明印刷电路板500a的导电连接216a以及导电连接216b的不同实施例。 如图2b所示，导电连接216a(例如0欧姆电阻器)被设置于信号路径212a、子电源面210与电源面208之上，并通过焊锡(solders)232a透过阻焊层226与子电 源面210与电源面208耦接。如图2b所示，导电连接216a可提供子电源面210 与电源面208间的高电平互连，而不与信号路径212a接触。图2c是例示沿图2a中线A-A，的剖面的示意图。可选地，导电连接216a(例 如跳线)被设置于信号路径212a、子电源面210与电源面208之上。跳线穿过 阻焊层226与介层插孔(via plugs)234，突出于基板200的下表面203,并耦接至 子电源面210与电源面208。导电层229可形成于基板200的下表面203上，其 中导电层229中具有跳线的两端。在一实施例中，导电层229与邻近的接地面 228同时形成，通过蚀刻工艺产生的裂缝250a将导电层229与接地面228彼此 分离。如图2c所示，跳线也可提供子电源面210与电源面208间的高电平互连， 并不与信号路径212a接触。图2d是例示沿沿图2a中线B-B，的剖面示意图。因为没有电源传输路径占 用位于信号路径212a下方的接地面228,信号路径212a通过接地面228的区域 不含裂缝。因此，可获得良好的信号品质与较少的电磁干扰。类似于导电连接 216，导电连接218可提供子电源面214与电源面208间的高电平互连，并不与 信号路径212f及212g接触。信号路径212f及212g通过接地面228的区域不含 裂缝。如图3a至图3d所示，在一可选实施方式中，本发明印刷电路板500b的导 电连接216与218是设置于基板200的下表面203。图3a是例示本发明另一实 施例印刷电路板的顶部局部示意图。图3b是例示沿图3a中线A-A，的剖面的示 意图。分别显示本发明印刷电路板500b的导电连接216c与216d的不同实施方 式。如图3b所示导电连接216c，例如，被设置于下表面203的0欧姆电阻器。 0欧姆电阻器216c是通过焊锡232a透过阻焊层230、导电层229与穿过基板200 的介层插孔234耦接至子电源面210与电源面208。导电层229形成于基板200 的下表面203,且位于介层插孔234与0欧姆电阻器之间。在一实施例中，导电 层229与邻近的接地面228同时成形，利用蚀刻工艺由裂缝250b将彼此分离。 如图3b所示，0欧姆电阻器216c可提供子电源面210与电源面208间的低电平 互连，并不与信号路径212a接触。图3c是例示沿图3a中线A-A，的剖面示意图。可选地，导电连接216d(例如 跳线216d),设置于下表面203下方。跳线216d耦接至子电源面210与电源面 208。接地面228具有裂缝250c，用以利用蚀刻工艺进行跳线216d、子电源面210与电源面208之间的连接，而不与接地面228连接。焊锡232b成形于下表 面203的裂缝250c中。跳线216d插入至焊锡232b及介层插孔234并穿过基板 200,突出于基板200的上表面202。如图3c所示，跳线216d可提供子电源面 210与电源面208间的低电平互连，并不与信号^各径212a接触。图3d是例示沿图3a中线B-B'的剖面示意图。因为没有电源传输路径占用 位于信号路径212a下方的接地面228，信号路径212a通过接地面228的区域不 含裂缝，因此可获得良好的信号品质与较少的电磁干扰。类似于导电连接216, 导电连接218可提供子电源面214与电源面208间的低电平互连，并不与信号 路径212f及212g接触。信号路径212f及212g通过接地面228的区域不含裂缝。图4是例示本发明另一实施例印刷电路板500c的顶部局部示意图。在本实 施例中，印刷电路板500c包含用于球形阵列(ball grid array)封装半导体芯片的两 层印刷电路板，其中印刷电路板500c具有一顶层与一底层，其中顶层包含电源 面及信号路径；底层包含接地面。印刷电路板500c具有含焊垫(pad)区域262， 焊垫区域262包含多个球形焊垫(ball pad)260a至260x。焊垫260a至260x是用 于印刷电路板500c与承载球形阵列半导体芯片封装体(未显示)间的输入/输出连 接。由于承载的球形阵列半导体芯片封装体的接脚(pin)分配必须完全符合设计 规范，焊垫260a至260y中每一者的功能是预设的。在本实施例中，焊垫260b、 260d、 260g、 260h、 260i、 2601、 260m、 260n、 260o、 260p、 260q、 260r、 260t、 260v以及260x^皮指定用于传输信号。焊垫260a、 260c、 260e、 260f、 260j、 260s、 260u以及260w^皮指定用于传输电源。顶层核:设置于上表面202上，上表面202 包括信号路径264a至264p以及电源面208。设置于基板200的上表面202上的 信号路径264a至264p分别用于焊垫260b、 260d、 260g、 260h、 260i、 260k、 2601、 260m、 260n、 260o、 260p、 260q、 260r、 260s、 260t、 260v以及260x的 不同信号的传送。设置于基板200的上表面202的电源面208是用于焊垫260a、 260c、 260e、 260f、 260j、 260s、 260u以及260w的电源传送。本发明一实施例导电连接同样可用于电源面208与焊垫260s、 260u以及 260w之间的电源传输，如图4所示，导电连接316大致是沿第一方向502耦接 电源面208与子电源面310。子电源面310耦接至焊垫260s与焊垫260u。电源 面208与子电源面310邻近于信号路径264h至264p的相对侧。导电连接316 横穿信号路径264h至264p且不与信号路径264h至264p电性连接，信号路径 264h至264p大致是沿第二方向504，第二方向504不平行于第一方向502。同11样地，为了电源面208与焊垫260w之间的电源传输，导电连接318大致沿第二 方向504耦接子电源面310与子电源面314，其中子电源面310耦接至电源面 208，子电源面314连接至焊垫260w。导电连接318横穿信号路径264h至264k 且不与信号路径264h至264k电性连接。其中信号路径264h至264p大致是沿 第一方向502，第一方向502不平行于第二方向504。在本发明一实施例中，导 电连接316或导电连接318可不共面于信号路径及电源面。类似于图2a至图2d 以及图3a至图3d所示的导电连接216或导电连接218，导电连接316或导电连 接318可提供预设的焊垫与电源面间的高/低电平互连，且不与邻近的信号路径 接触。以上所述的导电连接可改善印刷电路板500c的用电效能，例如，具有良 好信号品质与较少电磁干扰影响。同样地，如图4所示，大致沿第一方向502的子电源面314是构成邻近的 信号路径2641与焊垫260k两者间的信号传输障碍层。类似地，本发明实施例中 导电连接264q同样可用于信号路径2641与焊垫260k之间的信号传输。另外， 为了方便设置导电连接，例如，介层插孔266与268可钻穿基板200，其中介层 插孔266电性连接至信号路径2641，以及介层插孔268通过子信号路径264r电 性连接至焊垫260k。如图4所示，实质上，信号路径2641与子信号路径264r 均邻近于子电源面314的同一侧。在底层上的导电连接264q大致沿第一方向502 通过子信号路径264r耦接至信号路径2641与焊盘260k，其中导电连接264q连 接介层插孔266与介层插孔268。导电连接264q横穿大致沿第二方向504的导 电连接318，第二方向504不与第一方向502平行。导电连接264q不与信号路 径2641电性连接。在本发明一实施例中，导电连接264q可不与信号路径及电源 面共面。如图4所示，导电连接264q可设置于基板200的下表面(未显示)的下 方。可选地，导电连接264q可被设置于基板200的上表面202上方。类似于图 2a至图2d以及图3a至图3d所示的导电连接216或导电连接218,导电连接264q 可提供预设的焊垫与信号路径间的低/高电平互连，并不与邻近的信号路径接触。 于一实施例中，导电连接264q包含跳线、O欧姆电阻器或母线。以上所述的导 电连接可改善印刷电路板500c的用电效能，例如，具有良好信号品质与较少电 磁干扰影响。另外，为方便布线，例如，为建立参考电压Vref(未显示)与焊垫260j间的 电性连接，可通过利用蚀刻工艺在基板200的下表面(未显示)上图案化一接地面 (未显示)来形成另一个导电路径270，以形成围绕导电路径270的裂缝(未显示)，12其中裂缝用于将导电路径270与邻近的接地面彼此分离。导电路径270连接至 参考电压Vref与焊垫260j。因为电源面208所承载的是稳定电压，而非为一信 号，电源面208经过导电路径270周围的任一裂缝是允许的。图5是例示本发明另一实施例印刷电路板500d的顶部局部示意图。可选地， 导电连接同样可用于路径调换(trace swapping),例如，信号路径调换。如图5所 示，引导线321、 322与金手指连接。信号路径312d可作为半导体芯片封装体 319与320之间的信号连接(signal connections),基板200的上表面202上的信号 路径312e是连接至半导体芯片封装体319的金手指304i与半导体芯片封装体 320的金手指306g。大致沿第二方向504的信号路径312e构成半导体芯片封装 体319的金手指304j与半导体芯片封装体320的金手指306i之间的信号传输障 碍层。为了方便信号路径布线，两个信号路径片段312d与312f以及导电连接 350可用于金手指304j与金手指306i之间的信号传输。两个信号路径片段312d 与312f是被设置于上表面202上，并且分别邻近于信号路径312e的相对侧。导 电连接350沿第一方向502耦接至信号路径的信号路径片段312d与312f。导电 连接350可实现信号路径片段312d至信号路径片段312f的路径调换，横穿信号 路径312e且不与信号路径312e电性连接。同样地，信号路径312e也不直接通 过基板200的下表面上接地面(未显示)的任一裂缝(未显示)。在一实施例中，导 电连接350可包含跳线、O欧姆电阻器或母线。以上所述的导电连接350可改善 印刷电路板500d的用电效能，例如，具有良好信号品质与较少电磁干扰影响。如图2a所示，电源面208的布局是设计为大致邻近于金手指206a至2061， 因为金手指206a至2061中每一者的功能设计是完全符合必需的设计规范，为了 方便布线，金手指206a至2061提供半导体芯片封装体220的输入/输出连接。 而电源面208的布线区域的制造成本是相当高的。图6a是本发明另一实施例印 刷电路板500e的顶部局部示意图。为减少如图2a所示的布线区域，另一导电连 接330是分别耦接于电源面208b与子电源面214，其中电源面208与子电源面 214均是邻近于一电子元件(如半导体芯片封装体220)的相对侧。导电连接330 横穿半导体芯片封装体220,且并不直接与半导体芯片封装体220连接。于是， 信号路径212b至212d不会通过接地面的任何裂缝。所以，相比于图2a所示的 电源面208，电源面208b可设计成具有更小的布局区域。例如，对电源面208b 的布局可设计成仅邻近于半导体芯片封装体220 —侧，其中金手指206a至206f 均是设置于半导体芯片封装体220的这一侧。因此可减少印刷电路板的制造成本。在一实施例中，导电连接330包含导线，表面贴装元件或双列直插封装元 件。表面贴装元件或双列直插封装元件包含多个0欧姆电阻器、母线或跳线。 包含表面贴装元件或双列直插封装元件的导电连接330是以串联或并联方式安装。在本发明一实施例中，导电连接330不与电子元件、信号路径或电源面共 面。图6b与图6c是沿图6a中线C-C，的剖面示意图。如图6b所示，导电连接 330(例如双列直插封装元件的0欧姆电阻器330)是^:置于半导体芯片封装体 220、电源面208b、子电源面214以及信号路径212b至212d之上。0欧姆电阻 器330插入并穿过焊锡232b、阻焊层226以及介层插孔234,以及突出于基板 200的下表面203,并耦接至子电源面214与电源面208b。如图6b所示，导电 连接330同样提供子电源面214与电源面208b间的高电平互连，而不与半导体 芯片封装体220的引导线222以及信号路径212b至212d接触。因此可减少印 刷电路4反500e中电源面208b的布线区域。如图6c所示，在可选实施例中，本发明印刷电路板500e中的导电连接330(例 如双列直插封装元件的0欧姆电阻器330)是设置于基板200的下表面203的 下方。0欧姆电阻器330是耦接至子电源面214与电源面208b。接地面228利 用蚀刻工艺形成裂缝250c,使得0欧姆电阻器330耦接至子电源面214与电源 面208b,而不与接地面228连接。焊锡232b成形于下表面203的裂缝250c中。 0欧姆电阻器330插入并通过焊锡232b及穿过基板200的介层插孔234,突出 于基板200的上表面202。如图6c所示，0欧姆电阻器330可提供子电源面214 与电源面208b间的低电平互连，并不与半导体芯片封装体220接触。因此，可 减少图2a所示印刷电路板500中电源面208的布线区域。图7是本发明另一实施例印刷电路板500f的顶部局部示意图。类似地，为 了减少图4所示用于球形阵列封装的半导体芯片的两层印刷电路板500c中电源 面208的布线区域，图7所示印刷电路板500f包含耦接至子电源面310与电源 面208c的导电连接330，其中电源面208c与子电源面310分别邻近于安装于焊 垫区域262上的球形阵列电子元件720的相对側。在一实施例中，球形阵列电 子元件720包含球形阵列的半导体芯片封装。导电连接330横穿球形阵列电子 元件720且不与球形阵列电子元件720直接电性连接。其中信号路径264a至264p 不会越过接地面的任何裂缝。所以，相比于图4所示的电源面208，电源面208c 可设计成具有更小的布局区域。例如，对电源面208c的布局可设计成邻近于球形阵列电子元件720 —側的单一型样，因此可减少印刷电路板的制造成本。在一实施例中，导电连接330包含导线，表面贴装元件或双列直插封装元件。表 面贴装元件或双列直插封装元件包含多个0欧姆电阻器、母线或跳线。包含表 面贴装元件或双列直插封装元件的导电连接330是以串联或并联方式安装。图8a是显示现有技术中两层印刷电路板中信号路径的信号插入损耗 (insertion loss)仿真结果示意图。图8b是显示本发明一实施例印刷电路板中信号 路径的信号插入损耗仿真结果示意图。利用Ansoft公司提供的电磁场全波分析 软件分别评估现有技术的印刷电路板及本发明实施例的印刷电路板中信号路径 的信号插入损耗。如图8a所示，显示现有技术中印刷电路板中两种信号路径对 应的曲线401a、 402a。现有技术中印刷电路板中两种信号路径正下方的接地面 有裂缝，曲线401a、 402a显示在高信号频率区域(MGHz)中明显的信号插入损 耗。例如，大致在lGHz的信号频率时，曲线401a、 402a是分别显示大致为-3.8dB 与-4.3dB的信号插入损^毛。如图8b所示，曲线401b、 402b是分别显示如同图 8a所示的两种信号路径，其信号路径下方的接地面没有裂缝。然而，图8b所示 本发明实施例印刷电路板的信号路径显示了在高信号频率区域(〉lGHz)中较少 的信号插入损耗。例如，大致于lGHz的信号频率时，曲线401b、 402b是分别 显示大致为-2.4dB与-3.6dB的信号插入损耗。通过比较曲线401a与曲线401b， 本发明实施例的一印刷电路板的信号路径在大约lGHz信号频率处呈现1.4dB的 改良。而通过比较曲线402a与曲线402b，本发明实施例的印刷电路^1的另一信 号路径在大约1GHz信号频率处呈现0.7dB的改良。以上结果显示，直接通过完 整接地面的信号路径具有较少信号插入损耗，特别是处于高信号频率(MGHz) 区域。以下将描述本发明实施例印刷电路板的优点，于本发明实施例揭示的印刷 电路板中，当一信号路径构成邻近的大致沿不平行于信号路径的方向的电源面 间的电源传送障碍层时，导电连接用于耦接电源面或电源路径，横穿信号路径 且不与信号路径电性连接。导电连接可提供电源面或电源路径之间的高/低电平 互连，且不与邻近的信号路径接触。因为没有电源传输路径占用位于信号路径 下方的接地面，因此，邻近的信号路径可直接通过接地面的区域不含裂缝。另 外，导电连接包含低成本的导线、表面贴装元件或双列直插封装元件。表面贴 装元件或双列直插封装元件包含多个0欧姆电阻器、母线或跳线。以上所述的 导电连接可改善两层印刷电路板的用电效能，例如，在不具备昂贵的多层印刷电路板的情形下，在高信号频率区域中，仍具有良好信号品质与较少电磁干扰 影响。另外，所述的导电连接可耦接两个电源面，横穿电子元件且不与电子元 件电性连接，其中信号路径不会通过接地面的裂缝。因此减少印刷电路板中电 源面的布线区域。本发明的印刷电路板制程简单，进而降低了制造成本。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟 悉此领域技术的技术人员，在不脱离本发明的精神和范围内，当可做些许更动 与润饰，因此本发明的保护范围应当以权利要求书所界定的保护范围为准。
权利要求
1.一种印刷电路板，包含基板，具有第一表面与第二表面；接地面，位于所述第二表面上；信号路径，沿第一方向位于所述第一表面上；至少两个电源面，位于所述第一表面上，分别邻近于所述信号路径的相对侧且相互分离；以及导电连接，沿第二方向耦接于所述电源面，横穿所述信号路径，且并不与所述信号路径电性连接，其中所述信号路径不会通过所述接地面的裂缝。
2. 如权利要求1所述的印刷电路板，其特征在于，所述导电连接包含多个表面贴装元件或多个双列直插封装元件。
3. 如权利要求2所述的印刷电路板，其特征在于，所述表面贴装元件与所述双列直插封装元件包含导线、0欧姆电阻器、母线或跳线。
4. 如权利要求3所述的印刷电路板，其特征在于，所述表面贴装元件与所述双列直插封装元件是以串联或并联方式安装。
5. 如权利要求1所述的印刷电路板，其特征在于，所述信号路径与所述电源面均分别电性连接至半导体芯片封装体，所述半导体芯片封装体安装于所述基板的所述第一表面上且设置于所述信号路径的上方，且不与所述导电连接共面。
6. —种印刷电聘4反，包含基板；底层，包含位于所述基板的一侧上的接地面，其中所述底层具有至少一裂缝；以及顶层，包含位于所述基板的一相对侧的信号路径与相邻近的多个电源面，所述电源面是通过导电连接横穿所述信号路径而相耦接，所述导电连接不与所述信号路径电性连接，且所述导电连接不与所述信号路径共面，其中所述信号路径不会通过所述底层的所述至少一裂缝。
7. 如权利要求6所述的印刷电路板，其特征在于，所述导电连接包含多个表面贴装元件或多个双列直插封装元件。
8. 如权利要求7所述的印刷电路板，其特征在于，所述表面贴装元件与所 述双列直插封装元件包含导线、0欧姆电阻器、母线或跳线。
9. 如权利要求8所述的印刷电路板，其特征在于，所述表面贴装元件与所述双列直插封装元件是以串联或并联方式安装。
10. 如权利要求6所述的印刷电路板，其特征在于，半导体芯片封装体是设 置于所述信号路径的上方，且不与所述导电连接共面。
11. 一种印刷电路板，包含 基板，具有第一表面与第二表面； 接地面，位于所述第二表面上； 第一信号路径，沿第一方向位于所述第一表面上；第二信号路径，位于所述第一表面上，分成两个信号路径片段，分别邻近 于所述第一信号路径的相对侧；以及导电连接，沿第二方向耦接于所述第二信号路径的所述信号路径片段，横 穿所述第一信号路径且不与所述第一信号路径电性连接，其中所述第一信号路 径不通过所述"J妄地面的裂缝。
12. 如权利要求11所述的印刷电路板，其特征在于，所述导电连接包含多 个表面贴装元件或多个双列直插封装元件。
13. 如权利要求12所述的印刷电路板，其特征在于，所述表面贴装元件与 所述双列直插封装元件包含导线、O欧姆电阻器、母线或跳线。
14. 如权利要求13所述的印刷电路板，其特征在于，所述表面贴装元件与 所述双列直插封装元件是以串联或并联方式安装。
15. —种印刷电路板，包含 基板，具有第一表面与第二表面； 接地面，位于所述第二表面上； 电子元件，位于所述第一表面上；至少两个电源面，位于所述第一表面上，分别邻近于所述电子元件的相对 侧且相互分离；以及导电连接，耦接所述电源面，横穿所述电子元件且不电性连接至所述电子 元件，其中所述第一表面上的信号路径不会通过所述接地面的裂缝。
16. 如权利要求15所述的印刷电路板，其特征在于，所述导电连接包含多 个表面贴装元件或多个双列直插封装元件。
17. 如权利要求16所述的印刷电路板，其特征在于，所述表面贴装元件与 所述双列直插封装元件包含导线、0欧姆电阻器、母线或跳线。
18. 如权利要求15所述的印刷电路板，其特征在于，所述导电连接位于所述电源面的上方。
19. 如权利要求15所述的印刷电路板，其特征在于，所述导电连接位于所 述4姿;也面的上方。
20. 如权利要求15所述的印刷电路板，其特征在于，还包含至少两个穿过 所述基板的介层插孔，其中所述介层插孔的每一者是电性连接至所述电源面与 所述导电连接中的一者。
21. 如权利要求15所述的印刷电路板，其特征在于，所述导电连接不与所 述电子元件或所述电源面共面。
22. 如权利要求15所述的印刷电路板，其特征在于，还包含设置于所述第 一表面上的信号路径，所述信号路径位于所述电子元件的下方。
23. 如权利要求22所述的印刷电路板，其特征在于，所述电源面与所述信 号路径均电性连接至所述电子元件。
24. 如权利要求17所述的印刷电路板，其特征在于，所述表面贴装元件与 所述双列直插封装元件是以串联或并联方式安装。
全文摘要
本发明涉及一种印刷电路板，包含基板，具有第一表面与第二表面；接地面，位于第二表面上；信号路径，沿第一方向位于第一表面上；至少两个电源面，位于第一表面上，分别邻近于信号路径的相对侧且相互分离；以及导电连接，沿第二方向耦接于电源面，横穿信号路径，且不与信号路径电性连接，其中信号路径不会通过接地面的裂缝。实施本发明揭示的印刷电路板可实现在不具备昂贵的多层印刷电路板的情形下，在高信号频率区域中，仍具有良好信号品质与较少电磁干扰影响，并且制造工艺简单，降低制造成本。
文档编号H05K9/00GK101557676SQ20091000655
公开日2009年10月14日 申请日期2009年2月19日 优先权日2008年4月7日
发明者陈南璋 申请人:联发科技股份有限公司