专利名称：印刷电路板的制作方法
技术领域：
本发明涉及一种印刷电路板(Printed Circuit Board, PCB),特别是经布线而 具有良好信号品质与较少电石兹干扰(Electromagnetic Interference, EMI)影响的印刷电^各板。
背景技术：
随着印刷电路板技术的迅速发展，电磁干扰问题的严重性增加。当半导体 装置具有更高运行速度及更高的器件密度时，噪声发生。因此，对于印刷电路 板的设计人员而言，电磁干扰问题已经成为越来越大的挑战。图la是例示现有技术中双层印刷电路板300的顶部局部示意图，其中显示 了电源面与信号面的布线。图lb与图lc是分别例示沿图la所示双层印刷电路 板300中线A-A，及线B-B，的剖面的示意图。现有技术中双层印刷电路板300具 有位于基板100的上表面102上的顶层(top layer),顶层是由阻焊层(solder mask layer)126覆盖。顶层包含电源路径(power trace)108a、 108b以及信号路径(signal tmce)l 12。现有技术中双层印刷电游4反300同样具有底层(bottom layer),此底层 由阻焊层130覆盖，阻焊层130包含位于基板100的下表面103上的接地面 (ground plane)140。为方便描述，阻焊层126未于图la中显示。电源路径108a 与108b用于传送电源，而信号路径112用于传送信号。如图la所示，大致沿第 二方向304的信号路径112构成相邻的电源路径108a与108b两者间的电源传送 障碍层(barrier),其中电源路径108a与108b大致沿第一方向302,且第一方向 302不平行于第二方向304。如图lb所示，为实现相邻的电源路径108a与108b 两者间的电源传送，在基板100的下表面103上形成导电层108c。通过穿过基 板100的插头(plug)134,导电层108c分别电性连接至电源路径108a与108b， 并且导电层108c是通过裂缝(split)150与接地面140隔离。如图la与图lc所示， 信号路径112直接越过导电层108c周围的裂缝150。但是，当沿信号路径112 传送信号(尤其是高速信号)时，高速信号的电流返回路径不但残留于信号路径 112之下，而且还直接沿信号路径112下的裂缝150沿伸。因此，越长的电流返回路径会导致更高的阻抗以及信号衰减问题。同样，沿着裂缝150的电流返回路径可能产生非期望的垂直于第一方向302与第二方 向304的磁场，而此非期望的磁场也会增加邻近信号路径的耦合系数(coupling coefficient)以及力口重电f兹干扰(electromagnetic interference, EMI)问题。虽然可利 用具有不同层将电源面、信号面及接地面隔离的多层印刷电路板来缓解上述问 题，但是增加印刷电路板的层数将会增加印刷电路板的制造成本。发明内容为了解决现有技术中存在的技术问题，本发明提供以下技术方案。本发明揭示一种印刷电路板，包含基板，具有第一表面与第二表面；接 地面，位于第二表面上；信号路径，沿第一方向位于第一表面上；至少两个电 源面，位于第一表面上，分别邻近于信号路径的相对侧且相互分离；以及导电 连接体，是沿第二方向耦接于电源面，横穿信号路径，且并不与信号路径电性 连接，其中信号路径不会直接通过接地面的任一裂缝。本发明揭示一种印刷电路板，包含基板；底层，包含位于基板的一侧上 的接地面，其中底层具有至少一裂缝；以及顶层，包含位于基板的一相对侧的 信号路径与相邻近的多个电源面，电源面是通过导电连接体横穿信号路径而相 耦接，导电连接体不与信号路径电性连接，且导电连接体不与信号路径共面， 其中信号路径不会直接通过底层的至少 一裂缝。本发明揭示一种印刷电路板，包含基板，具有第一表面与第二表面；接 地面，位于第二表面上；第一信号路径，沿第一方向位于第一表面上；第二信 号路径，位于第一表面上，是分成两个信号路径片段，分别邻近于第一信号路 径的相对侧；以及导电连接体，是沿第二方向耦接于第二信号路径的信号路径 片段，横穿第一信号路径且不与第一信号路径电性连接，其中第一信号路径不 直接通过接地面的任一裂缝。实施本发明揭示的印刷电路板可实现在不具备昂贵的多层印刷电路板的情 形下，在高信号频率区域中，仍具有良好信号品质与较少电磁干扰影响，并且 制造工艺简单，降低制造成本。
图la是例示现有技术中双层印刷电鴻_板的顶部局部示意图。图lb是例示沿图la所示双层印刷电路板中线A-A，的剖面的示意图。 图lc是例示沿图la所示双层印刷电路板中线B-B'的剖面的示意图。 图2a图示本发明第一实施例印刷电^各板的顶部局部示意图。 图2b是例示沿图2a所示本发明第一实施例印刷电路板中线A-A，的剖面的 示意图。图2c是例示沿本发明第二实施例印刷电路板中线A-A，的剖面的示意图。 图2d是例示沿信号路径传输方向的示意图。 图3a是例示本发明第三实施例印刷电路板的顶部局部示意图。 图3b是例示沿图3a所示本发明第三实施例印刷电路板中线A-A，的剖面的 示意图。图3c是例示沿本发明第四实施例印刷电路板中线A-A，的剖面的示意图。 图3d是例示沿信号路径的传输方向的剖面示意图。 图4是例示本发明另 一实施例印刷电路板的顶部局部示意图。 图5是例示本发明第六实施例印刷电路板的顶部局部示意图。 图6a是显示现有技术中两层印刷电路板中信号路径的信号插入损耗模拟结 果示意图。图6b是显示本发明一实施例印刷电路板中信号路径的信号插入损耗仿真结 果示意图。
具体实施方式
本发明说明书提供的实施例用于说明本发明不同实施方式的技术特征。其 中，实施例中的各组件的配置是为说明之用，并非用以限制本发明。本发明的 保护范围应当以权利要求书所要求的范围为准。在可能的情形下，将在附图及 实施方式中使用相同的标号用以指示同一部件。在说明书及权利要求书中使用了某些词汇来指称特定的组件。所属技术领 域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本 说明书及权利要求书并不以名称的差异作为区分组件的方式，而是以组件在功 能上的差异作为区分的基准。在通篇说明书及后续的权利要求中当中所提及的 "包含"为一开放式的用语，应解释成"包含但不限定于"。另外，"耦接"一 词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接 于第二装置，则代表第一装置可直接电气连接第二装置，或通过其它装置或连装置。图2a至图2c是例示本发明第一实施例印刷电鴻4!500a的示意图。其中图 2a图示本发明第一实施例印刷电路板500a的顶部局部示意图。在本实施例中， 印刷电路板500a包含适用于基于导线架(lead frame)的半导体封装芯片的两层印 刷电路板。印刷电路板500a具有一顶层与一底层，其中顶层包含电源面及信号 路径，底层包含接地面。印刷电路板500a包含基板200，基板200具有上表面 202与下表面203。顶层设置于上表面202之上且由阻焊层226覆盖(如图2b、 图2c与图2d所示)，上表面202包含信号路径212a至212g以及电源面208， 其中信号路径212a至212g均共面于电源面208。同样地，底层设置于基板200 的下表面203上且由阻焊层230所覆盖，下表面203包含接地面228。为了方便 说明，未在图2a中显示阻焊层226。多组金手指(fmger)204a至2041以及金手指 206a至2061均设置在基板200的上表面202之上。在一实施例中，金手指204a如控制器芯片封装体。半导体芯片封装体219装载于上表面202之上，并具有 多个引导线221分別连接至金手指204a至2041。同样地，金手指206a至2061 是用于另 一表面装载的基于导线架半导体芯片封装体的输入/输出连接，其中半 导体芯片封装体220可受控于连接至金手指204a至2041的半导体芯片封装体， 例如，存储器芯片封装体。半导体芯片封装体220装载于上表面202之上，并 具有多个引导线222分别连接至金手指206a至2061。金手指204a至2041中每 一者以及金手指206a至2061中每一者的功能均是预设的，这是因为连接半导体 芯片封装体219与220间的接脚(pin)分配完全符合必需的设计规范。对于半导体芯片封装体219的引导线221来说，例如，连接至金手指204b、 204e、 204f、 204h与204j的引导线221均被设定为用于电源传输，例如Vdd或 Vss。而其它连接至金手指204a、 204c、 204d、 204g、 204i、 204k与2041的引 导线221均被设定为用于信号传输。在一实施例中，半导体芯片封装体220，以 存储器芯片封装体为例说明，是通过半导体芯片封装体219(例如控制器芯片 封装体)来控制存储器芯片封装体。因此，半导体芯片封装体219的每一引导线 221分别与半导体芯片封装体220的每一引导线222具有对应关系。举例说明， 与金手指204a相连接的引导线221被指定为通过信号路径212a将第一类型信号 传送至与金手指206b相连接的引导线222。与金手指204c相连接的引导线221 被指定为通过信号路径212b将第二类型信号传送至与金手指206d相连导线222。与金手指204d相连接的引导线221被指定为通过信号路径212c将第 三类型信号传送至与金手指206e相连接的引导线222。与金手指204g相连接的 引导线221被指定为通过信号路径212d将第四类型信号传送至与金手指206i 相连接的引导线222。与金手指204i相连接的引导线221被指定为通过信号路 径212e将第五类型信号传送至与金手指206g相连接的引导线222。与金手指 204k相连接的引导线221被指定为通过信号路径212f将第六类型信号传送至与 金手指206k相连接的引导线222。与金手指2041相连接的引导线221被指定为 通过信号路径212g将第七类型信号传送至与金手指2061相连接的引导线222。 以上第一类型信号至第七类型信号可为彼此相同或不同的信号。同样地，与金 手指204b、 204e、 204f、 204h与204j相连接的引导线221是被指定为用于将电 源通过电源面208分别连接至与金手指206a、 206c、 206f、 206h与206j相连接 的引导线222。如图2a所示，大致沿第二方向504的信号路径212a构成相邻的金手指206a 与电源面208两者间的电源传输障碍层(barrier),其中电源面208大致是沿第一 方向502沿伸，且第一方向502不与第二方向504平行。同样地，大致沿第二 方向504的信号路径212g与信号路径212f构成相邻的金手指206h、 206j与电 源面208之间的电源传输障碍层，其中此电源面208大致是沿第一方向502,进 而导致产生前文所述的问题。为了解决以上问题，可将子电源面210与214设 置于基板200的上表面202上，并分别电性连接至金手指206a、 206h与206j。 大致沿第一方向502的导电连4妄体(conductive connection)216可通过子电源面 210与电源面208耦接至金手指206a,其中子电源面210与电源面208邻近于 信号路径212a的相对侧。导电连接体216横穿信号路径212a且不与信号路径 212a电性连接。同样地，如图2a所示，大致沿第一方向502的导电连接体218 可通过子电源面214与电源面208耦接至金手指206h与206j,其中子电源面214 与电源面208均邻近于信号路径212f及212g的相对侧。导电连接体218横穿信 号路径212f与212g且不与信号路径212f与212g电性连接。在一实施例中，导 电连接体216与218包含导线，表面装载装置包含多个0欧姆电阻器、母线(strap) 或跳线(jumper)。图2b是例示沿图2a所示本发明第一实施例印刷电路板500a 中线A-A，的剖面的示意图。说明本发明印刷电路板500a的导电连接体216a以 及导电连接体216b的不同实施例。如图2b所示，导电连接体216a(例如0欧 姆电阻器)被设置于信号路径212a、子电源面210与电源面208之上，并通过焊锡(solders)232a透过阻焊层226与子电源面210与电源面208的耦接。如图2b 所示，导电连接体216a可提供子电源面210与电源面208间的高电平互连，而 不与信号路径212a接触。图2c是例示沿本发明第二实施例印刷电路板中线A-A，的剖面的示意图。可 选地，导电连接体216a(例如跳线)被设置于信号路径212a、子电源面210与 电源面208之上。跳线穿过阻焊层226,与介层插孔(viaplugs)234以及突出于基 板200的下表面203,并耦接至子电源面210与电源面208。导电层229可形成 于基板200的下表面203上，其中导电层229中具有跳线的两端。在一实施例 中，导电层229与邻近的接地面228同时形成，通过蚀刻工艺产生的裂缝250a 将导电层229与接地面228彼此分离。如图2c所示，跳线也可提供子电源面210 与电源面208间的高电平互连，并不与信号路径212a接触。图2d是例示沿信号路径212a传输方向(例如第二方向504)的示意图。因 为没有电源传输路径占用直接位于信号路径212a下方的接地面228，信号路径 212a通过接地面228的区域不含任一裂缝。因此，可获得良好的信号品质与较 少的电磁干扰。类似于导电连接体216，导电连接体218可提供子电源面214与 电源面208间的高电平互连，并不与信号路径212f及212g接触。信号路径212f 及212g通过接地面228之区域不含任一裂缝。如图3a至图3d所示，在一可选实施方式中，本发明印刷电路板500b的导 电连接体216与218是设置于基板200的下表面203。图3a是例示本发明第三 实施例印刷电路板的顶部局部示意图。图3b是例示沿图3a所示本发明第三实 施例印刷电路板500b中线A-A，的剖面的示意图。分别显示本发明印刷电路板500b的导电连接体216c与216d的不同实施 方式。如图3b所示导电连接体216c，例如， 一被设置于下表面203的0欧姆电 阻器。0欧姆电阻器216c通过阻焊层230的焊锡232a耦接至子电源面210与电 源面208,导电层229与介层插孔234穿过基板200。导电层229形成于基板200 的下表面203,且位于介层插孔234与0欧姆电阻器之间。在一实施例中，导电 层229与邻近的接地面228同时成形，利用蚀刻工艺由裂缝250b将彼此分离。 如图3b所示，0欧姆电阻器216c可提供子电源面210与电源面208间的低电平 互连，并不与信号i 各径212a接触。图3c是例示沿本发明第四实施例印刷电路板中点划线A-A，的剖面的示意 图。可选地，导电连接体216d(例如跳线216d)，设置于下表面203下方。跳线216d耦接至子电源面210与电源面208。接地面228具有裂缝250c ，用以利用 蚀刻工艺进行跳线216d、子电源面210与电源面208之间的连4妻，而不与接地 面228连接。焊锡232b成形于下表面203的裂缝250c中。跳线216d插入至焊 锡232b及介层插孔234并穿过基板200，突出于基外反200的上表面202。如图 3c所示，跳线216d可提供子电源面210与电源面208间的低位准互连，并不与 信号路径212a接触。图3d是例示沿信号路径212a的传输方向(例如第二方向504)的剖面示意 图。因为没有电源传输路径直接占用直接位于信号路径212a下方的接地面228， 信号路径212a通过接地面228的区域不含任一裂缝，因此可获得良好的信号品 质与较少的电磁干扰。类似于导电连接体216，导电连接体218可提供子电源面 214与电源面208间的低电平互连，并不与信号路径212f及212g接触。信号路 径212f及212g可直接通过接地面228的区域不含任一裂缝。图4是例示本发明另 一实施例印刷电路板500c的顶部局部示意图。在本实 施例中，印刷电路板500c包含用于球形阵列(ball grid array)封装半导体芯片的两 层印刷电路板，其中印刷电路板500c具有一顶层与一底层，其中顶层包含电源 面及信号路径；底层包含接地面。印刷电路板500c具有含焊垫(pad)区域262， 焊垫区域262包含多个球形焊垫(ball pad)260a至260x。焊垫260a至260x是用 于印刷电路板500c与承载球形阵列半导体芯片封装体(未显示)间的输入/输出连 接。由于承载的球形阵列半导体芯片封装体的接脚(pin)分配必须完全符合设计 规范，焊垫260a至260y中每一者的功能是预设。在本实施例中，焊垫260b、 260d、 260g、 260h、 260i、 2601、 260m、 260n、 260o、 260p、 260q、 260r、 260t、 260v以及260x被指定用于传输信号。焊垫260a、 260c、 260e、 260f、 260j、 260s、 260u以及260w被指定用于传输电源。顶层被设置于上表面202上，上表面202 包括信号路径264a至264p以及电源面208。设置于基板200的上表面202上的 信号路径264a至264p分别用于焊垫260b、 260d、 260g、 260h、 260i、 260k、 2601、 260m、 260n、 260o、 260p、 260q、 260r、 260s、 260t、 260v以及260x的 不同信号的传送。设置于基板200的上表面202的电源面208是用于焊垫260a、 260c、 260e、 260f、 260j、 260s、 260u以及260w的电源传送。本发明一实施例导电连接体同样可用于电源面208与焊垫260s、 260u以及 260w之间的电源传输，如图4所示，导电连接体316大致是沿第一方向502耦 4妄电源面208与子电源面310。子电源面310耦4妻至焊垫260s与焊垫260u。电源面208与子电源面310邻近于信号路径264h至264p的相对侧。导电连接体 316横穿信号路径264h至264p且不与信号路径264h至264p电性连接，信号路 径264h至264p大致是沿第二方向504,第二方向504不平行于第一方向502。 同样地，为了电源面208与焊垫260w之间的电源传输，导电连接体318大致沿 第二方向504耦接子电源面310与子电源面314，其中子电源面310耦接至电源 面208,子电源面314连接至焊垫260w。导电连接体318横穿信号路径264h至 264k且不与信号路径264h至264k电性连接。其中信号路径264h至264p大致 是沿第一方向502，第一方向502不平行于第二方向504。在本发明一实施例中， 导电连接体316或导电连接体318可不共面于信号路径及电源面。类似于图2a 至图2d以及图3a至图3d所示的导电连接体216或导电连接体218,导电连接 体316或导电连接体318可提供预设的焊垫与电源面间的高/低电平互连，且不 与邻近的信号路径接触。以上所述的导电连接体可改善印刷电路板500c的用电 效能，例如，具有良好信号品质与较少电磁干扰影响。同样地，如图4所示，大致沿第一方向502的子电源面314是构成邻近的 信号路径2641与焊垫260k两者间的信号传输障碍层。类似地，本发明实施例中 导电连接体264q同样可用于信号路径2641与焊垫260k之间的信号传输。另外， 为了方便设置导电连接体，例如，介层插孔266与268可钻穿基板200，其中介 层插孔266电性连接至信号路径2641,以及介层插孔268通过子信号路径264r 电性连接至焊垫260k。如图4所示，实质上，信号路径2641与子信号路径264r 均邻近于子电源面314的同一侧。在底层上的导电连接体264q大致沿第一方向 502通过子信号路径264r耦接至信号路径2641与焊盘260k，其中导电连接体 264q连接介层插孔266与介层插孔268。导电连接体264q横穿大致沿第二方向 504的导电连接体318，第二方向504不与第一方向502平行。导电连接体264q 不与信号路径2641电性连接。在本发明一实施例中，导电连接体264q可不与信 号路径及电源面共面。如图4所示，导电连接体264q可设置于基板200的下表 面(未显示)的下方。可选地，导电连接体264q可被设置于基板200的上表面202 上方。类似于图2a至图2d以及图3a至图3d所示的导电连接体216或导电连接 体218,导电连接体264q可提供预设的焊垫与信号路径间的低Z高电平互连，并 不与邻近的信号路径接触。于一实施例中，导电连接体264q包含跳线、O欧姆 电阻器或母线。以上所述的导电连接体可改善印刷电路板500c的用电效能，例 如，具有良好信号品质与较少电磁干扰影响。另外，为方便布线，例如，为建立参考电压Vref(未显示)与悍垫260j间的 电性连接，可通过利用蚀刻工艺在基板200的下表面(未显示)上图案化一接地面 (未显示)来形成另一个导电路径270,以形成围绕导电路径270的裂缝(未显示)， 其中裂缝用于将导电路径270与邻近的接地面彼此分离。导电路径270连接至 参考电压Vref与焊垫260j。因为电源面208所承载的是稳定电压，而非为一信 号，电源面208经过导电路径270周围的任一裂缝是被允许的。图5是例示本发明第六实施例印刷电路板500d的顶部局部示意图。可选地， 导电连接体同样可用于路径调换(trace swapping),例如，信号路径调换。如图5 所示，引导线321、 322与金手指连接。信号路径312d可作为半导体芯片封装 体319与320之间的信号连接(signal connections)。基板200的上表面202上的 信号路径312e是连接至半导体芯片封装体319的金手指304i与半导体芯片封装 体320的金手指306g。大致沿第二方向504的信号路径312e构成半导体芯片封 装体319的金手指304j与半导体芯片封装体320的金手指306i之间的信号传输 障碍层。为了方便信号路径布线，两个信号路径片段312d与312f以及导电连接 体350可用于金手指304j与金手指306i之间的信号传输。两个信号路径片段 312d与312f是被设置于上表面202上，并且分别邻近于信号路径312e的相对 侧。导电连接体350沿第一方向502耦接至信号路径的信号路径片段312d与 312f。导电连接体350可实现信号路径片段312d至信号路径片段312f的路径调 换，横穿信号路径312e且不与信号路径312e电性连接。同样地，信号路径312e 也不直接通过基板200的下表面上接地面(未显示)的任一裂缝(未显示)。在一实 施例中，导电连接体350可包含跳线、O欧姆电阻器或母线。以上所述的导电连 接体350可改善印刷电路板500d的用电效能，例如，具有良好信号品质与较少 电^f兹干扰影响。图6a是显示现有技术中两层印刷电路板中信号路径的信号插入损耗 (insertion loss)模拟结果示意图。图6b是显示本发明一实施例印刷电路板中信号 路径的信号插入损耗仿真结果示意图。利用Ansoft公司提供的电磁场全波分析 软件分别评估现有技术的印刷电路板及本发明实施例的印刷电路板中信号路径 的信号插入损耗。如图6a所示，显示现有技术中印刷电路板中两种信号路径对 应的曲线401a、 402a。现有对支术中印刷电路板中两种信号路径正下方的4妻地面 有裂缝，曲线401a、 402a显示在高信号频率区域(MGHz)中明显的信号插入损 耗。例如，大致在lGHz的信号频率时，曲线401a、402a是分别显示大致为-3.8dB与-4.3dB的信号插入损耗。如图6b所示，曲线401b、 402b是分别显示如同图 6a所示的两种信号路径，其信号路径下方的接地面没有裂缝。然而，图6b所示 本发明实施例印刷电路板的信号路径显示了在高信号频率区域(〉lGHz)中较少 的信号插入损耗。例如，大致于lGHz的信号频率时，曲线401b、 402b是分别 显示大致为-2.4dB与-3.6dB的信号插入损耗。通过比较曲线401a与曲线401b， 本发明实施例的一印刷电路板的信号路径在大约lGHz信号频率处呈现1.4dB的 改良。而通过比较曲线402a与曲线402b，本发明实施例的印刷电路板的另一信 号路径在大约1GHz信号频率处呈现0.7dB的改良。以上结果显示，直接通过完 整接地面的信号路径具有较少信号插入损耗，特别是处于高信号频率(》GHz) 区域。以下将描述本发明实施例印刷电路板的优点，在本发明实施例揭示的印刷 电路板中，当 一信号路径构成邻近的大致沿不平行于信号路径的方向的电源面 间的一电源传送障碍层时，导电连接体用于耦接电源面或电源路径，橫穿信号 路径且不与信号路径电性连接。导电连接体可提供电源面或电源路径之间的高/ 低电平互连，且不与邻近的信号路径接触。因为没有电源传输路径占用位于信 号路径下方的接地面，因此，邻近的信号路径可直接通过接地面的区域不含任 一裂缝。另外，导电连接体可包含低成本的导线或者表面装载装置包含导线、0 欧姆电阻器、母线及跳线。以上所述的导电连接体可改善两层印刷电赠^板的用 电效能，例如，在不具备昂贵的多层印刷电路板的情形下，在高信号频率区域 中，仍具有良好信号品质与较少电磁干扰影响。本发明实施例揭示的印刷电路 板制造工艺筒单，进而降低了制造成本。已参照较佳实施例在上文对本发明进行详细说明。然而，本技术领域中技 术人员应了解，本发明要求保护的范围并不限于所揭露较佳实施例。相反地， 其涵盖权利要求书所定义的范围内的不同修改与均等例。应给予权利要求最宽 广的阐释，以包含所有的修改与均等的安排。
权利要求
1.一种印刷电路板，包含基板，具有第一表面与第二表面；接地面，位于所述第二表面上；信号路径，沿第一方向位于所述第一表面上；至少两个电源面，位于所述第一表面上，分别邻近于所述信号路径的相对侧且相互分离；以及导电连接体，沿第二方向耦接于所述电源面，横穿所述信号路径，且并不与所述信号路径电性连接，其中所述信号路径不会直接通过所述接地面的任一裂缝。
2. 如权利要求1所述的印刷电路板，其特征在于，所述第一方向不平行于 第二方向。
3. 如权利要求1所述的印刷电路板，其特征在于，所述导电连接体包含多 个表面装载装置。
4. 如权利要求3所述的印刷电路板，其特征在于，所述表面装载装置包含 导线、0欧姆电阻器、母线及跳线。
5. 如权利要求1所述的印刷电路板，其特征在于，所述导电连接体位于所 述电源面的正上方或位于所述接地面的正上方。
6. 如权利要求1所述的印刷电路板，其特征在于，还包含至少两个介层插 孔穿过所述基板，其中所述介层插孔的每一者是电性连接至所述电源面中的一 者与所述导电连接体。
7. 如权利要求1所述的印刷电路板，其特征在于，所述导电连接体不与所 述信号路径或所述电源面共面。
8. 如权利要求1所述的印刷电路板，其特征在于，所述信号路径与所述电 源面共面。
9. 如权利要求1所述的印刷电路板，其特征在于，所述信号路径与所述电 源面分别电性连接至所述基板的所述第一表面上所装载的半导体芯片封装体。
10. 如权利要求4所述的印刷电路板，其特征在于，所述表面装载装置是以 串耳关或并联方式装载。
11. 一种印刷电路板，包含 基板；底层，包含位于所述基板的一侧上的接地面，其中所述底层具有至少一裂 缝；以及顶层，包含位于所述基板的一相对侧的信号路径与相邻近的多个电源面， 所述电源面是通过导电连接体横穿所述信号路径而相耦接，所述导电连接体不 与所述信号路径电性连接，且所述导电连接体不与所述信号路径共面，其中所 述信号路径不会直接通过所述底层的所述至少一裂缝。
12. 如权利要求11所述的印刷电路板，其特征在于，所述电源面是沿一方 向，所述方向不平行于所述信号路径所沿的方向。
13. 如权利要求11所述的印刷电路板，其特征在于，所述导电连接体包含 多个表面装载装置。
14. 如权利要求14所述的印刷电路板，其特征在于，所述表面装载装置包 含导线、0欧姆电阻器、母线及跳线。
15. 如权利要求11所述的印刷电路板，其特征在于，所述导电连接体是位 于所述顶层或底层的正上方。
16. 如权利要求11所述的印刷电路板，其特征在于，还包含至少两个贯穿 所述基板的介层插孔贯穿所述基板，其中所述介层插孔的每一者是电性连接至 所述电源面中的一者与所述导电连接体。
17. 如权利要求11所述的印刷电路板，其特征在于，所述信号路径与所述 电源面共面。
18. 如权利要求11所述的印刷电路板，其特征在于，所述信号路径与所述
19. 如权利要求14所述的印刷电路板，其特征在于，所述表面装载装置是 以串联或并联方式装载。
20. —种印刷电^各板，包含 基板，具有第一表面与第二表面； 接地面，位于所述第二表面上； 第一信号路径，沿第一方向位于所述第一表面上；第二信号路径，位于所述第一表面上，分成两个信号路径片段，分别邻近 于所述第一信号路径的相对侧；以及导电连接体，沿第二方向耦接于所述第二信号路径的所述信号路径片段， 横穿所述第一信号路径且不与所述第一信号路径电性连接，其中所述第一信号 路径不直接通过所述接地面的任一裂缝。
21. 如权利要求20所述的印刷电路板，其特征在于，所述第一方向不平行 于第二方向。
22. 如权利要求20所述的印刷电路板，其特征在于，所述导电连接体包含 多个表面装载装置。
23. 如权利要求22所述的印刷电路板，其特征在于，所述表面装载装置包 含导线、0欧姆电阻器、母线及跳线。
24. 如权利要求23所述的印刷电路板，其特征在于，所述表面装载装置是 以串联或并耳关方式装载。
全文摘要
本发明涉及印刷电路板，所述印刷电路板包含基板，具有第一表面与第二表面；接地面，位于第二表面上；信号路径，沿第一方向位于第一表面上；至少两个电源面，位于第一表面上，分别邻近于信号路径的相对侧且相互分离；以及导电连接体，是沿第二方向耦接于电源面，横穿信号路径，且并不与信号路径电性连接，其中信号路径不会直接通过接地面的任一裂缝。实施本发明揭示的印刷电路板可实现在不具备昂贵的多层印刷电路板的情形下，在高信号频率区域中，仍具有良好信号品质与较少电磁干扰影响，并且制造工艺简单，降低制造成本。
文档编号H05K1/02GK101557677SQ20091000911
公开日2009年10月14日 申请日期2009年2月18日 优先权日2008年4月7日
发明者林泓均, 陈南璋 申请人:联发科技股份有限公司