用于高速板上电路板测试、确认及验证的集成电路组合的制作方法
【专利摘要】一种用于高速板上电路板测试、确认及验证的集成电路组合，包括一主板单元、一子板单元及一集成电路装置，该主板单元固设且电连接于一外部电路板，该子板单元设置于且可分离地连接于该主板单元，该集成电路装置固设且电连接于该子板单元。当该子板单元连接于该主板单元，该集成电路装置经由该主板单元及该子板单元电连接于该外部电路板。本发明使得该外部电路板与各种不同的集成电路装置的相容性测试易于进行，从而能有效改善测试的便利性及成本，且易于更换故障的集成电路装置。
【专利说明】用于高速板上电路板测试、确认及验证的集成电路组合
【技术领域】
[0001]本发明涉及一种集成电路装置，特别是涉及一种集成电路组合(Integrated circuit assembly)。
【背景技术】
[0002]现有个人计算机的动态随机存取存储器集成电路(DRAM ICs)是通过焊接的方式 设置于主机板上。若焊接于主机板上的任何一个DRAM IC发生故障，整个主机板必须由个人 计算机拆下以更换发生故障的DRAM 1C。在这种情形下，该个人计算机于维修期间将无法使 用，造成使用上的不便，再者，维修者须通过解焊的方式方能将故障的DRAM IC自主机板上 移除，对维修者而言相当耗时及费工。此外，于个人计算机出场前的测试验证阶段，若计算 机供应商欲测试主机板对不同厂牌、型号的DRAM IC的相容性，需通过反复焊接、解焊的过 程将多种DRAM IC设置于同一主机板上以进行测试，该反复焊接、解焊的过程对测试者而言 相当耗时且费工，且容易对主机板产生损害。另一个方式是将多种DRAM IC分别焊接于多个 主机板上以分别进行测试，但由于需要多个主机板的缘故，此方法将导致测试的成本提高。 一种存储器模块被用于克服此缺点。该存储器模块包括一印刷电路板及多个固设于该印刷 电路板并用于分别安装所述DRAM ICs的存储器插座(Memory-mounting socket), DRAM IC 设置于具有接脚的基板，并通过基板的接脚插接于存储器插座而设置于该印刷电路板。然 而，这种使用存储器插座的结构具有相当大的厚度，特别是双列直插式封装(dual in-line package ;DIP)存储器。举例来说，安装于一 DDR3存储器模块且使用CK1G08D3模型的存储 器插座，其厚度高达18_。因此，此种存储器插座无法应用于小尺寸的计算机设备。
【发明内容】
[0003]本发明的目的在于提供一种能克服前述先前技术缺点的集成电路组合。
[0004]本发明集成电路组合，适于安装于一外部电路板，该外部电路板形成有多个电气 接点，该集成电路组合包含一主板单元、一子板单元及一集成电路装置。
[0005]该主板单元包括一主电路板及一主连接器单元。该主电路板具有相对的一安装侧 表面及一连接侧表面，该主电路板的该安装侧表面形成有多个分别对应且分别电连接于该 外部电路板的所述电气接点的电气接点。该主连接器单元固设于该主电路板的该连接侧表 面，并具有多个第一导电端子，所述第一导电端子分别对应且分别电连接于该主电路板的 该安装侧表面上的所述电气接点。
[0006]该子板单元包括一子电路板及一子连接器单元。该子电路板具有相对的一安装侧 表面及一连接侧表面，该子电路板的该安装侧表面形成有多个分别对应该主电路板的该安 装侧表面上的所述电气接点的电气接点。该子连接器单元固设于该子电路板的该连接侧表 面，且可分离地耦接于该主连接器单元，该子连接器单元具有多个第二导电端子，所述第二 导电端子分别对应且分别电连接于该子电路板的该安装侧表面上的所述电气接点，当该子 连接器单元耦接于该主连接器单元时，该子连接器单元的所述第二导电端子分别电连接于该主连接器单元的所述第一导电端子。
[0007]该集成电路装置固设于该子电路板的该安装侧表面上，且具有多个分别电连接于 该子电路板的该安装侧表面上的所述电气接点的电气接点，使得该集成电路装置通过该子 板单元及该主板单元电连接于该外部电路板。
[0008]本发明的有益效果在于:通过该主板单元及该子板单元，该集成电路装置易于安 装该外部电路板或与该外部电路板分离，因而使该外部电路板与各种不同的集成电路装置 的相容性测试易于进行，从而有效改善测试的便利性及成本。再者，通过该主板单元及该子 板单元能易于更换故障的集成电路装置。此外，该主板单元及该子板单元较【背景技术】段落 所述一般存储器插座的结构的厚度减少甚多，因此本发明能应用于小尺寸的手持式计算机 设备。
【专利附图】
【附图说明】
[0009]图1是本发明集成电路组合的第一较佳实施例安装于一外部电路板上的一侧视 图。
[0010]图2是该第一较佳实施例的一分解侧视图。
[0011]图3是该第一较佳实施例的一主板单元的一俯视图。
[0012]图4是该第一较佳实施例的该主板单元的一仰视图。
[0013]图5是该第一较佳实施例的一子板单元的一俯视图。
[0014]图6是该第一较佳实施例的该子板单元的一仰视图。
[0015]图7是本发明集成电路组合的第二较佳实施例安装于一外部电路板上的一侧视 图。
[0016]图8是该第二较佳实施例的一子板单元的一俯视图。
【具体实施方式】
[0017]下面结合附图及实施例对本发明进行详细说明。
[0018]在本发明被详细描述之前，要注意的是，在以下的说明内容中，类似的器件以相同 的编号来表不。
[0019]参阅图1与图2，本发明的集成电路组合100的第一较佳实施例包含一主板单元
1、一子板单元2及一集成电路装置3。集成电路组合100适于安装于一外部电路板200。 外部电路板200 (例如电子设备的主机板)形成有多个电气接点201 (见图1)。在本实施例 中，外部电路板200上的电气接点201用于供一 DRAM IC安装，但不以此为限。
[0020]参阅图3及图4，主板单元I包括一主电路板11及一主连接器单元。
[0021]主电路板11具有相对的一安装侧表面111及一连接侧表面112。主电路板11的 安装侧表面111以焊球(solder ball)的形式形成有多个分别对应外部电路板200的所述 电气接点201的电气接点113 (见图4)。主电路板11的安装侧表面111上的所述电气接 点113通过表面焊接(surface-mount soldering)分别电连接于外部电路板200的所述电 气接点201，使主电路板11被焊接于外部电路板200表面(见图1)。
[0022]主连接器单元固设于主电路板11的连接侧表面112，并具有多个第一导电端子
14。所述第一导电端子14分别对应于主电路板11的安装侧表面上111的所述电气接点113，且通过一形成于主电路板11上的印刷电路(图未示)分别电连接于所述电气接点113。 在本实施例中，主连接器单元包括一第一连接器12及一第二连接器13。第一连接器12具有 一插座本体120(见图2)。如图3所示，插座本体120上安装有半数的第一导电端子14，且 前述的每一第一导电端子14具有一安装于主电路板11的连接侧表面112上并设于插座本 体120外部的第一端、一相对于该第一端且设于插座本体120内并安装于主电路板11的连 接侧表面112上的第二端、及一连接该第一端与该第二端并沿插座本体120延伸的倒U形 部。该第二连接器13具有一插头本体130 (见图2)。如图3所示，插头本体130上安装有 所述其余第一导电端子14,且前述的每一第一导电端子14具有一安装于主电路板11的连 接侧表面112上并设于插头本体130外部的第一端、一远离主电路板11的连接侧表面112 并安装于插头本体130的一自由侧上的第二端、及一连接该第一端与该第二端并沿插头本 体130延伸的中间部。
[0023]参阅图5及图6，子板单元2包括一子电路板21及一子连接器单元。
[0024]子电路板21具有相对的一安装侧表面211及一连接侧表面212。子电路板21的 安装侧表面211以焊球的形式形成有多个电气接点213。如图5所示，子电路板21的安装 侧表面211上的所述电气接点213分别对应主电路板11的安装侧表面111上的所述电气 接点113。
[0025]子连接器单元固设于子电路板21的连接侧表面212，且可分离地耦接于主板单元 I的主连接器单元。子连接器单元具有多个第二导电端子24。所述第二导电端子24分别 对应于子电路板21的安装侧表面211上的所述电气接点213，且通过一形成于子电路板21 上的印刷电路(图未示)分别电连接于所述电气接点213。因此，当子连接器单元耦接于该 主连接器单元时，子连接器单元的所述第二导电端子24分别电连接于该主连接器单元的 所述第一导电端子14。在本实施例中，子连接器单元包括一对应主板单元I的第一连接器 12的第三连接器22及一对应第二连接器13的第四连接器23。如图6所示，第三连接器22 具有一插头本体220 (见图2)。插头本体220上安装有半数的第二导电端子24，且前述的 每一第二导电端子24具有一安装于子电路板21的连接侧表面212上并设于插头本体220 外部的第一端、一远离子电路板21的连接侧表面212并安装于插头本体220的一自由侧上 的第二端，及一连接该第一端与该第二端并沿插头本体220延伸的中间部。第四连接器23 具有一插座本体230 (见图2)。如图6所示，插座本体230上安装有所述其余的第二导电 端子24，且前述的每一第二导电端子24具有一安装于子电路板21的连接侧表面212上并 设于插座本体230外部的第一端、一相对于该第一端且设于插座本体230内并安装于子电 路板21的连接侧表面212上的第二端，及一连接该第一端与该第二端并沿插座本体230延 伸的U形部。
[0026]当子连接器单元耦接于主连接器单元，第一连接器12及第二连接器13分别耦接 于第三连接器22及第四连接器23。在这种情形下，第三连接器22的插头本体220插接于 第一连接器12的插座本体120，使得第三连接器22的插头本体220上的所述第二导电端子 24分别电连接于第一连接器12的插座本体120上的所述第一导电端子14。第四连接器23 的插座本体230可供第二连接器13的插头本体130插接，使得第四连接器23的插座本体 230上的所述第二导电端子24分别电连接于第二连接器13的插头本体130上的所述第一 导电端子14。[0027]集成电路装置3固设于子电路板21的安装侧表面211上，且具有多个电气接点 31，所述电气接点31通过表面焊接分别电连接于子电路板21的安装侧表面211上的所述 电气接点213，使得集成电路装置3被焊接于子电路板21的安装侧表面211 (见图1)。因 此，集成电路装置3通过子板单元及主板单元电连接于外部电路板200。在本实施例中，集 成电路装置3、主电路板11及子电路板21具有相同的长度及宽度。此外，集成电路装置3 为一 DRAM。集成电路装置3也可以为一 RAM，例如移动存储器(mobile RAM)、视频随机存 取存储器(VRAM),闪存(Flash Memory,如 NOR Flash 及 NAND Flash 等)或显存(graphics RAM)。在另一实施态样中，集成电路装置3可以为一控制集成电路。
[0028]通过本发明的结构设计，子板单元2及集成电路装置3的组合易于与主板单元I 分离，因而使各种安装于对应的子板单元2的集成电路装置3的测试易于进行，于测试时， 测试者仅需要于单一的外部电路板200上焊接主板单元1，并将多种待测集成电路装置3分 别焊接于多个子板单元2上，且通过先后将各子板单元2插接于主板单元I并将各子板单 元2自主板单元I拔除的更换方式，测试者能便利地通过单一外部电路板200测试多种集 成电路装置3，且不对各种集成电路装置3及外部电路板200产生损害，从而有效改善测试 的便利性及成本。此外，于集成电路装置3故障时，仅需将子板单元2自主板单元I拔除，并 将替换的子板单元2连同替换的集成电路装置3插接于原主板单元1，即完成更换的作业， 从而有效提升了维修的便利性。再者，由于集成电路装置3及主电路板11具有相同的长度 及宽度，本发明的集成电路组合100适于安装于外部电路板200上有限的安装区域而不需 重新配置电气接点201 (即无须重新设计外部电路板200的布局)，因此减少了一次性工程 费用(Non-Recurring Engineering Expense),降低了设计及生产的成本。又，主板单元I 与子板单元2的子电路板21组合后的厚度介于2.45mm与3.25mm间。所以集成电路组合 100能被设计成厚度为4.35mm，较【背景技术】段落所述一般存储器插座的结构的厚度减少甚 多。因此本发明的集成电路装置100能应用于小尺寸的手持式计算机设备，例如平板计算 机、超轻薄笔电(ultrabook)、手持式计算机、个人数位助理(PDA)。当然，本发明同样适用 于固态硬盘(solid-state drives)、智能型电视、数字机顶盒(digital set-top boxes)、 图形控制板(graphics controller board)、手持式装置或行动装置DRAM (Mobile DRAM) 等电子装置。另外，通过主连接器单元及子连接器单元，集成电路装置100能在减少损失的 情况下(损失低于12%)达成外部电路板200与集成电路装置3间的高速信号传输。
[0029]图7绘示本发明集成电路组合的第二较佳实施例。与第一较佳实施例不同的是， 子板单元2的子电路板21的宽度大于主板单元I的主电路板11及集成电路装置3的宽度 (见图7)。
[0030]参阅图8，在本实施例中，子电路板21的安装侧表面211具有一由二相对侧区域 2111组成的外露部。此外，子板单元2的子电路板21形成有多个外露的测试接点214。测 试接点214形成于安装侧表面211的外露部，如相对侧区域2111。所述测试接点214分别 对应子电路板21的安装侧表面211上的所述电气接点213，且通过形成于子电路板21上 的印刷电路(图未示)分别电连接于所述电气接点213。值得一提的是，借由外露的测试接 点214，于进行测试时无须通过探针侦测集成电路装置3的信号，相反地，仅须将测试设备 电连接于测试接点214即可侦测集成电路装置3的信号，从而能提升测试集成电路装置3 的便利性。[0031]以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本 项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因 此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
【权利要求】
1.一种集成电路组合，适于安装于一外部电路板，该外部电路板形成有多个电气接点； 其特征在于:该集成电路组合包含:一主板单元，包括:一主电路板，具有相对的一安装侧表面及一连接侧表面，该主电路板的该安装侧表面形成有多个分别对应且分别电连接于该外部电路板的所述电气接点的电气接点，及一主连接器单元，固设于该主电路板的该连接侧表面，并具有多个第一导电端子，所述第一导电端子分别对应且分别电连接于该主电路板的该安装侧表面上的所述电气接点；一子板单元，包括:一子电路板，具有相对的一安装侧表面及一连接侧表面，该子电路板的该安装侧表面形成有多个分别对应该主电路板的该安装侧表面上的所述电气接点的电气接点，及一子连接器单元，固设于该子电路板的该连接侧表面，且可分离地耦接于该主连接器单元，该子连接器单元具有多个第二导电端子，所述第二导电端子分别对应且分别电连接于该子电路板的该安装侧表面上的所述电气接点，当该子连接器单元耦接于该主连接器单元时，该子连接器单元的所述第二导电端子分别电连接于该主连接器单元的所述第一导电端子；及一集成电路装置，固设于该子电路板的该安装侧表面上，且具有多个分别电连接于该子电路板的该安装侧表面上的所述电气接点的电气接点，使得该集成电路装置通过该子板单元及该主板单元电连接于该外部电路板。
2.如权利要求1所述的集成电路组合，其特征在于:该集成电路装置、该主电路板及该子电路板具有相同的长度及宽度。
3.如权利要求1所述的集成电路组合，其特征在于:该主板单元的该主连接器单元包括一第一连接器及一第二连接器，该第一连接器上安装有部分第一导电端子，该第二连接器上安装有其余第一导电端子，该子板单元的该子连接器单元包括一第三连接器及一第四连接器，该第三连接器对应于该第一连接器，且该第三连接器上安装有对应所述部分第一导电端子的部分第二导电端子，该第四连接器对应于该第二连接器，且该第四连接器上安装有对应所述其余第一导电端子的其余第二导电端子，当该子连接器单元耦接于该主连接器单元时，该第一连接器及该第二连接器分别耦接于该第三连接器及该第四连接器。
4.如权利要求3所述的集成电路组合，其特征在于:该集成电路装置为一随机存取存储器。
5.如权利要求4所述的集成电路组合，其特征在于:该集成电路装置为一动态随机存取存储器。
6.如权利要求3所述的集成电路组合，其特征在于:该集成电路装置为一与非门闪存。
7.如权利要求3所述的集成电路组合，其特征在于:该第一连接器具有一插座本体，该插座本体上安装有所述部分第一导电端子，该第二连接器具有一插头本体，该插头本体上安装有所述其余第一导电端子，该第三连接器具有一插头本体，该插头本体上安装有所述部分第二导电端子，且当该第三连接器耦接于该第一连接器时，该第三连接器的该插头本体插接于该第一连接器的该插座本体，该第四连接器具有一插座本体，该插座 本体上安装有所述其余第二导电端子，且当该第四连接器耦接于该第二连接器时，该第四连接器的该插座本体能够供该第二连接器的该插头本体插接。
8.如权利要求1所述的集成电路组合，其特征在于:该主板单元与该子板单元的该子电路板组合后的厚度介于2.45mm与3.25mm间。
9.如权利要求1所述的集成电路组合，其特征在于:该子板单元的该子电路板的长度大于该主板单元的该主电路板或该集成电路装置的长度，或者，该子板单元的该子电路板的宽度大于该主板单元的该主电路板或该集成电路装置的宽度，该子板单元的该子电路板形成有多个外露的测试接点，所述测试接点分别对应且分别电连接于该子电路板的该安装侧表面上的所述电气接点。
10.如权利要求9所述的集成电路组合，其特征在于:该子板单元的该子电路板的该安装侧表面具有一供所述测试接点设于其上的外露部。`
【文档编号】H05K1/18GK103596364SQ201210413456
【公开日】2014年2月19日 申请日期:2012年10月25日 优先权日:2012年8月16日
【发明者】林熙方 申请人:优力勤股份有限公司