可变电容电路的制作方法

专利名称：可变电容电路的制作方法
技术领域：
本发明涉及可变电容电路。
背景技术：
电子调谐类型的调谐电路(谐振电路)经常使用可变电容二极管。然而，
在使用可变电容二极管的地方，因为需要高偏压，所以例如，提出了如图9 所示的这种可变电容电路。
具体地说，在该电路中，当数字数据的位bi (1 = 0到n)具有"H"电平 时，因为相应的MOS-FET (Qi)导通，所以串联连接至FET ( Qi)的电容器 Ci连接在端子Tl和另一端子T0之间。然而，当位bi具有"L"电平时，因 为相应的FET (Qi)截止，所以电容器Ci不连接。
相应地，如果电容器Ci被设置为
Ci = C0x2的第(n+l )次幂 那么在端子T1和端子T0之间的电容CVR可以在等于2的第(n+l)次幂的 多个值当中改变，关于位bO到bn的电平，其改变的步长为在
CVR = 0和C0x( 2的第(n+l )次幂-1 )
之间的值co。
具体地说，图9的电路A被表示为如图9的B所示的等效电路，且是其 电容可随着位bO到bn而改变的可变电容电路。应当注意，在图9的B中， 电阻r是FET (Qi)的导通电阻，且电容CS是浮置电容。
同时，还提出如图10所示的电路为可变电容电路。具体地说，在图10 的电路中，通过上拉电阻器Ri将偏压+VDD提供给FET(Qi)的漏极。并且， 也在该电路中，因为FET (Qi)随着数字数据的位bi导通和截止，所以以与 图9的电路A类似地进行控制，可以在端子Tl和端子TO之间获得可变电容 CVR。
并且，因为可变电容电路在可变电容二极管的情况下不需要这种高偏压， 所以它们在集成方面是有利的(日本专利特开No. 2005-287009的政府/>报，日本专利特开No. 2006-080620的政府公才艮)。
然而，在图9的A中所示的可变电容电路中，来源于如图9的C所示的 FET(Qi)的结构在漏极和后栅极之间产生寄生二极管DPR,且该寄生二才及管 DPR和原始电容器Ci的串联电路连接在端子Tl和端子TO之间。
当FET(Qi)导通时，寄生二极管DPR不是很重要，因为其由FET(Qi) 的导通电阻r旁i 各。
然而，当FET(Qi)截止时，如果在端子T1和端子TO之间提供的输入 信号的幅度超过0.5Vp，那么寄生二极管DPR导通，且由寄生二极管DPR对 输入信号整流。因此，在FET(Qi)的漏极和源极之间出现dc电位差。并且， dc电位差根据输入信号的幅度而改变。 .
结果，寄生二极管DPR的等效电容根据输入信号而改变，并且在这时， 因为寄生二极管DPR通过电容器Ci连接到端子Tl，所以在端子T1和端子 TO之间的总电容CVR响应于输入信号而改变。
进一步地，即使不施加如上所述的高输入信号，因为在寄生二极管DPR 两端施加的dc电位差是0 V,所以寄生二极管CPR的结电容比较地高。并且， 将信号电压(输入信号)通过电容器Ci施加到寄生二极管DPR。结果，寄生 二极管DPR的结电容由施加的信号电压改变，且变化宽度很大。此外，在电 容的非线性大的区域中发生电容变化。
因此，在图9的电路A中，输入信号的失真很大，且如果使用该电路， 例如，在接收器的调谐电路中，那么因为由失真产生干扰信号分量，所以不 能处理强的接收信号。
同时，在图10的可变电容电^"中，即使产生寄生二极管DPR,因为通 过电阻器Ri反向地偏置寄生二极管DPR,所以如果反向偏压+VDD被设置为 高电平，那么寄生二极管DPR的结电容变为低，且结电容关于输入信号的变 化也变小。因此，可以抑制出现失真。
然而，在图10的电路的情况下，当FET(Qi)导通时，电流流过具有偏 压+VDD的电阻器Ri。此外，提供(n+1 )个电阻器Ri。因此，必须减少流 过电阻器Ri的电流。为此，必须将电阻器Ri的电阻设置为高的值，例如， 几百kQ，且当集成该电路时，由电阻器Ri占用的面积变大，这是不好的。
本发明考虑如上所述的问题的解决方案。

发明内容
根据本发明，提供可变电容电路，其中
电容器和MOS-FET的漏-源极路径的多个串联电路并联连接在第 一端子 和第二端子之间；
在每一串联电路中，上拉电阻器连接在反相器的输出端和电容器及 MOS-FET之间的结点之间。
将用于控制电容的数字数据的每个位提供给每一 串联电路中的 MOS-FET的栅极和反相器；且
在第一端子和第二端子之间获得响应于数字数据的值改变的电容。
根据本发明，电容可以随着数字数据而变化，且可以抑制输入信号的失 真。进一步地，不需要高偏压且电流消耗低，且可变电容电路还适于集成。


图1是示出一种前端电路的系统图。
图2是示出一种可以连接到图1的电路的基带处理电路的系统图。
图3是示出一种前端电路的高频级的连接图。
图4是示出根据本发明的一种可变电容电路的连接图。
图5是示出根据本发明的另一种可变电容电路的连接图。
图6是用于解释图5的电路的连接图。
图7是示出另一种可变电容电路的连接图。
图8是示出再一种可变电容电路的连接图。
图9是用于解释本发明的连接图。
图IO是用于解释本发明的连接图。
具体实施例方式
这里，首先描述与根据本发明的可变电容电路一起适当地使用的电视接 收机。(整体)接收电路的实例
用于电视广播的频率(频道)在不同国家中不同，且对于彩色电视系统 来说，NTSC、 PAL、 SECAM等是可用的。此外，不仅模拟广播而且数字广 播是可用的因此，已经提出将电视广播的接收信号系统划分为接收电视广播并输出 中频信号的前端电路，和处理前端电路的输出并输出彩色图像信号和声音信 号的基带处理电路。简而言之，意在通过这种对策处理电视广播的广播系统 中的差异。
因此，描述本发明应用的前端电路和基带处理电^^的实例。 [1-l]前端电路的实例
图1示出可以接收不同国家的电视广播而无论广播形式如何的前端电路
的实例。在本实例中，用于不同国家的电视广播的频率被划分为三个频带
(A ) 46到147 MHz ( VL频带)
(B ) 147到401 MHz ( VH频带)和
(C ) 401到887 MHz ( U频带) 并且，在每一接收频带中，频率可以根据对象频道而变化。
具体地说，参考图1，由点划线围绕的部分IO表示前端电路，且这是集 成到1芯片IC中。此外，该IC (前端电路)IO具有用于外部连接的端子管 脚Tll到T19。
然后通过天线ANT接收电视广播的广播波信号，且通过开关电路11将 它们的接收信号从端子管脚Tll选择性地提供到天线调谐电路12A到12C。 在这种情况下，天线调谐电路12A到12C分别对应于上述项(A)到(C) 的接收频带，且被配置以使得调谐电容器的电容随数字数据而变化以改变调 谐频率，结果，执行对象频率(频道)的接收信号的调谐。注意，在下文中 描述细节。
然后，通过高频放大器13A到13C且另外通过级间调谐电路14A到14C， 将天线调谐电路12A到12C的接收信号提供给开关电路15。开关电路15以 与开关电路11联锁(interlock)的关系切换，且因此，从开关电路15提取对 象接收频带的接收信号SRX。然后将提取的接收信号SRX提供给混频电路 21I和21Q。
注意，虽然类似于调谐电路12A到12C地配置调谐电路14A到14C，将 调谐电路14A形成为双调谐电路。此外，如下文中描述的，调谐电路12A到 14C的调谐电容器被内置在IC 10中，同时调谐线圈外部地连接到IC 10。
此外，由VC0 31形成预定频率的振荡信号S31。提供VC0 31用于形成 本地振荡信号，且该VC0 31形成为PLL30的一部分。具体地说，将VC0 31的振荡信号提供给可变分频电路32,通过该可变分频电路32将其划分为1/N (N是正整数)的频率的信号，且将该分频后的信号提供给相位比较电路33。 此外，通过端子管脚T14将时钟(其频率是大约1到2MHz)从外部提供给 信号形成电路34,且时钟被分频为预定频率f34的信号。将该频率信号作为 基准信号提供到相位比较电路33。
并且，将相位比较电路33的比较输出提供给环路滤波器35，从该比较 输出提取dc电压，该dc电压的电平根据在可变分频电路32的输出信号和信 号形成电路34的输出信号之间的相位差而改变。将该dc电压作为用于振荡 频率f31的控制电压提供到VC0 31。注意，将平滑电容器Cll通过端子管脚 T15外部地连接到滤波器35。
因此，因为VC031的振荡频率f31变为
f3卜N.f34 …(l) 所以，如果由用于系统控制的微计算机(没有示出)控制分频比N，那么可 改变VCO 31的振荡频率f31。例如，响应于接收频带和接收频率(接收信道)， 频率f31是1.8到3.6 GHz。
那么，将VC0 31的振荡信号提供给可变分频电路36,通过该可变分频 电路36将其分频为1/M (例如，M = 2、 4、 8、 16、 32)的频率，且将该分 频后的信号提供给分频电路37,通过该分频电路37将其划分为具有1/2的频 率并具有彼此正交的相位的划分信号SLOI和SLOQ。将该信号SLOI和SLOQ 作为本地振荡信号提供到混频电路211和21Q 。
这里，如果
fLO:本地振荡信号SLOI和SLOQ的频率
那么
fLO = fil/(2M) =N.f34/(2M)
=f34.N/(2M) …(2) 因此，通过改变分频比M、 N，可以在宽范围上以预定频率步长改变本地振 荡频率fLO。
此外，假定
SRX:期望接收的接收信号 SUD:图像干扰信号且，为了简化，
SRX = ERX.sincoRXt
ERX:接收信号SRX的幅度 RX = 2兀fRX
fRX:接收信号SRX的中心频率 SUD = EUD.sincoUDt
EUD:图像干扰信号SUD的幅度 coUD = 2兀fUD
fUD:图像干扰信号SUD的中心频率 此外，关于本地振荡信号SLOI和SLOQ, SLOI = ELOsincoLOt SLOQ = ELOcoscoLOt
ELO:信号SLOI和SLOQ的幅度
coLO = 2兀fLO 但是，如果，在这种情况下， coIF = 2兀flF
fIF:中频。例如，4到5.5 MHz (根据广播系统而变化) 那么，在上外差(upper heterodyne )的情况下， fRX = fLO-fIF fUD = fLO + flF
因此，从混频电路211和21Q输出以下给出的信号SIFI和SIFQ。具体 地说，提取由以下给出的信号SIFI和SIFQ SIFI = (SRX + SUD) x SLOI
=ERX.sincoRXt x ELOsincoLOt十EUD.sin①UDt x EIX)-sincoLOt =a{cos(coRX-coLO)t-cos(coRX + coLO)t) +卩(cos(coUD-coLO)t-cos(coUD + coLO)t〉 SIFQ = (SRX + SUD) x SLOQ
=ERX.sincoRXt x ELO.coscoLOt + EUDsincoUDt x ELOcoscoLOt =a{sin(coRX + coLO)t + sin(coRX-coLO)t} + (3{sin (coUD + coLO)t + sin(coUD-coLO)t} a = ERXELO/2P = EUD.ELO/2。
然后，将信号SIFI和SIFQ提供给相比图像中频和声音中频的占用的带 宽(例如，6到8MHz)具有宽频带的低通滤波器22。结果，低通滤波器22 除去加和的角频率的信号分量(wRX+coLO)和(coUD+coLO)(和本地振荡 信号SLOI和SLOQ )，且从低通滤波器22提取
SIFI = a-cos(coRX-coLO)t +卩.cos(coUD-coLO)t =a.coscoIFt +卩'coscoIFt ... (3)
SIFQ = a.sin(coRX-coLO)t +卩'sin(coUD-coLO)t =-a'sincoIFt + (3.sincoIFt ... (4)。
然后，通过在下文中描述的幅度相位校正电路23将信号SIFI和SIFQ提 供给复合带通滤波器(多相带通滤波器)24。该复合带通滤波器24具有以下 特性
(a) 其具有带通滤波器的频率特性；
(b) 其提供在信号SIFI和信号SIFQ之间卯度的相位差；而且
(c )其具有中心频率在频率fo和另 一频率_ fo的两个带通特性，该两个
频率在频率轴上关于零频率彼此对称且可以根据输入信号的相对相位选择它 们。
因此，复合带通滤波器24基于项(b)和(c)将信号SIFQ的相位关于 信号SIFI延迟90度为
SIFI = a.coscoIFt + (3.coscoIFt ... (5)
SIFQ = -a.sin(coIFt-90。) + (3,sin(coIFt-90°) =a'coscoIFt-(3.coscoIFt ... (6)
简而言之，在信号SIFI和信号SIFQ之间，信号分量oc 'coscoIFt具有相同相位， 而信号分量P .coccoIFt具有彼此相反的相位。
然后，将信号SIFI和SIFQ提供给电平校正放大器25,通过该电平校正 放大器25将信号SIFI和信号SIFQ相加，且从电平校正放大器25提取出下 面给出的信号SIF。
具体地说，提耳又
SIF = SIFI + SIFQ =2a'coscoIFt
=ERXELOcoscoIFt ...(7)。该提取出的信号SIF不过是当由上外差系统接收接收信号SRX时的中频信 号。并且，该中频信号SIF不包括图像干扰信号SUD。注意，幅度相位;艮正 电路23校正信号SIFI和SIFQ的幅度和相位，以使得充足地满足表达式(7 ), 就是说，使得可以最小化图像干扰信号SUD。
此外，在这时候，电平校正放大器25校正信号SIF的电平，以使得即使 信号SIFI和SIFQ的电平根据广播系统的差异而不同，在下文中描述的AGC 特性(具体地说AGC的起始电平)可能不改变。
然后，通过用于AGC的可变增益放大器26且另外通过用于切除dc分 量和用于混叠的带通滤波器27，将该中频信号SIF输出到端子管脚T12。
因此，如果分频比M、 N改变，那么可以根据表示式(2)选择对象频 率(频道)，且如果4艮据广播系统解调输出到端子管脚T12的中频信号SIF, 那么可以欣赏对象广播。
以这样的方式，根据该前端电路IO，可以使用单芯片IC处理46到887 MHz的宽频带。此外，可以以减少数目的部分实现前端电路10而不恶化在 宽频带上的扰动特性。此外，单一前端电路IO可以处理广播系统在数字广播 和模拟广播之间的差异，或者广播系统取决于在世界上的区域差异。
此外，减少时钟信号的谐波引起的接收扰动，且结果，增强接收灵敏度。 此外，因为除了电容器Cll,可以在芯片上形成PLL30的全部电路部件，因 此其可以形成为耐受扰动和基本不受扰动发生的影响的PLL。此外，因为仅 调谐电路14A到14C分别连接到高频放大器13A到13C，所以负载轻，且高 频放大器13A到13C具有低失真特色。 AGC的实例
由在下文中描述的基带处理电路形成AGC电压VAGC，且通过端子管 脚T16将该AGC电压VAGC作为因为用于AGC的可变增益放大器26的增 益的控制信号提供到用于AGC的可变增益放大器26。因此，由此执行常规 AGC。
此外，例如，在对象接收信号SRX的电平过度高或接收信号SRX具有 高电平混合在其中的干扰波信号时，常规AGC不能进行处理。因此，将从低 通滤波器22输出的信号SIFI和SIFQ提供给电平检测电路41，通过该电平检 测电路41检测在由用于AGC的可变增益放大器26执行AGC之前的信号SIFI 和SIFQ的电平是否超过预定值。并且，将该检测信号和端子管脚T16的AGC电压VAGC提供给加法电路42,且将加法电路42的加法输出提供给形成电 路43，通过该形成电路43形成延迟AGC电压VDAGC。将该延迟AGC电 压VDAGC作为增益控制信号提供到高频放大器13A到13C以执行延迟 AGC。
因此，因为从在期望的接收信号强度和不期望其接收的很多信号的强度 之间的D/U可以执行最优AGC操作，可以从数字广播和模拟广播之中顺利 地接收期望的广播，即使它们彼此混合。用于测试和调节的电压的实例
将从低通滤波器22输出的信号SIFI和SIFQ提供至线性检测电路44， 并由线性检测电路44检测和平滑，以形成指示信号SIFI和SIFQ的电平的dc 电压.V44，且将该电压V44输出到端子管脚T13。
在测试的情况下或在前端电路10的调节的情况下使用该输出到端子管 脚T13的dc电压V44。例如，dc电压V44可用于4企查在宽频率范围上的输 入信号(接收信号)的电平。具体地说，不同于通过窄频带的中频滤波器传 递的输出，关于从天线端子管脚Tll到混频电路21I和21Q的信号线，dc电 压V44可用于直接检查宽频带上的衰减特性。
另一方面，当调节天线调谐电路12A到12C和级间调谐电路14A到14C 时，如杲输入测试信号被施加到端子管脚Tll且被施加到端子管脚T16的 AGC电压VAGC被固定到预定值，那么可以根据dc电压V44的变化执行跟 踪调节。此外可以以数字数据执行前端电路10的每个功能的调节和特性的测 量，以执行自动调节和自动测量。恒压电路
IC 10包括恒压电路53,从端子管脚T17将电源电压+VCC提供到该恒 压电路53。该恒压电路53利用PN结的频带间隙来根据电源电压+VCC形成 预定值的固定电压，且将形成的固定电压提供给IC IO的各个电路。应当注 意，可以精细地调节恒压电路53的输出电压。
因此，即使在从MOS-FET形成电路时，可以将提供给电路的电压设置 得高，且可以将MOS-FET的性能提升到最大程度。初始化
因为复合带通滤波器24的中心频率和通带宽度，幅度相位校正电路23 的校正量和电平校正放大器25的增益需要符合待接收的电视广播的广播系统，它们是变量且可以从外部设置。例如，复合带通滤波器24的中心频率是
在3.8到5.5MHz范围内的变量，且通带是在5.7到8MHz的范围内的变量。 并且，在装配时，在从工厂装船时或类似的情况中，从端子管脚T1S将 电路23到25的预设值写入非易失存储器51中。另外，也将用于调谐电路 12A到12C和14A到14C的跟踪的数据(用于调谐频率的精细调节)的数据 和用于恒压电路53的输出电压的精细调节的数据类似地从端子管脚Tl8写入 非易失存储器51中。因此，可以将各个电路的特性设置为准备好待接收的电 视广播的广播系统。在使用时的操作
还在使得到使用该IC 10的接收器的电源可用时，将非易失存储器51的 预设值复制到緩冲存储器52中，且将复制的预设值作为缺省值分别地提供到 电路12A到12C、 14A到14C、 23到25和53中。
然后，如果用户选择频道，那么通过端子管脚T19将其数据从用于系统 控制微计算机(没有示出)提供到緩沖存储器52并一次性存储在緩冲存储器 52中，且将存储的数据提供给开关电路11和15、调谐电路12A到12C、 14A 到14C和可变分频电路32和36。因此，选择包括对象频道(频率)的接收 频带，且在所选的接收频带中选择对象频道。总结
通过图l所示的前端电路10,接收如由项目(A)到(C)指示的46到 887MHz的频带中的电视广播。然后，在这时，因为复合带通滤波器24的中 心频率和通带宽度是变量，所以前端电路10不仅可以处理在日本的地面波数 字电视广播和地面波模拟电视广播，还可以处理日本以外的数字电视广播和 才莫拟电视广播。基带处理电路的实例
图2示出基带处理电路的实例，且提供其用于处理从前端电路IO输出的 中频信号SIF以输出彩色图像信号和声音信号。具体地说，参考图2，由点划 线围绕的部分60指示集成到1芯片IC中的基带处理电路。另外，IC (基带 处理电路)60具有端子管脚T61到T67用于外部连接。
并且，将从前端电路10的端子管脚T12输出的中频信号SIF从端子管脚 T61提供到A/D转换电路61,通过该A/D转换电路61将其A/D转换为数字 中频信号。由滤波器62从该数字中频信号SIF除去不必要的频率分量。然后，在接收数字电视广播时，将来自滤波器62的数字中频信号SIF提 供给解调电路63,通过该解调电路63解调并提取基带的数字信号。将该解 调输出提供给误差校正电路64，通过该误差校正电路64将其转换为已校正 误差的数据流。将该数据流输出到端子管脚T62。因此，如果根据其广播系 统解码端子管脚T62的信号，那么可以获得原始的彩色图像信号和声音信号。
另一方面，在接收模拟电视广播时，将来自滤波器62的数字中频信号 S IF提供给图像中频滤波器71 ，通过该图像中频滤波器71提取数字图像中频 信号。在由重像去除电路72除去重像分量之后，将该信号提供到解调电路 73,通过该解调电路73解调数字彩色图像信号。然后，将该数字信号提供给 D/A转换器电路74，通过该D/A转换器电路74将其D/A转换为模拟彩色图 像信号，且将该彩色图像信号输出到端子管脚T63。
此外，在接收模拟电视广播时，将来自滤波器62的数字中频信号SIF提 供给声音中频滤波器81,通过该声音中频滤波器81提取数字声音中频信号。 将该信号提供给解调电路82,通过该解调电路82解调数字声音信号。然后， 将该数字声音信号提供给D/A转换器电路84,通过该D/A转换器84将其D/A 转换为左声道和右声道的声音信号。将那些声音信号输出到端子管脚T64和 T65。
此外，由AGC电压形成电路91形成AGC电压VAGC，且将该AGC电 压VAGC输出到端子管脚T67并提供给前端电路10的端子管脚T16。因此， 如在上文描述地执行顺序AGC和延迟AGC。
此外，时钟形成电路92形成预定频率的时钟，且通过前端电路10的端 子管脚T66且另外通过端子管脚T14将该时钟提供给基带处理电路60的每 个部分并将其提供给信号形成电路34。
因此，减少时钟的谐波等引起的接收扰动，且结果，增强接收灵敏度。高频级的特定实例
图3示出了前端电路10从开关电路11到开关电路15的高频信号系统的 实例。注意，该高频信号系统也形成为平衡类型的。
具体地说，在通过平衡转换器(balum ) BLN将天线ANT的接收信号转 换为平衡的接收信号之后，通过端子管脚Til, Tll将它们提供给开关电路 11。与如图1所示的等效地形成开关电路11，且其选择性地提供通过端子管 脚Tll, Tll向其提供的接收信号到天线调谐电路电路12A到12C。为此，开关电路11在其第一输出端子TA连接到高频放大器13A的输入 端子，且天线调谐电路12A并联连接到在开关电路11的第一输出端子TA和 高频放大器13A的输入端子之间的信号线。在这种情况下，形成调谐电路12A 以使得调谐线圈L12A通过端子管脚外部地连接到IC 10,且将调谐电容器 C12A内置于IC10中。注意，电容器C12A的电容随数字数据而变化，以改 变在下文中描述的调谐频率。
此外，高频放大器13A的输出端子通过调谐电容器C143和C144连接到 输入緩冲器电路15A的输入端子，且调谐线圈L141和调谐电容器C141并联 连接到高频放大器13A的输出端子。同时，调谐线圈L142和调谐电容器C142 并联连接到输入緩冲器电路15A的输入端子。因此，以双调谐形式形成级间 调谐电路14A。
注意，在这时，线圈L141和L142通过端子管脚外部地连接到IC 10。 此外，电容器C141到C144内置于IC 10，且它们的电容随数卑数据而变化 以改变调谐频率。用这样的方式形成在项(A)中指示的VL频带的高频级。
此外，开关电路11的第二输出端子TB连接到高频放大器13B的输入端 子，且天线调谐电路12B并联连接到在开关电路11的第二输出端子TB和高 频放大器13B的输入端子之间的信号线。
此外，高频放大器13B的输出端子连接到输入緩沖器电路15B的输入端 子，且调谐线圈L14B和调谐电容器C14B并联连接到在高频放大器13B的 输出端子和输入緩沖器电路15B的输入端子之间的信号线以形成级间调谐电 路14B。注意，在这时，线圈L14B和L14C通过端子管脚外部地连接到IC 10， 同时电容器C14B和C14C内置于IC 10中，且其电容随数字数据而变化以改 变调谐频率。用这样的方式形成在项(B)中指示的VH频带的高频级。
此外，开关电路ll在其第三输出端子TC通过高频放大器13C连接到输 入缓冲器电路15C的输入端子，且高频放大器13C的输入端子天线调谐电路 12C并联连接，同时级间调谐电路14C并联连接到输入緩沖器电路15C的输 入端子。在这种情况下，配置调谐电路12C以使得调谐线圈L12C通过端子 管脚外部地连接到IC 10,同时调谐电容器C12C内置于IC 10中。同时，配 置调谐电路14C以使得调谐线圈L14C通过端子管脚外部地连接到IC 10,同 时调谐电容器C14C内置于IC 10中。用这样的方式形成在项(C)中指示的 U频带的高频级。然后，输入緩冲器电路15A到15C在其输出端子公共地连接到节点P15, P15且连接到混频电路211和21Q的输入端子。此外，将延迟AGC电压 VDAGC从形成电路43提供到高频放大器13A到13C。
此外，将接收频带切换信号SBAND从緩冲存储器52提供到开关电路 11,且将该切换信号SBAND作为用于输入緩冲器电路15A到15C的操作的 允许/禁止的控制信号提供到输入緩冲器电路15A到15C,以使得以与开关电 路11的切换联锁的关系控制输入緩沖器电路15A到15C。换句话说，开关电 路ll由输入緩沖器电路15A到15C形成。
通过如上所述的这种配置，例如，当以切换信号SBAND选择在项(A) 中指示的VL频带的接收时，将接收信号从开关电路11提供到调谐电路12A, 且允许输入緩冲器电路15A的操作。但是，不将接收信号提供给调谐电路12B 和12C且此外禁止输入缓冲器电路15B和15C的操作。
因此，允许在项(A)中指示的VL频带的接收，且将由调谐电路12A 和14A选择的频道(频率)输出到节点P15， P15并提供给混频电路211和 21Q。并且，还关于项(B)和(C)的接收频带的接收时间执行类似的操作。
用这样的方式，通过如图3所示的高频级，选择项(A)到(C)的接收 频带，且可以选择所选的接收频带中的频道。并且，在这种情况下，因为仅 调谐电路14A到14C分别连接到高频放大器13A到13C,负载轻，且高频放 大器13A到13C提供低失真。根据本发明的可变电容电路的实例特定实例(部分1 )
图4示出根据本发明的可变电容电路的实例。该可变电容电路可以用作 在上文描述的调谐电路12A到12C和14A到14C的可变电容器C12A到 C12C、 C141、 C142、 C14B和C14C。应当注意，在本实例中，电容控制信 号是(n+l)位的数字翁:据，且可以在等于2到第(n+l)次幂的多个值当中 改变电容。
具体地说，参考图4,电容器Ci和N沟道的MOS-FET ( Qi)的漏-源极 的^各径串联连接在高压侧(hot side)上的端子T1和地侧(ground side )上的 端子T0之间。应当注意，i二0到n。此外，FET (Qi)在其后栅极连接到端 子T0，且该端子T0接地。
此外，在偏压端子T3和端子T0之间，连接P沟道的MOS-FET ( Pi)的漏-源极的路径和N沟道的MOS-FET (Mi)的源-漏极的路径，且它们在其 栅极彼此连接以形成CMOS型反相器Ai。并且，FET(Pi, Mi)在其源极通 过上拉电阻器Ri连接到FET (Qi)的漏极。此外，将用于控制电容的数字数 据的位bi提供给FET (Qi, Pi, Mi)的栅极。
注意，将电容器C0到Cn的值设置为
Ci二C0x2的第i次幂(8)
作为实例，在调谐电路12A到12C和14A到14C的可变电容器的情况 中，n = 8。
通过如上所述的这种配置，当bO-"H"时，FET (Q0)导通且电容器CO 连接在端子Tl和端子T0之间。但是，当b0 二"L，，时，FET(QO)截止，且 电容器CO不连接在端子Tl和端子TO之间。
并且，关于FET ( Ql到Qn )和位bl到bn执行类似的操作，且FET ( QO 到Qn)的导通和截止状态对应于位bO到bn的"H"电平和"L，，电平，且等于 2的第(n+1 )次幂的多个联合是可用的。因此，以电容器CO为单位，以等 于2的第(n+1 )次幂的多个步长改变在端子Tl和端子TO之间的电容CVR， 其中，电容CO的范围从
CVR=0
到
CTTL = CAP + COx (2的第(n+1)次幂)-1
因此，图9的电路用作可以随着位bO到bn将在端子Tl和端子TO之间 的电容CVR以必要的变化量CO改变为任意电容的可变电容电路。
并且，通过该可变电容电路，当bi二"L"时，FET (Qi)截止，FET (Pi) 导通且FET (Mi)截止，且因此，通过FET (Pi)且另外通过电阻器Ri将端 子丁3的偏压+VDD提供给FET(Qi)的漏极。因此，上拉FET ( Qi)的漏极。
因此，例如，如图9的C所示，或如图4的虚线所指示的，即使在FET (Q0)中生成寄生二极管DPR,因为通过电阻器Ri反向地偏置寄生二极管 DPR，如果反向偏压+VDD被设置为预定值，那么寄生二极管DPR的结电容 变为低且结电容对输入信号的变化变小。因此，可以抑制出现失真。
另 一方面，如果bi 二"H"且FET ( Qi)导通，因为FET ( Pi)截止，即使 端子T3的偏压+VDD通过FET(Pi)泄露到电阻器Ri，因为其仅仅是处于截 止状态的FET (Pi)的漏电流，其可以忽视。因此，没有必要将电阻器Ri的值设置为高的值，且因此，在集成的情况下，由电阻器Ri占用的面积小，这 对集成是有利的。
用这样的方式，通过图4的可变电容电路，可以以数字数据(位b0到
bn)传送(carry)电容CVR且可以抑制输入信号的失真。此外，不需要如在 可变电容二极管的情况下的这种高反向偏压，且电流消耗也低。因此，可变 电容电路适于集成。特定实例(部分2)
在图4的可变电容电路中，当FET(Qi)截止时，因为FET(Pi)导通， 且因此，形成端子T1 —电容器Ci—电阻器Ri —FET (Pi)—端子丁3的路径。 因此，如果电阻器Ri不被设置为充分高的值，那么在端子T1和端子T0之间 的电容CVR的Q值下降。但是，如果在IC中形成高的值的电阻器，那么这 对IC不是优选的，因为电阻器占用的面积大。
因此，配置如图5所示的可变电容电路也考虑刚刚描述的这种问题。具 体地说，在如图5所示的可变电容中，代替如图4所示的可变电容电路的电 阻器Ri提供N沟道MOS-FET ( Ni),且FET ( Ni)在其源极连接到FET ( Pi, Mi)的源极，且FET (Ni)在其漏极连接到FET ( Qi)的漏极。
此外，FET (Ni)在其栅极连接到端子T3，以使得将偏压+VDD提供到 其，且在其后4册才及连4^到端子T0。注意，FET( Ni)的占用面积相比FET( Qi) 充分小，且例如，是最小尺寸。
通过如上所述的这种配置，当控制位bi具有"L"电平时，因为如图6的 A所示FET (Qi)截止，电容器Ci不连接在端子Tl和T0之间。
那么，在这种情况下，因为以位bi将FET (Pi)控制在导通状态，且将 FET (Mi, Ni)控制在截止状态，漏电流沿着端子T3的路径一FET ( Ni)的 栅-漏极的路径—FET ( Qi)的漏-源极的路径—端子TO流动，且FET ( Qi )， 也就是说，寄生二极管DPR由电压(VDD-VGS)反向偏置。应当注意，电 压VGS是可以根据FET (Qi)的漏电流和FET ( Ni)的漏电流确定的FET (Ni)的栅-源极电压。
因此，如果提供大幅度的输入信号，那么因为FET(Ni)由漏电流偏置， 所以发生整流操作，且估计出现失真。但是，因为形成FET (Ni)为充分小， 即使由漏电流引起整流作用，也可以减少失真的出现。此外，虽然整流输入 信号且dc电压被施加到FET (Qi)的寄生二极管DPR，因为dc电压相比电压(VDD-VGS)充分低，所以即使输入信号的幅度改变，寄生二极管DPR
的电容的变化也充分地小。因此，可以抑制失真到充分低的水平。
另一方面，当控制位bi具有"H"电平时，因为如图6的B所示FET(Qi) 展现为导通状态，电容器Ci连接在端子Tl和T0之间。注意，在这时，响应 于位bi, FET(Pi)截止，且FET (Mi, Ni)截止，且FET ( Ni)通过FET (Mi)并联连接到FET(Qi)，因此，FET (Ni)不对操作有影响。
并且，虽然FET(Ni)用作如图4所示的上拉电阻器Ri，因为FET ( Qi) 相比FET(Qi)具有充分小的占用面积，或换句话说，因为FET(Qi)具有作 为TFT的最小尺寸，其适于集成。
此外，如果设置FET (Qi)的栅极宽度与连接到FET ( Qi)的电容器Ci 的值成正比，作为可变电容的Q值可以保持固定。特定实例(部分3)
图7示出在其中如图5所示的可变电容电路形成为平衡类型的情况中的 实例。具体地说，第一电容器Ci, FET (Qi)的漏-源极的路径和第二电容器 Ci串联连接在端子T1和端子T2之间。FET ( Qi)在其后栅极连接到地端子 TO。
此外，从FET ( Pi， Mi)形成CMOS型反相器Ai,且从电源端子T3和 地端子TO提供工作电压+VDD。并且，FET (Pi, Mi)在其源极连接到FET (Ni, Ni)的源极，且FET (Ni, Ni, Ni)在其漏极连接到FET ( Qi)的漏 极和源极。此外，FET(Ni， Ni)在其栅极连接到端子T3,以使得将偏压+VDD 提供到其，且在其后栅极连接到端子TO。注意，FET (Ni)的占用面积相比 FET (Qi)充分地小。
同时，将用于控制电容的数字数据的位bi提供给FET (Qi, Pi, Mi)的栅极。
通过如上所述的这种配置，因为类似于图5中的可变电容电路，以位bi 控制FET(Qi, Qi),所以可以在端子Tl和T2之间获得平衡类型的可变电谷。
并且，在这种情况下，因为电容器Ci, Ci由单一FET(Qi)成对地控制， 所以相比图5中的情况，Q值可以增加到大约两倍。此外，当将反向偏压提 供给FET(Qi)的寄生二极管DPR时，如果如图4所示通过电阻器Ri提供， 那么因为电阻器Ri的数目加倍，这对集成是不利的。但是，图7的电路适于集成，因为可以以最小尺寸形成FET (Ni, Ni)。 [3-4]特定实例(部分4)
在图7的可变电容电路中，如在上文参考图9的C中所述的且还如图8 所示的，当FET(Qi)截止时，在FET(Qi)中产生寄生二极管DPR, DPR, 且漏电流流过寄生二极管DPR， DPR。该漏电流展示出随温度的极大变化， 并且取决于FET(Qi, Ni, Ni)的尺寸和特性，有时在低温发生一现象，即 漏电流低于在FET ( Ni ， Ni)的漏极和源极之间的漏电流，但是在高温，该 关系是相反的。
结果，施加到FET (Qi)的电压实质上等于在低温的电压VDD，但是当 温度变得高于某一温度TTH时变为电压(VDD-VGS)，且因此，寄生二极管 DPR， DPR的结电容改变比温度TTH两端的初始温度变化更大的量。
图8示出图7的可变电容电路，其中抑制这种刚刚描述的随温度的电容 变化。因此，在图8的电路中，FET(Bi， Bi)的漏-源极路径连接在FET(Qi) 的漏极和源极以及端子T0之间，且其数据连接到端子T0。应当注意，FET (Ni, Ni)在其栅极连接到端子T4，以使得向其提供具有零或正值的溫度系 数的电压+VG。
因此，因为除到FET (Q0)的漏电流之外，FET (Bi， Bi)的漏电流流 过FET(Ni， Ni)，并且在低温流过FET (Ni， Ni)的漏电流增加。结果，因 为也在低温，电压(VDD-VGS)被施加到寄生二极管DPR, DPR,改善温度 特性。
此外，如果将具有零或正值的温度系数的电压+VG施加到FET(Ni, Ni) 的栅极，以考虑寄生二极管DPR, DPR的结电容的温度特性(该温度特性通 常具有正的温度特性)，FET (Ni)的栅-源极电压VGS和流过FET ( Bi, Bi) 的电流的温度特性来设置电压VG的温度特性，那么可以几乎除去寄生二极 管DPR， DPR的温度变化。
此外，通过增加电压VG的温度系数，可以几乎消除并联连接在端子Tl 和端子T2之间的浮置电容和静电保护对策二极管的电容的温度变化。结论
可以以下面方式概括如上所述的可变电容电路。具体地说，
(11) 电容CVR可以随数字数据(位b0到bn)而变化。
(12) 可以抑制输入信号的失真。(13) 电流消耗也很低，且可变电容电路适于集成。
(14) 可以实现其Q值和可变电容比率很高的可变电容电路。
(15) 在集成可变电容电路时，可以使得占用面积比较地小。
(16) 可以实现其关于温度变化的电容变化小的可变电容电路。
(17) 还可以緩沖(absorb)不同电路的电容随温度的变化，且改善整 个电路的温度特性。
(18) 温度系数的变更仅需要变更施加到FET (Ni, Ni)的栅极的电压 VG的变更，且在电源上的负担等于零。因此，在需要不同温度系数的电源时， 可以容易地得到对策。
(19) 因为可以实现具有大的变化范風和高Q值的可变电容器，使用该
的滤波器特性。
(20) 因为这种不需要现有的可变电容二极管需要的高电压，且可以以 低电压操作所有元件，所以在集成元件时，电源可提供低电压且可以实现功 耗的减少。
(21) 因为可以实现低失真的滤波器，所以可以集成接收器而不恶化接 收器的干扰特性。其它
在前述中，还可能使用本地振荡信号SLOI和SLOQ和复合带通滤波器 24来在彼此相对的信号SIFI和SIFQ中设置接收信号SRX的中频信号分量的 相位，并设置彼此相同的图像干扰信号SUD的中频信号分量的相位。在这种 情况下，如果执行信号SIFI和信号SIF1之间的相减，那么可以获得接收信 号SRX的中频信号SIF。
具体地说，应当在信号SIFI和SIFQ中设置在本地振荡信号SLOI和 SLOQ之间的相位关系和复合带通滤波器24的相移，以使得接收信号中的中 频信号分量的和图像干扰信号中的中频信号分量可具有彼此相反的相位，以 ^L行信号SIFI和SIFQ的相加或相减。
此外，'还有可能反转复合带通滤波器24和幅度相位校正电路23的连接 位置。
此外，如果放大器25从表达式(5)减去表达式(6)，那么 SIF = SIFI-SIFQ<formula>formula see original document page 21</formula>并且可以提取图像干扰信号SUD。因此，幅度相位校正电路23可以校正信 号SIFI和SIFQ的幅度和相位，以使得可以最小化图像干扰信号SUD。
A/D:模拟到数字
AGC:自动增益控制
CMOS:互补MOS
D/A:数字到模拟
D/U:期望对不期望比率
FE丁场效应晶体管
IC:集成电路
MOS:金属氧化物半导体
NTSC:国家电视制式委员会
PAL:逐行相位交替
PLL:锁相环
SECAM:连续记忆彩色电视系统 VCO:压控振荡器
权利要求
1.一种可变电容电路，其中电容器和MOS-FET的漏-源极路径的多个串联电路并联连接在第一端子和第二端子之间；在每一所述串联电路中，上拉电阻器连接在反相器的输出端和所述电容器与所述MOS-FET之间的结点之间；将用于控制所述电容的数字数据的每个位提供给每一所述串联电路中的所述MOS-FET的栅极和所述反相器；且在所述第一端子和所述第二端子之间获得响应于所述数字数据的值改变的电容。
2. 如权利要求1所述的可变电容电路，其中 所述上拉电阻器连接在不同MOS-FET的漏极和源极之间。
3. 如权利要求1或2所述的可变电容电路，其中所述MOS-FET的栅极宽度与连接到所述MOS-FET的所述电容器的值成 比例地增加，且在所述第一端子和所述第二端子之间获得的可-变电容的Q值保持固定。
4. 一种可变电容电路，其中第一电容器、MOS-FET的漏-源极路径和第二电容器的多个串联电路并 联连接在第 一端子和第二端子之间；在每一所述串联电路中，第 一上拉电阻器连接在反相器的输出端和所述 MOS-FET的漏极之间；第二上拉电阻器连接在所述反相器的输出端和所述MOS-FET的源极之间；将用于控制所述电容的数字数据的每个位提供给每一所述串联电路中的 所述MOS-FET的栅极和所述反相器；且在所述第一端子和所述第二端子之间获得响应于所述数字数据的值改变 的电容。
5. 如权利要求l、 2或4所述的可变电容电路，其中设置由所述上拉电阻器获得的上拉电压以使得具有正温度系数。
全文摘要
可以在单个低电压上操作的开关电路。电容器(Ci)的多个(i＝0到n)串联电路和MOS-FET(Qi)的漏源极并联连接在第一端子(T1)和第二端子(T0)之间。在每一串联电路中，上拉电阻器(Ri)连接在反相器(Ai)的输出端和电容器(Ci)及MOS-FET(Qi)之间的结点之间。将用于电容控制的数字数据的每个位(bi)馈至MOS-FET(Qi)的栅极和反相器(Ai)，由此获得取决于在第一端子(T1)和第二端子(T0)之间的数字数据的值的电容。
文档编号H03J5/24GK101578765SQ20078004882
公开日2009年11月11日 申请日期2007年10月2日 优先权日2006年12月27日
发明者冈信大和 申请人:索尼株式会社