切换电路、可变电容器电路及其集成电路的制作方法

专利名称：切换电路、可变电容器电路及其集成电路的制作方法
技术领域：
本发明涉及切换电路、可变电容器电路及其IC。 背景4支术
作为使用MOS-FET的切换电路，已知图10或图11中所示的电路。具 体地，在图10的电路中，当N沟道MOS-FET(QSW)的栅极电压VG大约为 4至5V时，MOS-FET(QSW)的源极-漏极路径变为导通，而当栅极电压VG 为0时，源极-漏极路径变为关断。
同时，图ll的电路也是类似的，当VG约等于6V时，MOS-FET(QSW) 的源极-漏极路径变为导通，而当VG=0时，MOS-FET(QSW)的源极-漏极路 径变为关断。因而，那些电路均作为受控于栅极电压VG的切换电路来工作。 专利文献1:日本专利特开平8-223020 专利文献2:日本专利特开2002-314388

发明内容
技术问题
然而，在图IO的切换电路的情况下，需要对FET(QWS)的背栅极施加负 电位(在图10中，-3V),而如果未施加负电位，那么在提供较大振幅的输入 信号时，源极和漏极与背棚-才及之间的PN结通过该输入信号而被正向偏置， 并且，该PN结被导通，导致失真的产生。
此外，在形成IC的情况下，通常不可获得用于背栅极的负电压，在这种 情形下，需要以从地电位起的正方向来偏置源极和漏极，以便将背栅极设置 为相对的负电位。结果，需要在FET(QSW)将要导通的时候把栅极电压设置 为更高的电压，而在对电源电压有限制的情况下，不能容易地使用切换电路。
此外，当较大振幅的信号流动时，由于源极和漏极与栅极之间的偏置电 压的波动变得较大，因此FET(QSW)的导通电阻也变化了较大的量，这导致 失真的产生。因而，需要使用具有较低导通电阻的FET。然而，在这一点上，需要使用具有较大尺寸的FET,结果，寄生至漏极或源极的电容变高，因而， 阻抗减小。当把输入信号分配至多个电路时(尤其当分配高频信号时)，这会产 生问题。
在这一点上，图11的切换电路不需要负电压。此外，在输入和输出之间 插入了在源极和漏极与背4册极之间的PN结，并且当FET(QSW)导通时，由于 该PN结被导通电阻旁路，因此当FET(QSW)导通时不会出现问题。
然而，当FET(QSW)截止时，由于PN结被置入零偏置状态，因此如果提 供较大振幅的输入信号，那么由于该PN结，在每个负周期内经由耦合电容 器Cin而执行整流操作，这导致输入信号的失真。在这种情形下，由于 FET(QSW)关断，因此虽然失真与FET(QSW)的输出无关，但是提供至不同切 换电路的输入信号也会不利地失真。
本发明考虑对于如上所述这些问题的解决方案。
技术方案
根据本发明，提供了切换电路，其中
第一端子经由电容器而与背栅极被分离的MOS-FET的漏极(或源极)相 连接；
该MOS-FET在其源极(或漏极)与第二端子相连接；
该背栅极与该源极(或漏极)相连接；
控制电压被提供至该MOS-FET的栅极；以及
经由电阻元件将具有与该控制电压的极性相反的极性的电压提供至该漏极。
有益效果
利用本发明，不需要负偏置电压，也不需要以从地电位起的正方向来偏 置FET的漏极或源极以便将将背栅极设置为相对的负电位。此外，可以期望 以j氐电4立来工4乍。


图1是示出前端电路的一形式的系统图。
图2是示出可与图1的电路相连接的基带处理电路的一形式的系统图。 图3是示出前端电路的高频级的一形式的连接图。 图4A是示出切换电路的一形式的连接图(部分1)图4B是示出该切换电路的另一形式的连接图(部分2)。
图4C是示出该切换电路的又一形式的连接图(部分3)。
图5A是用于说明图4A至图4C的电路的IC的截面图(部分1)。
图5B是用于说明图4A至图4C的电路的IC的截面图(部分2)。
图6是示出该切换电路的不同形式的连接图(部分1)。
图7是示出该切换电路的另一不同形式的连接图(部分2)
图8是示出该切换电路的又一不同形式的连接图(部分3)。
图9是示出该切换电路的应用的连接图。
图IO是用于说明本发明的连接图(部分1)。
图11是用于说明本发明的连接图(部分2)。
具体实施例方式
这里，首先描述适当地使用了根据本发明的切换电路的电视接收机。 [l][(完整)接收电路的示例]
在不同国家之间，电视广播使用的频率(频道)不同，并且对于彩色电视 系统来说，NTSC、 PAL、 SECAM等同样是可用的。此外，模拟广播和数字 广播都是可用的。
因此，将电视广播的接收信号系统划分为前端电路(其接收电视广播，并 输出中频信号)和基带处理电路(其处理前端电路的输出，并输出彩色图像信号 和声音信号)似乎是可行的想法。简而言之，旨在通过这种对策来处理电视广
播的广播系统的差异。
因此，描述应用了本发明的前端电路和基带处理电路的示例。. [l-l][前端电路的示例]
图1示出无论广播形式如何均可接收不同国家的电视广播的前端电路的 示例。在本示例中，在不同国家的电视广播中使用的频率被划分为以下三个 频带
(A) 46 to 147 MHz(VL频带)；
(B) 147 to 401 MHz(VH频带)；以及
(C) 401 to 887 MHz(U频带)
并且，在每个接收频带中，可以根据目标频道来改变频率。
具体地，参考图1，点划线围绕的部分10表示前端电路，并且，以单片型IC的形式而形成IC。此外，该IC(前端电路)IO具有用于外部连接的端脚 Tll至T19。
经天线ANT被接收电视广播的广播波信号，并且，经由切换电路ll选 择性地将其接收信号从终端脚Tll提供至天线调谐电路12A至12C。在这种 情形下，天线调谐电路12A至12C分别与以上(A)至(C)项的接收频带相对应， 并被配置以使得调谐电容器的电容随着数字数据而变化，以改变调谐频率， 结果，执行目标频率(频道)的接收信号的调谐。注意，该细节在下面描述。
天线调谐电路12A至12C的接收信号经由高频放大器13A至13C并进 一步经由级间调谐电路14A至14C而被提供至切换电路15。切换电路15以 与切换电路11连锁的关系切换，因而，从切换电路15提取目标接收频带的 接收信号SRX。提取的接收信号SRX被提供至混频器电路211和21Q。
注意，虽然也类似于调谐电路12A至12C来配置调谐电路14A至14C, 但是，将调谐电路14A形成为双调谐电路。此外，如下文中所述那样，调谐 电路12A至14C的调谐电容器内置在IC 10中，同时调谐线圈与IC10外部连 接。
此外，由VCO 31形成预定频率的振荡信号。该VCO 31用于形成本地 振荡信号，并且形成PLL30的一部分。具体地，VCO 31的振荡信号被提供 至将其分频为1/N(N是正整数)的频率的信号的可变分频电路32,并且该分频 后的信号作为基准信号而被提供至相位比较电路33。此外，经由端脚T14将 时钟(其频率大约是1至2MHz)从外部提供至信号形成电路34,并且由信号 形成电路34将该时钟分频为预定频率f34的信号。该频率信号作为基准信号 被提供至相位比较电路33。
并且，将相位比较电路33的比较输出提供至环路滤波器35,其中从环 路滤波器35提取出直流电压，其电平根据可变分频电路32的输出信号与信 号形成电路34的输出信号之间的相位差而变化。该直流电压作为振荡频率f31 的控制电压而提供至VCO 31。注意，平滑电容器Cll经由端脚T15而与滤 波器35外部连接。
因而，由于VC0 31的振荡频率f31变为
fi卜N-f34 ......(1)
因此，如果由用于系统控制的微计算机(未示出)控制分频比N，那么可以改变 VC0 31的振荡频率G1。例如，频率f31响应于接收频带和接收频率(接收道)而为1.8至3.6GHz。
然后，将VC0 31的振荡信号提供至将其分频为1/M(例如，M=2、 4、 8、 16、 32)的可变分频电^各36，并且将该分频后的信号:R供至将其分频为具有 1/2的频率并具有彼此正交的相位的分频信号SLOI和SLOQ的分频电路37。 信号SLOI和SLOQ作为本地振荡信号而被提供至混频器电路211和21Q。
这里，如果
fLO:本地振荡信号SLOI和SLOQ的频率
那么
fLO = f31/(2M)
=N.f34/(2M)
=f34'N/(2M) ......(2)
因而，通过改变分频比M、 N，可以通过预定的频率步阶在宽范围上改变本 地振荡频率fLO。 此外，假设
SRX:期望接收的接收信号 SUD:图像干扰信号 以及，为了简化，
SRX = ERX-sin①RXt
ERX:接收信号SRX的振幅
coRX = 2兀fRX
fRX:接收信号SRX的中心频率 SUD = EUD.sincoUDt
EUD:图像干扰信号SUD的振幅 UD = 2兀fUD
fUD:图像干扰信号SUD的中心频率 此外，关于本地振荡信号SLOI和SLOQ, SIX)I = ELO.sincoLOt SLOQ = ELOcoscoLOt
ELO:信号SLOI和SLOQ的振幅
coLO = 2兀fLO 然而，在这种情形下，如果 IF = 2兀flF
flF:中频。例如4至5.5MHz(根据广播系统而改变) 那么，在上外差的情况下， fRX = fLO - fIF fUD = fLO + flF
因而，从混频器电路211和21Q输出如下面给出的信号SIFI和SIFO。 具体地，纟是取信号SIFI和SIFQ SIFI =(SRX + SUD)x SLOI
=ERX.si腦RXt x ELO.sincoLOt + EUD.sintoUDt x ELO.sincoLOt =a(cos(coRX - coLO)t - cos(coRX + coLO)t} + (3{cos(coUD陽coLO)t - cos(coUD + coLO)t} SIFQ =(SRX + SUD)x SLOQ
=ERX.sincoRXt x ELO.coscoLOt + EUDsincoUDt x ELO.coscoLOt =a{sin(coRX + LO)t + sin(coRX - a>LO)t} + (3{sins(a)UD + coLO)t - sin(coUD - coLO)t} a = ERX.ELO/2 P = EUD-ELO/2
信号SIFI和SIFQ被^是供至相比于图像中频和声音中频的占用带宽(例 如，6至8MHz)具有宽频带的低通滤波器22。结果，低通滤波器22消除总和 角频率(coRX + coLO)和((dUD +①LO)的信号成分(以及本地频率信号SLOI和 SLOQ),并且从低通滤波器22提取
SIFI = a-cos(coRX - coLO)t +卩.cos(①UD隱coLO)t =a'cosa)IFt + p-cosa>IFt ......(3)
SIFQ = a-sin(coRX - coLO)t + P.sin(coUD - caLO)t =-a.sincoIFt + (3'sino)IFt ......(4)
然后，信号SIFI和SIFQ经由振幅相位才吏正电路23(在下文中描述)而祐二 提供至复带通滤波器(多相带通滤波器)24。该复带通滤波器24具有以下特性
(a) 其具有带通滤波器的频率特性；
(b) 其还具有相移特性，并将信号SIFI的相位偏移值(p(cp是任意值)；
(c) 类似地，其将信号SIFO的相位偏移另 一值(cp - 90。)；以及
(d) 其具有中心频率为频率fD和另一频率-fO的2带通特性，其中，该两
9个频率关于零频率相互对称，并且可以根据输入信号的相对相位而被选择。
因而，复带通滤波器24基于(b)和(c)项，将信号SIFQ的相位相对于信号 SIFI而延迟90。至
SIFI =a.cosooIFt +卩.coscoIFt ......(5)
SIFQ= -asin(coIFt - 90。)+卩.sin(o)IFt - 90。)
=a-cos IFt - J3-coccoIFt ......(6)
简而言之，在信号SIFI和信号SIFQ之间，信号成分(rcos①IFt具有相同的相 位，而信号成分p.coccoIFt具有4皮此相反的相位。
然后，将信号SIFI和SIFQ提供至对信号SIFI和信号SIFO进行相加的 电平校正放大器25，并且从电平校正放大器25提取如下面给出的信号SIF。
具体地，提取
SIF = SIFI + SIFQ =2a-coscoIFt
=ERX.ELOcoso)IFt ......(7)
提取的信号SIF仅仅是当上外差法系统接收接收信号SRX时的中频信号。并 且，该中频信号SIF不包含图像干扰信号SUD。注意，振幅相位校正电路23 校正信号SIFI和SIFQ的振幅及相位，从而充分地满足表达式(7)，即，从而 可以最小化图像干扰信号SUD。
此外，此时，电平校正放大器25校正信号SIF的电平，从而即使信号 SIFI和SIFQ的电平依据广播系统的差异而不同，下文中所述的AGC特性(尤 其是AGC的起始电平)也不会变化。
然后，中频信号SIF经由用于AGC的可变增益;^丈大器26并且进一步经 由用于截除直流成分以及用于混叠的带通滤波器27,而净皮输出至端脚T12。
因而，如果改变分频比M、 N,那么可以根据表达式(2)选择目标频率(频 道)，并且，如果根据广播系统来解调输出至端脚T12的中频信号SIF,那么 可以欣赏目标广播。
这样，根据本前端电路10，可以使用单片型IC来处理46至887MHz的 宽频范围。此外，可以以减少数目的部件来实现前端电路10，而不会恶化宽 频范围上的扰动特性。此外，单个前端电路10可以处理广播系统在数字广^番 和模拟广播之间的差异，或依据世界区域来处理广播系统的差异。
此外，降低了时钟信号的谐波的接收扰动，结果，提高了接收灵敏度。此外，由于可以在乂g FW"P^了由女哭「"夕々K"PTT M"咏古由'坎朝厶
"入
因此，可以将其形成为抗扰动强且几乎不会遭受扰动发生的PLL。此外，由 于仅调谐电路14A至14C分别与高频放大器13A至13C相连接，因此负载 轻，并且高频放大器13A至13C具有低失真特点。 [1-1-1] AGC的示例
AGV电压VAGC由下文中描述的基带处理电路形成，并且，该AGC电 压VAGC作为用于AGC的可变增益放大器26的增益的控制信号而经由端脚 T16被提供至用于AGC的可变增益放大器26。从而执行常规的AGC。
此外，例如，在目标接收信号SRX的电平过高、或接收信号SRX具有 混合于其之中的高电平扰动波信号的情况下，常规AGC不能对其进行处理。 因此，将低通滤波器22输出的信号SIFI和SIFQ提供至用于检测信号SIFI 和SIFO的电平在可变增益放大器26执行AGC之前是否超过预定值的电平 检测电路41 。并且，将该检测信号与端脚T16的AGC电压VAGC提供至加 法电路42,并将加法电路42的加法输出提供至用于形成延迟AGC电压 VDAGC的形成电路43。该延迟AGC电压VDAGC作为增益控制信号而祐二 4是供至高频放大器13A至13C,以侵—执行延迟AGC。
因而，由于可以根据期望接收信号的强度与不期望其接收的多个信号的 强度之间的D/U来执行优化AGC操作，因此，可以从数字广播与模拟广播 之中(或即使其相互混合)理想地接收期望的广播。用于^r测'调节的电压的示例
低通滤波器22输出的信号SIFI和SIFQ被提供至线性检测电路44,并 且经线性检测电路44检测和平滑，以便形成指示信号SIFI和SIFQ的电平的 直流电压V44，并将该电压V44输出至端脚T13。
当检测或调节前端电路10时，4吏用输出至端脚T13的直流电压V44。 例如，可使用直流电压V44来在宽频范围上检查输入信号(接收信号)的电平。 具体地，不同于经由窄带的中频滤波器而传递的输出，直流电压V44可被用 于直接检查关于从天线端脚Tll到混频器电路211和21Q的信号线的在宽带 上的衰减特性。
另一方面，当要调节天线调谐电路12A至12C、以及级间调谐电路14A 至14C时，如果对端脚Tll施加输入纟全测信号并且将待施加至端脚T16的 AGC电压VAGC固定为预定值，那么，可以根据直流电压V44的变化来执
ii行跟踪校正。此外，可以以数字数据执行前端电路10的功能调节和特性测量， 以便执行自动调节和自动测量。-[1-1-3]恒压电路
IC 10包含向其提供来自端脚T17的电源电压+VCC的恒压电路53。该
并且，所形成的固定电压被提供至IC IO的各电路。注意，可对恒压电路53 的输出电压进行微调。
因而，即使在从MOS-FET形成各电路的情况下，也可以把待提供至各 电路的电压设置得相当高，并且可以最大限度提升MOS-FET的性能。初始化
由于振幅相位校正电路23的校正量、复带通滤波器24的中心频率和通 带宽度、以及电平校正放大器25的增益需要遵循要接收的电视广播的广播系 统，所以它们是可变的，并可以从外部对它们进行设置。例如，复带通滤波 器24的中心频率可在3.8至5.5MHz的范围内变化，并且复带通滤波器24的 通带可在5.7至8MHz的范围内变化。
并且，在组装、从工厂出货或类似情况时，从端脚T18将电路23至25 的预设值写入非易失性存储器51。此外，类似地，还将用于跟踪调谐器12A 至12C和14A至14C的数据(用于精细调节调谐频率的数据)以及用于调节恒 压电路53的输出电压的数据从端脚T18写入非易失性存储器51。因而，可 以将各个电路的特性设置为立即可用于待接收的电视广播的广播系统。 4吏用时的才乘作
此外，当使用该IC10的接收机的电源加电时，非易失性存储器51的预 设值被复制到緩冲存储器52中，并且，所复制的预设值作为默认值而被分别 提供至电路12A至12C、 14A至14C、 23至25和53。
然后，如果用户选择频道，那么，经由端脚T19将其数据从用于系统控 制的微计算机(未示出)提供并存储至缓沖存储器52中一次，并且将所存储的 数据提供至切换电路11和15、调谐电路12A至12C、 14A至14C和可变分 频电路32和36。从而，选择了包含目标频道(频率)的接收频带，并且在所选 择的接收频带中选择目标频道。总结
对于图1中所示的前端电路10,可以接收如(A)至(C)项所示的频带46至887MHz中的电视广播。然后，此时，由于复带通滤波器24的中心频率和 通带宽度是可变的，因此前端电路10不仅可以处理日本的地面波数字电视广 播和地面波模拟信号电视广播，而且可以处理日本之外的数字电视广播和才莫 拟电视广播。基带处理电路的示例
图2示出基带处理电路的示例，其用于处理前端电路IO输出的中频信号 SIF,以输出彩色图像信号和声音信号。具体地，参考图2，点划线围绕的部 分60表示以单片型IC的形式而形成为IC的基带处理电路。此外，该IC(基 带处理电路)60具有用于外部连接的端脚T61至T67。
并且，将前端电路10的端脚T12输出的中频信号SIF从端脚T61提供 至将其A/D转换为数字中频信号的A/D转换器电路61。通过滤波器62,从 数字中频信号SIF中消除不需要的频率成分。
然后，当接收数字电视广播时，将来自滤波器62的数字中频信号SIF提 供至解调和提取基带的数字信号的解调电路63。该解调输出被提供至将其转 换为校正了误差的数据流的误差校正电路64。该数据流被输出至端脚T62。 因而，如果根据其广播系统来解调端脚T62的信号，那么，可以获得原始的 彩色图像信号和声音信号。
另一方面，当接收模拟电视广播时，将来自滤波器62的数字中频信号 SIF提供至提取数字图像中频信号的图像中频滤波器71。在通过重像消除电 路72从其之中消除重像成分之后，该信号被提供至解调数字彩色图像信号的 解调电路73。然后，将该数字信号提供至将其D/A转换为模拟彩色图像信号 的D/A转换器电路74,并且将该彩色图像信号输出至端脚T63。
此外，当接收模拟电视广播时，将来自滤波器62的数字中频信号SIF提 供至提取数字声音中频信号的声音中频滤波器81。该信号提供至解调数字声 音信号的解调电路82。然后，将该数字声音信号提供至将其D/A转换为左右 声道声音信号的D/A转换器电路84。那些声音信号被输出至端脚T64和T65。
此外，由AGC电压形成电路91形成AGC电压VAGC，并且将该AGC 电压VAGC输出至端脚T67,并提供至前端电路10的端脚T16。从而，如上 文所述那样执行常规AGC和延迟AGC。
此外，时钟形成电路92形成预定频率的时钟，并且将该时钟提供至基带 处理电路60的各部件，并且，经由端脚T66以及进一步经由前端电路10的
13端脚T14而将其提供至信号形成电路34。
-因而，减小了时钟信号的谐波等造成的接收扰动，结果，提高了接收灵 敏度。高频级的具体示例
图3示出了从前端电路10的切换电路11至切换电路15的高频信号系统 的示例。注意，将该高频信号系统也形成为平衡型的高频信号系统。
具体地，天线ANT的接收信号在经平衡-不平衡变换器(balun)BLN转换 为平衡的接收信号之后而经由端脚Tll、 Tll被提供至切换电路11。虽然在 下文中描述了具体示例，但是可以与如图1中所看到的那样同等地形成切换 电路ll,并选择性地将经由端脚Tll、 Tll而向其提供的接收信号提供至天 线调谐电路12A至12C。
在这一点上，切换电路11在其第一输出端子TA与高频放大器13A的输 入端子相连接，并且天线调谐电路12A与在切换电路11的第一输出端子TA 和高频放大器13A的输入端子之间的信号线并联连接。在这种情形下，形成 调谐电路12A,以使得调谐线圈L12A经由端脚而外部连接至IC 10,并且调 谐电容器C12A内置于IC10中。注意，如下文中所述，电容器C12A的电容 随着数字数据而改变，以改变调谐频率。
此外，高频放大器13A的输出端子经由调谐电容器C143和C144而与输 入緩冲器电路15A的输入端子相连接，并且，调谐线圈L141和调谐电容器 C141与高频放大器13A的输出端子并联连接。同时，调谐线圈L142和调谐 电容器C142与输入緩冲器电路15A的输入端子并联连接。因此，以双调谐 形式形成了级间调谐电路14A。
注意，此时，线圈L141和L142经由端脚与IC 10外部连4妄。此外，电 容器C141和C142内置于IC 10中，并且其电容随着数字数据而变化，以改 变调谐频率。这样，形成了(A)项中所示的VL频带的高频级。
同时，切换电路11的第二输出端子TB与高频放大器13B的输入端子相 连接，并且，天线调谐电路12B与切换电路11的第二输出端子TB和高频放 大器13B的输入端子之间的信号线并联连接。
此外，高频放大器13B的输出端子与输入緩冲器电路15B的输入端子相 连接，并且，调谐线圏L14B和调谐电容器C14B与高频放大器13B的输出 端子和输入緩冲器电路15B的输入端子之间的信号线并联连接，以形成级间调谐电路14B。注意，此时，线圈L12B和L14B经由端脚与IC IO外部连才妻， 同时电容器C12B和C14B内置于IC10中，并且，其电容随着数字数据而变 化，以改变调谐频率。这样，形成了(B)项中所示的VH频带的高频级。
此外，切换电路11的第三输出端子TC经由高频放大器13C而与输入緩 冲器电路15C的输入端子相连接，并且高频放大器13C的输入端子与天线调 谐电路12C并联连接，同时，级间调谐电路14C与输入緩冲器电路14C的输 入端子并联连接。在这种情形下，配置调谐电路12C，以使得调谐线圈L12C 经由端脚而与IC IO外部连接，同时调谐电容器C12C内置于IC 10中。同时， 配置调谐电路14C，以使得调谐线圈L14C经由端脚而与IC IO外部连接，同 时调谐电容器C14C内置于IC 10中。以此方式形成了(C)项中所示的U频带 的高频级。
然后，输入緩冲器电路15A至15C的输出端子公共连接至节点P15、P15， 并且连接至混频器电路21I和21Q的输入端子。此外，将来自形成电路43的 延迟AGC电压VDAGC提供至高频放大器13A至13C。
此外，将来自緩冲存储器52的接收频带切换信号SBAND提供至切换电 路11,并且，将该切换信号SBAND作为输入緩冲器电路15A至15C的操作 的允许/禁止的控制信号而提供至输入緩冲器电路15A至15C，从而，以与切 换电路11的切换连锁的关系来控制输入緩冲器电路15A至15C。简而言之， 根据输入緩冲器电路15A至15C形成切换电路15。
对于如上所述的这种配置，例如，在以切换信号SBAND选择(A)项中所 示的VL频带的接收的情况下，将接收信号从切换电路11提供至调谐电路 12A，并且允许输入缓冲器电路15A的操作。然而，未将接收信号提供至调 谐电路12B和12C，并且此外，禁止了输入缓冲器电路15B和15C的操作。
因而，允许接收(A)项中所示的VL频带，并且将调谐电路12A和14A 选择的频道(频率)输出至节点P15、 P15,并且将其才是供至混频器电路211和 21Q。并且，关于(B)和(C)项的接收频带，也执行了类似的操作。
这样，对于图3中所示的高频级，选择了(A)至(C)项的接收频带，并且 可以选择所选接收频带中的频道。并且，在这种情形下，由于仅调谐电路14A 至14C分别与高频放大器13A至13C相连接，因此负载较轻，并且，高频放 大器13A至13C提供了4氐失真。根据本发明的切换电路的示例
15[3-1]具体示例(部分1)
图4A示出根据本发明的切换电路110的示例v该切换电路110可用来 改变切换电路11或调谐电路12A至12C和14A至14C的可变电容器C12A 至C12C、 C141至C144、 C14B和C14C的电容。
具体地，参考图4A，切换电路110在其高压侧的输入端子T1经由电容 器Cll而与N沟道M0S-FET(Q11)的漏极(或源极)相连接，并且FET(Q11)在 其源极(漏极)与该高压侧的输出端子T2相连接。此外，电容器R11连接在输 出端子T2与地端子T0之间，控制电压VG被提供至FET(Q11)的栅极，并且， FET(Q11)在其背栅极与其源极(或漏极)相连接。
此外，控制电压VG被提供至反相器Q12，并且，反相器Q12在其输出 端子经由电阻器R12而与FET(Q11)的漏极相连接。注意，反相器是由以互补 连接方式连接的MOS-FET形成的，并且向其提供预定的操作电压+VDD。同 时，电容器Cll具有最小电容，该最小电容允许由切换电路110控制其导通/ 关断的输入信号以该输入信号的最低频率、最小损耗地通过电容器Cll。此 外，在信号被多个切换电路110分配的情况下，它们并联连接在端子Tl和 T0之间。
图5A示出了在IC中形成切换电路HO的情况下的FET(Q11)的结构的示 例。具体地，图5A的左侧示出了 N沟道FET的结构，而右侧示出了 P沟道 FET(在下文中描述)的结构。在N沟道FET中，在P型衬底101上形成如同 岛那样的N型绝缘层102,并且在绝缘层102中形成P型区域103。此外， 此时，在绝缘层102中形成N+区域104，并且，将反偏压+VN提供至N+区 域104,以使得将P型区域103与衬底101绝缘。
此外，在P型区域103中形成N+型区域105和106,将漏极端子D和源 极端子S引出，并且在区域105和区域106之间的衬底上形成绝缘层107。 在绝缘层107的表面形成4册极电极108,并将栅极端子G引出。此外，在区 域103中形成P+区域109,并且从该P+区域109中引出背栅极端子BG。
同时，在P沟道FET中，在P型衬底101上形成N型区域123,在N 型区域123中形成P+型区域125和126,并将漏极端子D和源极端子S引出。 此外，在区域125和区域126之间形成绝缘层127，并在绝缘层127的表面 形成栅极电极108，并将栅极端子G引出。此外，在N型区域123中形成P十 区域129，并且从该P+区域129中引出背栅极端子BG。对于如上所述的这种配置，如图5B中看到的那样，在控制电压VG例 如为3V的情况下-,FET(Q11)导通，因此，经由FET(Q11)将提供至输入端子 Tl的输入信号提取至端子T2。注意，此时，由于VG=3V被提供至反相器 Q12，因此反相器Q12的输出端子具有地电位，并且电阻器R12经由反相器 Q12而接至地。
另一方面，如图4C中看到的那样，在控制电压VG例如为0V的情况下， 由于FET(Q11)呈现关断状态，因此提供至端子T1的输入信号被FET(Q11)阻 断，而不会被提取至端子T2。
并且，在此种情况下，同样如图5A中所示，由于在FET(Q11)中的区域 103和区域105与106之间提供了PN结，因此如上文所述那样，在背栅板和 漏极与源极之间产生了寄生二极管DPR、 DPR(如图5B中所示)。因此，在提 供至切换电路110的输入信号的电平为高的情况下，假定寄生二极管DPR、 DPR是导通的。
然而，在图4A中所示的切换电路110中，当FET(Q11)关断时，VG=0, 并且，也如图4C中所示，反相器Q12的输出端子的电位变为VG=(3V),并 且电阻R12连接在此处。因而，由于以控制电压VG(-3V)将寄生二极管DPR 反向偏置，因此，即使向切换电路110提供较大振幅的输入信号，寄生二极 管DPR也完全不导通。
结果，到端子T1的输入信号仅在其负半周期中流向寄生二极管DPR， 并且输入信号不会变形，因此，提供至另一切换电路的输入信号完全不会变 形。
注意，当FET(Q11)导通时(图4B),由于寄生二极管DPR被FET(Qll) 的导通电阻旁路，因此不会出现问题。
这样，对于切换电路IO,当FET(Q11)截止时，输入信号不会变形，并 且，即使在FET(Q11)导通的情况下也不会出现问题。
此外，如同图IO的切换电路那样，不需要负偏置电压，并且不需要以从 地电位起的正方向来偏置FET(Q11)的漏极或源极、以使背栅极达到相对的负 电位。此外，所需电压可低于反相器Q12的操作电压+VDD,并且允许以低 电压工作。具体示例(部分2)
图6示出根据本发明的切换电路110的另一示例。在该情形下，对于更大振幅的输入信号，同样抑制了失真的出现。
具体地，在本示例中，输入端子Tl经由电容器Cll并进一步经由N沟 道FET(Q11)的漏极-源极路径而与高压侧的输出端子T2相连接，并且，电阻 器Rll与该端子T2及地端子T0相连接。此外，控制电压VG经由电阻器 R13而被提供至FET(Q11)的栅极，并且，FET(Q11)的背栅极与源极相连接。
此外，控制电压VG被提供至反相器Q12,并且，反相器Q12在其输出 端子上经由电阻器R12而与FET(Q11)的漏极相连接。注意，向反相器Q12 提供所述预定操作电压+VDD。
此外，电容器C12和C13与FET(Q11)的漏极和源极、及栅极相连接， 并且，反相器Q12在其输出端子与N沟道FET(Q12)的栅^L相连接。FET(Q13) 在其漏极与FET(Q11)的栅极相连接，并且在其源极与端子T0相连接。
注意，电容器Cll具有使得由切换电路110控制其导通/关断的输入信号 以该输入信号的最低频率、最小损耗地通过电容器Cll的最小电容。
利用如上所述的这种配置，与如图4的情况相类似地，利用控制电压VG 来控制FET(Qll)导通/关断，并且，响应于该导通/关断操作而控制端子T2的 信号导通/关断。
并且，当FET(Q11)关断时，由于VG二O，因此FET(Q13)响应于反相器 Q12的输出而导通，因而，来自反相器Cll的信号完全不会经由电容器C12 和C13而^皮输出至输出端子T2。
此外，当FET(Q11)关断时，虽然存在输入信号可能经由漏极与背栅极之 间的接合电容而泄漏至输出侧的可能性，其中
rl3: FET(Q13)的导通电阻，
Cd:当FET(Q11)关断时，漏极与背栅极之间的接合电容，以及 RL: FET(Q11)的负载的阻抗 但是，如果将其设置为满足 C12'rl3 -Cd.RL
那么可以将泄漏信号旁路，并且，可以将切换电路110充分地关断。
另一方面，当FET(Q11)导通时，由于FET(Q13)响应于反相器Q12的输 出而关断，因此FET(Q11)的栅极具有与经由电容器C12和C13的源极和漏 极的电位相等的交流电位，因而，FET(Q11)的导通电阻完全不会被通过其的 输入信号改变，而是被固定。因此可以抑制失真的出现。根据实验，可以将输入高功率时的失真因子降低至大约5至8%，将二级失真中的失真因子成功 地降低至1/2，并且将三级失真中的失真因子成功地降低至1/10。
注意，在该切换电路110中，可仅提供电容器C12和C13中的一个。在 这种情形下，才艮据所需性能来确定应该连接电容器C12和C13中的哪一个。
|>3]具体示例(部分3)
在图6的切换电路110中，当从端子的输入信号查看时，电阻器R12变 为负载的一部分，并且出现损耗。在这种情形下，当从输入信号查看时，如 果电阻器R12具有大约等于原始负载阻抗10 0倍的电阻，那么可以忽略电阻 器R12。然而，在并联连接很大数目的切换电路110的输入端子Tl的情况下， 由于并联连接了很大数目的电阻器R12,因此需要电容器R12具有较高值的 电阻。例如，在并联连接10个切换电路110的输入端子T1的情况下，需要 将电阻器R12的值设置为切换电路110的原始输入阻抗的大约1000倍。然而， 在以这种方式设置电阻值的情况下，电阻器R12在IC中占据的面积变得很大， 这是不利的。
因此，在图7中所示的示例中，由P沟道MOS-FET(Q14)和N沟道 MOS-FET(Q15)实现图6的切换电路110中的电阻器R12。
具体地，在这种情形下，FET(Q14)在其漏极与FET(Q11)的漏极相连接， 并且FET(Q14)在其源极及背栅极与FET(Q15)的源极相连接。此外，FET(Q15) 在其漏极与电源+VDD相连接，并且在其背4册极与地端子T0相连接。然后， 将控制电压VG提供至FET(Q14)的栅极，并且，将反相器Q12的输出提供至 FET(Q15)的栅极。
对于如上所述的这种配置，与如图4的情况相类似地以控制电压VG来 控制FET(Qll)导通/关断，并且，响应于FET(Qll)的导通/关断才喿作来导通/ 关断端子T2的信号。
并且，当FET(Q11)导通时(当VG=3V时)，FET(Q14)根据控制信号VG 而关断，此外，FET(Q15)根据反相器Q12的输出而关断。注意，同样如图5B 中所示，FET(Q14)和FET(Q15)的寄生二极管DPR、 DPR具有彼此相反的极 性，因此，即使输入信号的振幅很大，其也完全不会导通。
另一方面，当FET(Q11)关断时(当VG二0V时)，与上文中所述情况下的 FET状态相反，FET(Q14、 Q15)呈现导通状态。然而，由于FET(Q11)导通， 因此FET(Q15)的源极电位(即，电压(+VDD - VTH)(VTH是取决于电路的泄漏电流的电压)^皮提供至FET(Q11)的漏极。
然后，当提供了输入信号并且FET(Qil)的漏极电位在该输入信号的负半 周期内下降时，FET(Q15)呈现导通状态，并且对电容器Cll和C12等充电。 然而，由于FET(Q15)为小尺寸的N沟道MOS-FEF且以高速高频地工作、并 且仅该器件的泄漏电流变为负载，因此在这种情形下出现的失真比FET(Q 11) 的寄生二才及管DPR、 DPR导通时出现的失真小。
因而，可以以小的失真来接通/关断输入信号，而不需要占用4艮大面积的 电阻器R12。具体示例(部分4)
在图8中,分别由三个切换电路IIA至11C实现图1和图3中的切换电 路11,并且由[3-1]至[3-3]中所述的切换电路110实现切换电路IIA至IIC。 注意，在本示例中，以平衡型的方式形成切换电路11A至IIC(切换器110至 110)与信号线。
具体地，参考图8,端脚Tll、 Tll经由电容器Cll、 C11而与N沟道 FET(Qll、 Qll)的漏极(或源极)相连接，并且FET(Qll、 Qll)在其源极(或漏 极)与切换电路ll的输出端子TA、 TA相连接。注意，如图3中看到的那样， 输出端子TA、 TA具有与其相连的天线调谐电路12A，并且与高频放大器13A 的输入端子相连接。
此外，电阻器R13、 R13串联连接在FET(Qll、 Qll)的栅极之间，并且， N沟道FET(Q13、 Q13)的漏极-源极路径连接在FET(Qll、 Qll)的栅极与地之 间。此外，FET(Qll、 Qll)在其背栅极与FET(Q13、 Q13)的源极相连接，并 且FET(Q13、 Q13)在其栅极经由电阻器R12、 R12与FET(Q11、 Qll)的漏极 相连接。
此外，电阻器Rll、 Rll连接在FET(Qll、 Q12)的源极与地之间，并且， 预定电容的电容器C13、 C13连接在FET(Q11、 Qll)的源极和栅极之间。
此外，由与上述(A)至(C)项相对应的切换信号SWA至SWC形成从緩冲 存储器52输出的接收频带的切换信号SBAND,并且，它们之中的切换信号 SWA作为控制电压VG被提供至电阻器Rll、 Rll的连接中点，且经由互补 连接的FET(Q121、 Q122)所形成的反相器Q12而被提供至FET(Q13、 Q13) 的栅极。此外，还与切换电路11A相类似地形成切换电路11B和11C,并且， 向其提供切换信号SWB和SWC。注意，电容器Cll、 Cll具有最小电容，该最小电容允许由切换电路控
制其导通/关断的接收信号SRX以该接收信号的最低频率、最小损耗地通过 电容器Cll。
利用如上所述的这种配置，对应于从緩冲存储器52输出的用于接收频带 的切换信号SBAND(SWA至SWC),切换电路11A至11C之一的FET(Qll、 Qll)导通，同时其它切换电路的FET(Qll、 Qll)截止。因此，对应于切换信 号SBAND，将提供至输出端子Tll、 Tll的接收信号SRX输出至输出端子 TA、 TA至TC、或TC。因而，切换电路11A至11C作为用于接收频带的切 换电路ll来工作，并且实现了接收频带的切换。
并且，如上所述，同样在接收信号SRX的电平为高的情况下，可以消除 伴随FET(Qll、 Qll)出现的寄生二极管DPR、 DPR的影响。具体示例(部分5)
图9图示与图7的切换电路110相类似的切换电路的调谐电路12A至12C 和14A至14C的调谐电容器的电容的变化的情况。注意，在该示例中，可以 以(N+1)位的数字数据b0至bn来改变端子Tl和端子T2之间的电容CVR。
具体地，电容器CAP连接在端子T1和T2之间，并且，电容器CO和 FET(Qll)的漏极-源极串联连接。该FET(Q11)与图7的切换电路110相类似 地形成切换电路IIO,并且，经由电阻器R13将用于控制电容CVR的数字数 据的LSB(bO)提供至FET(Qll)的栅极。此外，预定值的电容器C13连接在 FET(Q11)的栅极和源极之间，并且，FET(Q11)在其背栅极与其源极相连接。
此外，P沟道MOS-FET(Q14)的漏极-源极路径与N沟道MOS-FET(Q15) 的源极-漏极路径的串联电路连接在FET(Q11)的漏极与地端子T0之间。并且， 将用于控制的数字数据的LSB(bO)提供至FET(Q14)的栅;f及，并且将反相器 Q12的输出提供至FET(Q15)的栅极。注意，FET(Q14)在其背栅极与其源极相 连接，并且将反相器Q12的操作电压+VDD提供至FET(Q15)的背栅极。
以这种方式形成了切换电路110。此外，与切换电路110相类似地形成 切换电路111至lln,并且电容器Cl至Cn和切换电^各111至lln的串联电 路并联连接在端子T1和端子T2之间。注意，将用于控制的数字数据的位bl 至bn(MSB)分别提供至切换电路111至lln。
此外，在这种情形下，将电容器CO至Cn的值设置为
Ci = C0x2i ......(8)(i = 0至n)
注意，作为示例7在调谐电路12A至12C和14A至14C的可变电容器 的情况下，n=8,而在复带通滤波器24的可变电容器C31和C32的情况下， n=7。
对于上述这种配置，例如，在切换电路110中的b0^ "H"的情况下， FET(Q11)呈现导通状态，并且电容器C0连接在端子T1和端子T2之间。然 而，当bO- "L"时，FET(Q11)呈现关断状态，并且电容器CO未连接在端子 Tl和端子T2之间。
因而，当b0= "L"时，
CVR=CAP 而当b0= "H"时，
CVR = CAP + C0
并且，同样在切换电路111至lln中，利用位bl至bn执行类似的操作。 因此，如果所有的数字凄t据bO至bn均为"H"，那么
CVR = CAP + CO + CI + C2 +......+ Cn
然后，由于FET(QO)至(Qn)的导通-关断状态对应于位bO至bn的"H"和"L" 而呈现2n+1个组合，因此电容CVR可以在从CVR = CAP到 CTTL-CAP+C0x(2n"-1)的范围上、以电容器CO为单位在2n+1个步阶变化。
因而，图9的电路用作这样的可变电容器其中，可以以数字数据bO 至bn将端子Tl和端子T2之间的电容CVR以必要的变化量CO改变为任意 电容。结果，该电路可以用作用于对调谐电路12A至12C和14A至14C进 行调谐的可变电容器C12A至C12C、 C141至C144、 C14B和C14C。尤其在 图3中所示的双调谐电路14A中，虽然用于调谐的可变电容器C143和C144 是浮空型的，但是图9的电路可以处理这种浮空。
此外，在复带通滤波器24、振幅相位校正电路23等中，图9的电路同 样可以用作可变电容器，并且，可以利用数字数据来设置或调节该特性。结论
可以以下列方式概况上述的切换电路。具体地，
(11) 即使提供了具有大振幅的输入信号，也可以抑制源自用于切换的FET 或寄生二极管的失真的产生。
(12) 可以降低由于用于切换的FET的导通电阻(漏极-源极电阻)的特定线性度而产生的失真。
(13) 由于MOS-FET的耐压，可以以低于才喿作电压的电压来工作，并且不 需要高压或相反极性的电压来作为电源电压。
(14) 当用于切换的FET关断时，由于向该FET的寄生二4及管施加了高的 反向偏置，因此电容减小。
(15) 由于输入容量很小，因此即使在并联连接多个切换电路以选择性地 分配高频信号的情况下，并联连4妄的影响也很低。
(16) 同样在并联连接了很大数目的切换电路以将切换电路形成为IC的情 况下，不需要很大的面积，并且，可以容易地将输入信号选择性地分配至多 个电路。
(17) 由于可以抑制奇数阶的失真，因此三级互调失真变得很小，并且由 于寄生电容也很小，因此该切换电路适用于高频信号的分配电路。其它
上面，也可以在彼此相反的信号SIFI和SIFQ中使用本地振荡信号SLOI 和SLOQ以及复带通滤波器24以设置接收信号SRX的中频信号成分的相位， 并且将图像干扰信号SUD的中频信号成分的相位设置得彼此相同。在这种情 况下，如果在信号SIFI和信号SIFQ之间执行减法，那么可以获得接收信号 SRX的中频信号SIF。
具体地，应该在信号SIFI和SIFQ中设置本地振荡信号SLOI和SLOQ 的相位关系以及复带通滤波器24的相移，以使得接收信号中的中频信号成分 与图像干扰信号中的中频信号成分可具有彼此相反的相位，以便对信号SIFI 和SIFQ #^于相加或相减。
此外，还可以反转复带通滤波器24和振幅相位校正电路23的连接位置。
此外，如果放大器25从表达式(5)中减去表达式(6)，那么
SIF = SIFI - SIFQ =2(3'coscoIFt
=EUD.ELO.coscoIFt ......(9)
并且，可以提取图像干扰信号SUD。因此，振幅相位校正电路23可校正信 号SIFI和SIFQ的振幅与相位，从而可以最小化图像干扰信号SUD。 [缩写词列表]
A/D:才莫拟到数字(Analog to Digital)AGC:自动增益4空制(Automatic Gain Control)
D/A:数字到模拟(Digital to Analog)
D/U:期望与不期望的比率(Desire to Undesire ratio)
FET:场效应晶体管(Field Effect Transistor)
IC:集成电路(Integrated Circuit)
LSB:最低有效位(Least Significant Bit)
MOS:金属氧化物半导体(Metal Oxide Semiconductor)
MSB:最高有效位(Most Significant Bit)
NTSC:国家电3见系统委员会(National Television System Committee) PAL:逐行倒相(Phase Alternation by Line) PLL:锁相环(Phase Locked Loop)
SECAM:顺序与存A者彩色电一见系统(Sequential a Memoire Color Television System)
VCO:压控振荡器(Voltage Controlled Oscillator)
权利要求
1.一种切换电路，其中第一端子经由电容器而与MOS-FET的漏极(或源极)相连接，其中MOS-FET的背栅极被分离；该MOS-FET在其源极(或漏极)与第二端子相连接；该背栅极与该源极(或漏极)相连接；控制电压被提供至该MOS-FET的栅极；以及经由电阻元件，将具有与该控制电压的极性相反的极性的电压提供至该漏极。
2. 如权利要求1所述的切换电路，其中 经由不同的电阻元件，将该控制电压提供至该栅极，以及不同的电容器连接在该漏极和该源极中的至少一个、与该栅极之间。
3. 如权利要求2所述的切换电路，其中，所述切换电路进一步包括不同 的FET，当该MOS-FET关断时，该不同的FET将该MOS-FET的栅极接地。
4. 如权利要求2所述的切换电路，其中， C12:该不同的电容器的电容，rl3:该不同的FET的导通电阻，Cd:当该MOS-FET关断时，连接在该漏极和该背栅极之间的连接电容，以及RL:该MOS-FET的负载的阻抗， 将其间的关系设置为 C12-rl3-Cd.RL。
5. 如权利要求1所述的切换电路，其中，所述电阻元件是以互补连接的 方式彼此连接的一对FET。
6. —种IC,其中多个切换电路各自被配置为使得第一端子经由电容器而与MOS-FET的漏极(或源极)相连接，其中，该MOS-FET的背4册极被分离；该MOS-FET在其源极(或漏极)与第二端子相连接； 该MOS-FET在其背栅极与该源极(或漏极)相连接；控制电压被提供至该MOS-FET的4t极；以及经由电阻元件将具有与该控制电压的极性相反的极性的电压提供 至该漏才及；该第一端子被公共连4^;切换该多个切换电路中的控制电压，以使得选择性地将输入至该第一端 子的信号输出至该多个切换电路的第二端子。
7. —种可变电容器电路，其中 多个切换电路各自被配置为使得第一端子经由电容器而与MOS-FET的漏极(或源极)相连接，其中， 该MOS-FET的背栅极被分离；该MOS-FET在其源极(或漏极)与第二端子相连接；该MOS-FET在其背栅极与该源极(或漏极)相连接；控制电压被提供至该MOS-FET的栅极；以及经由电阻元件将具有与该控制电压的极性相反的极性的电压提供 至该漏纟及；并且多个切换电路在该第一端子和该第二端子之间并联连接； 切换该多个切换电路中的控制电压，以切换该第一端子和该第二端子之 间的电容。
8. 根据权利要求7所述的可变电容器电路，其中 对于每个切换电路，该电容器的值加倍。
全文摘要
公开了切换电路、可变电容器电路及其IC。第一端子(T1)经由电容器(C11)而与背栅极被分离的MOS-FET(Q11)的漏极(或源极)相连接。该MOS-FET(Q11)在其源极(或漏极)与第二端子(T2)相连接。背栅极与源极(或漏极)相连接。控制电压(VG)提供至该MOS-FET(Q11)的栅极，以及经由电阻元件(R12)将具有与该控制电压(VG)的极性相反的极性的电压提供至该漏极。
文档编号H03K17/687GK101578766SQ20078004837
公开日2009年11月11日 申请日期2007年10月5日 优先权日2006年12月26日
发明者冈信大和 申请人:索尼株式会社