图像显示器件及其驱动方法

专利名称：图像显示器件及其驱动方法
技术领域：
本发明涉及到图像显示器件的一种驱动方法，数字视频信号被输入到图像显示器件中，并涉及驱动方法所用于的一种图像显示器件。本发明还涉及到采用此图像显示器件的电子器件。
背景技术：
近年来，已经积极地开展了采用多晶硅膜作为有源层的薄膜晶体管(TFT)的研发。在采用多晶硅膜的TFT中的迁移率比采用非晶硅膜的TFT的迁移率高二个数量级。于是，即使为了微加工而减小了TFT的栅宽度，电流数值也足以使电路安全地工作。因此，能够实现面板系统(system-on-panel)，其中有源矩阵平板显示器中的象素部分及其上的驱动电路被集成的同一个衬底上。
若实现了面板系统，则由于减少了显示器的装配步骤和测试步骤的数目而能够降低成本，并能够使平板显示器小型化和清晰度高。
顺便说一下，图像显示器件的驱动电路包括采用模拟视频信号的驱动电路和采用数字视频信号的驱动电路。在采用数字视频信号的驱动电路的情况下，数字系统广播的波能够被原封不动地输入到驱动电路而无须转换成模拟信号。驱动电路能够被用于新近的数字广播，因而是有前景的。
图20示出了作为一种用数字视频信号驱动的有源矩阵图像显示器件的有源液晶显示器件的一般结构。如图20所示，液晶显示器件包含信号线驱动电路9001、扫描线驱动电路9002、象素部分9003、信号线9004、扫描线9005、象素TFT9006、液晶盒9007等。每个液晶盒9007包括象素电极、反电极、以及提供在象素电极与反电极之间的液晶。
图21示出了信号线驱动电路9001的详细结构。图22是图21所示信号线驱动电路的时间图。此处将描述具有k(水平)×l(垂直)个象素的图像显示器件的例子。为了便于描述，数字视频信号为3位的情况将作为例子。但实际的图像显示器件的位数不局限于3。图21和22还指出了采用具体数值k＝640的情况。
一般的信号线驱动电路主要包括移位寄存器9100、第一和第二存储电路组9101和9102、以及D/A转换电路组9103。移位寄存器9101具有多个延迟型触发器(DFF)。而且，第一存储电路组9101和第二存储电路组9102分别具有多个第一存储电路和多个第二存储电路。注意，在图21中，第一锁存器(LAT1)被用作第一存储电路，而第二锁存器(LAT2)被用作第二存储电路。D/A转换电路组9103包括多个D/A转换电路(DAC)。
在移位寄存器9100中，输出信号脉冲根据信号线驱动电路的输入时钟信号(S-CLK)和信号线驱动电路的起始脉冲(S-SP)而被相继移位。第一存储电路组9101与移位寄存器9100的输出信号同步地连续存储数字视频信号。第二存储电路组9102与锁存脉冲同步地存储第一存储电路组9101的输出。D/A转换电路组9103将第二存储电路组9102的输出信号转换成模拟信号。
以下描述上述信号线驱动电路的更详细的结构和工作。由于水平方向象素的数目是“k”，故上述移位寄存器9100的DFF的级数(对应于图21所示DFF数目)变为k+1。如图22所示，作为移位寄存器的输出信号的各个控制信号(图21中的SR-001至SR-640)具有一周S-CLK移位了的脉冲。控制信号(SR-001至SR-640)被直接输入到第一存储电路组9101的第一锁存器(LAT1)，或通过缓冲器被输入到其中。
第一锁存器(LAT1)与控制信号同步地存储输入的3位(D0至D2)数字视频信号。当从移位寄存器9100输出的控制信号的脉冲被与一行的象素数目“k”相同的项数移位时，对应于一行象素的数字视频信号被存储在第一锁存器(LAT1)。于是就需要3(数字视频信号的位数)×k(水平方向的象素数目)个第一锁存器(LAT1)。
接着，在回扫周期中，第二存储电路组9102的第二锁存器(LAT2)响应于输入的锁存脉冲(LP)而工作，且已经被存储在第一锁存器(LAT1)中的数字视频信号(图21和22中的L1-001至L1-640)，被存储在第二锁存器(LAT2)中。于是同样需要3×k个第二锁存器(LAT2)。注意，在图21中借助于指明各个独立于位数的对应的象素的数目而指明了参考号L1-001至L1-640。
当回扫周期过去而下一个水平扫描周期开始时，移位寄存器9100再次开始工作并输出控制信号。于是开始对第一锁存器(LAT1)输入数字视频信号(D0至D2)。另一方面，已经被存储在第二锁存器(LAT2)中的数字视频信号(L2-001至L2-640)，被D/A转换电路组9103的D/A转换电路(DAC)转换成模拟信号，并作为模拟视频信号被输入到各个源信号线(S1至S640)。当各个象素的象素TFT被开通时，此模拟视频信号被写入到液晶盒的象素电极。
图像显示器件利用上述操作而执行图像显示。
执行上述操作的数字系统驱动电路的缺点是占据的面积比模拟系统驱动电路占据的面积大得多。数字系统的优点是只要用二进制状态“Hi”和“Lo”就能够表示信号。但需要大量的数据，为了处理数据就需要大量的电路元件。于是无法抑制驱动电路在衬底上占据的面积的增大，这成为图像显示器件小型化的一大障碍。
而且，近年来象素数目和象素高清晰度提高的目的在于明显增加待要处理的信息量。但可以预见的是，包括在驱动电路中的电路元件的数目也随象素数目的增加而增加，驱动电路的面积就增加。
下面用象素数目和标准名称来表示通常用于计算机中的显示分辨率的例子。

例如，假设在SXGA标准中位数是8。在这种情况下，当在上述常规驱动电路中提供1280个信号线时，需要10240(8×1280)个第一存储电路和10240(8×1280)个第二存储电路。而且，诸如高清晰度电视(HDTV)之类的高清晰度电视接收机变得非常普及，故不仅在计算机领域中，而且在声像领域中都需要高清晰度图像。美国开始了地面数字广播。日本也进入了数字广播时代。在数字广播中，象素数目为1920×1080的标准是稳固的，因此，加速驱动电路的小型化是所希望的。
但如上所述，信号线驱动电路占据的面积很大，这阻碍了图像显示器件的小型化。

发明内容
为了解决上述问题，本发明的目的是提供一种技术来减小信号线驱动电路占据的面积，这对于小型化是非常有好处的。
根据本发明，考虑到上述问题，信号线驱动电路中的存储电路和D/A转换电路被共用于n(n是等于或大于2的自然数)个信号线。一个水平扫描周期被分成n个周期，而在各个被分割的周期中，存储电路和D/A转换电路分别对不同的信号线执行处理。于是，在一个水平扫描周期中能够将视频信号输入到所有的信号线。因此，信号线驱动电路中的存储电路数目和D/A转换电路数目能够被减少到常规例子中的n分之一。
而且，根据本发明，在每个水平扫描周期或每多个水平扫描周期都改变视频信号到n个信号线的输入顺序。
使相邻的信号线直接或间接形成电容性耦合。于是，当视频信号被写入一个信号线时，相邻于此信号线的信号线所保持的电位就受到影响并被改变。换言之，其中写入了第一视频信号的信号线受到其中稍后写入视频信号的信号线的写入的影响，于是易于改变。
因此，当输入视频信号的顺序被固定时，只有特定信号线的电位才总是明显偏离于理想数值。就相对灰度的表示而言，连接到其中电位被改变的信号线的象素总是不同于连接到另一个信号线的象素。于是，平行于信号线的垂直条纹就被人眼视觉识别。
然而，根据本发明，由于被水平方向写入电位调制的象素的位置每个预定周期(具体地说是每个水平扫描周期或每多个水平扫描周期)都被改变，故垂直条纹难以被人眼视觉识别。
注意，视频信号输入其中的信号线的顺序可以随机设定或按预定规则设定。而且，此顺序在每个水平扫描周期中可能不被改变，并可能在每二个水平扫描周期或更多的水平扫描周期中被改变。顺便说一下，最重要的是将水平扫描周期的数目设定到垂直条纹难以被人眼视觉识别的范围。当帧频率增加时，垂直条纹难以看到。于是，最好根据帧频率来设定用来改变顺序的水平扫描周期的数目。


在这些附图中图1示出了本发明的信号线驱动电路的结构；图2是本发明的信号线驱动电路的时间图；图3A和3B是示意图，指出了用来向象素中输入模拟视频信号的顺序；图4A和4B是信号线选择电路的电路图及其时间图；图5是本发明图像显示器件的方框图；图6A和6C示出了存储电路的具体例子；图7示出了本发明的信号线驱动电路的结构；图8示出了位比较脉冲宽度转换电路(BPC)的结构；图9是图7所示驱动电路的时间图；图10是上升型(ramp type)D/A转换电路工作的解释图；图11A-11D示出了根据实施方案3的有源矩阵液晶显示器件制造步骤的例子；图12A-12D示出了根据实施方案3的有源矩阵液晶显示器件制造步骤的例子；图13A-13D示出了根据实施方案3的有源矩阵液晶显示器件制造步骤的例子；图14A-14C示出了根据实施方案3的有源矩阵液晶显示器件制造步骤的例子；图15示出了根据实施方案3的有源矩阵液晶显示器件制造步骤的例子；图16示出了根据实施方案3的有源矩阵液晶显示器件制造步骤的例子；图17A-17H示出了采用本发明的电子设备的例子；图18A-18D示出了投影液晶显示器件的结构；图19A-19C示出了投影液晶显示器件的结构；图20示出了有源矩阵液晶显示器件的结构；图21示出了常规数字系统信号线驱动电路的结构；而图22是常规数字系统信号线驱动电路的时间图。
具体实施例方式
以下将描述本发明的实施方案模式。此处将描述图像显示器件的例子，其中沿水平方向的象素的数目和沿垂直方向的象素的数目一般分别被设定为“k”和“l”。在此实施方案模式中，将描述数字视频信号为3位的情况。但本发明不局限于3位的情况，而是也能够被应用于6位、8位、或其它位数的情况。在下面的描述中，参考号“n”被用作指明共用一个D/A转换电路的信号线的数目的参数。当沿水平方向的象素的数目“k”不是“n”的倍数时，适当地增加新的象素。于是，沿水平方向的象素的数目被设定为大于“k”的“n”的倍数的“k”。在此情况下，象素的数目“k’”最好被定义为新的“k”。当增加的象素被假设为虚拟象素时，在实际工作中不存在问题。
图1示出了此实施方案模式的信号线驱动电路的结构，而图2示出了其时间图。注意，图1和图2指出了沿水平方向的象素的数目“k”为640的情况下的具体例子。以下虽然“k”之类的参考号被用于一般的描述，但k＝640情况下的具体数目被表示在括号[]中。图1还指出了n＝4的情况。但当“n”是等于或大于2的自然数时，不局限于这一数目。
此实施方案模式的信号线驱动电路包括具有多个延迟型触发器(DFF)的移位寄存器101、具有多个第一存储电路的第一存储电路组102、具有多个第二存储电路的第二存储电路组103、具有多个D/A转换电路(DAC)的D/A转换电路组104、以及具有多个信号线选择电路(SEL)的信号线选择电路组105。注意，在图1中，第一锁存器(LAT1)被用作第一存储电路，而第二锁存器(LAT2)被用作第二存储电路。图1所示的信号线驱动电路不同于图21所示的。亦即，提供了二种类型的锁存信号线(LPa和LPb)，第一锁存信号线(LPa)被连接到第二存储电路的第一组(对应于第一到第80[第一到第(k/2n)]级DFF的LAT2)，而第二锁存信号线(LPb)被连接到其第二组(对应于第81到第160[第(1+(k/2n))到第(k/n)]级DFF的LAT2)。在本发明中，可以提供一个锁存信号线。
具体地说，在图1中，信号线驱动电路包含具有(k/n)+1级[161级]DFF的移位寄存器101、3k/n[480]个第一存储电路(LAT1)、3k/n[480]个第二存储电路(LAT2)、以及k/n[160]个D/A转换电路(DAC)。如从图1可见，组成信号线驱动电路的电路的数目被减少到图21所示的信号线驱动电路的大约n分之一[四分之一]。
接着，参照图2来描述操作。信号线驱动电路的起始脉冲(S-SP)和信号线驱动电路的时钟信号(S-CLK)被输入到移位寄存器101。在图22的情况下，在一个水平扫描周期中产生一次S-SP脉冲。另一方面，在本实施方案模式中，产生n次[4次]。如在图22的情况中那样，移位寄存器101根据输入的脉冲S-SP和S-CLK而对输出信号的脉冲进行连续移位。输出信号作为控制信号(SR-001至SR-160)被输入到第一存储电路(LAT1)。
数字视频信号(D0至D2)与从移位寄存器101输出的控制信号的脉冲同步地被连续存储在第一存储电路(LAT1)中。DFF的级数被减少到图21情况的大约n分之一[四分之一]。在本发明中，第一存储电路在一个水平扫描周期中执行n次[4次]存储操作。注意，在图1中借助于对独立于位数的各个对应的信号线指定数目而表示从第一存储电路组102输入到第二存储电路组103的数字视频信号L1-001至L1-160。
此实施方案模式不同于图21的情况。各个数字视频信号L1-001至L1-160对应于n个信号线。例如，在图2的情况下，数字视频信号L1-001对应于信号线S1至Sn[S1至S4]。同样，当用对应的信号线的数目来表示时，各个数字视频信号L1-001至L1-160依次对应于S1至Sn、Sn+1至S2n、S2n+1至S3n、...、Sk-n+1至Sk[S1至S4、S5至S8、S9至S12、...、S637至S640]。
在一个水平扫描周期中，数字视频信号L1-i(i＝1至160)在对应的n个信号线上输出信息。但不必固定对应信号线的顺序。根据本发明，将数字视频信号L1-i(i＝1至160)输出到信号线的顺序在每个水平扫描周期中被改变。换言之，对应于各个数字视频信号L1-001至L1-160的信号线的顺序在每个水平扫描周期中被改变。借助于数字视频信号(D0至D2)数据表的转换实现这一顺序，使之与稍后描述的信号线选择电路的信号线的选择顺序重合。
关于在一个水平扫描周期中通过二种类型锁存信号线(LPa和LPb)输入到第二存储电路组103的锁存脉冲，产生了各为n个脉冲，总共为2n[8]个脉冲。锁存脉冲不仅在回扫周期中，而且还在数字视频信号的输入周期中被输入。
在此实施方案模式中，当完成将对应于信号线的前面的数字视频信号写入到第(k/2n)级[第80级]的第一存储电路(LAT1)中时，在写入到第一级的第一存储电路(LAT1)中的数据被换成对应于信号线的下一个数字视频信号之前，锁存脉冲被输入到第一锁存信号线(LPa)。而且，当完成将对应于信号线的前面的数字视频信号写入到第(k/n)级[第160级]的第一存储电路(LAT1)中时，在写入到第((k/2n)+1)级[第81级]的第一存储电路(LAT1)中的数据被换成对应于信号线的下一个数字视频信号之前，锁存脉冲被输入到第二锁存信号线(LPb)。
换言之，当完成将数字视频信号写入到第一组第一存储电路时，就开始将数字视频信号写入到第二组第一存储电路中。在将数字视频信号写入到第二组第一存储电路中时，写入到第一组第一存储电路中的数字视频信号被传送到第一组第二存储电路。当完成将数字视频信号写入到第二组第一存储电路中时，就开始将下面的数字视频信号写入到第一组第一存储电路。在将数字视频信号写入到第一组第一存储电路中时，写入到第二组第一存储电路中的数字视频信号被传送到第二组第二存储电路。
利用上述操作，对应于各个信号线的数字视频信号被连续转移到第二存储电路组103。
注意，图1指出了提供二个锁存脉冲线并在一个水平扫描周期中锁存脉冲被输入2n次[8次]的例子。但本发明不局限于这种结构。所有的第二存储电路(LAT2)都可以被连接到同一个锁存脉冲线。在这种情况下，在移位寄存器101的每一次扫描之后必须提供回扫周期，以便在回扫周期中停止将数字视频信号写入到第一存储电路中。在回扫周期中，执行从所有第一存储电路(LAT1)到所有第二存储电路(LAT2)的数据传送。在一个水平扫描周期中，锁存脉冲被输入n次[4次]。
从第二存储电路(LAT2)输出的3位的数字视频信号，被输入到D/A转换电路(DAC)，并被转换成模拟信号。注意，可以在第二存储电路与D/A转换电路之间插入缓冲电路、电平移位电路、限制输出周期的启动电路等。被转换了的模拟视频信号，通过信号线选择电路组105的信号线选择电路(SEL)，被写入到适当的信号线中。
用信号线选择电路(SEL)将模拟视频信号写入到适当信号线的时刻，决定于输入锁存脉冲的时刻。移位寄存器在一个水平扫描周期中执行n次扫描。如上所述，与此相对应，第二存储电路也重复n次存储操作。于是，当对应于一定的信号线的数字视频信号被存储在第二存储电路中时，就要求对应于从选择的D/A转换电路(DAC)输出的模拟视频信号的信号线来完成写入。
模拟视频信号与输入到信号线选择电路(SEL)的选择信号的脉冲同步地从信号线选择电路(SEL)被输入到信号线。选择信号的脉冲在一个水平扫描周期中被产生n次。
注意，在本发明中，模拟视频信号被输入其中的n个信号线的顺序在每个扫描周期中被改变，或在每多个水平扫描周期中被改变。信号线的选择顺序由输入到信号线选择电路(SEL)的选择信号SS1至SSn[SS1至SS4]来控制。
模拟视频信号被输入其中的信号线的顺序可以随机设定或由预定的规则来设定。此顺序在每个水平扫描周期中也可以不改变，也可以在每二个水平扫描周期或更多的水平扫描周期中改变。例如，此顺序可以在每个帧周期中改变。顺便说一下，最重要的是将水平扫描周期的数目设定到垂直条纹难以被人眼视觉识别的范围。当帧频率提高时，难以看到垂直条纹。于是，用来改变顺序的水平扫描周期的数目最好根据帧频率来设定。
表1指出了此实施方案模式中的信号线的选择顺序。


图3A示意地示出了当信号线按表1所示的顺序被选择时，模拟视频信号写入到象素中的顺序。注意，为了进行比较，模拟视频信号写入到象素中的一般顺序被示意地示于图3B中。
如图3A所示，当信号线按表1所示的顺序被选择时，模拟视频信号被写入其中的第一信号线在每个水平扫描周期中被改变。另一方面，如图3B所示，当信号线的选择顺序被固定时，在各个水平扫描周期中，第一模拟视频信号总是被写入到相同的信号线中。
于是，在表1所示的驱动方法中，即使视频信号被写入其中的第一信号线的电位被改变，由于被调制的电位被写入其中的象素的位置在每个水平扫描周期中沿水平方向被改变，故垂直条纹难以被人眼视觉识别。注意，在图3A所示的驱动例子中，模拟视频信号被写入其中的第一信号线可以在每多个水平扫描周期中被改变。
注意，根据本发明的信号线的选择顺序不局限于表1所指出的顺序。如表1所指出的那样，可以由预定的规则或随机设定顺序。表2指出了不同于表1的根据本发明的信号线选择顺序。


在表2的情况下，不同于表1，每个水平扫描周期中第一选择的信号线的数目被改变，并无例外地在任何水平扫描周期中第一选择所有的信号线。在上述结构中，为所有的信号线提供了第一选择的周期。于是，比之表1所示的驱动方法，即使具有相同的帧频率，也难以视觉识别垂直条纹。
而且，信号线的选择顺序可以在每个水平扫描周期中或在每多个水平扫描周期中被改变，并可以每个帧周期中改变信号线的选择顺序。例如，在前面的帧周期中，可以用表1所示的顺序来选择信号线，而在下一个产生的帧周期中，可以用表2所示的顺序来选择。利用这种结构，比之顺序仅仅在每个水平扫描周期中改变的驱动方法，即使具有相同的帧频率，也难以视觉识别垂直条纹。
注意，在本发明的实施方案模式中指出了数字视频信号被输入其中并输出对应于各个信号线的模拟视频信号的信号线驱动电路(所谓的数字信号线驱动电路)。但本发明不局限于此。例如，可以采用模拟视频信号被输入其中并输出对应于各个信号线的模拟视频信号的信号线驱动电路(所谓的模拟信号线驱动电路)。
根据本发明，信号线驱动电路中的电路元件的数目能够被减少到具有上述结构的常规例子中的数目的n分之一。而且，由于沿水平方向具有不同灰度的象素的位置被改变，故即使帧频率不被改变，垂直条纹也难以被人眼视觉识别。
而且，根据上述实施方案模式的描述，移位寄存器被用作控制第一存储电路的电路。但也可以不使用移位寄存器而使用译码电路。而且，上升型D/A转换电路可以被用作D/A转换电路。在此情况下，D/A转换电路的数目不局限于k/n。
实施方案以下描述本发明的各个实施方案。
在此实施方案中，将描述本发明的图像显示器件中所用的信号线选择电路的详细结构。
图4A是本实施方案的信号线选择电路(SEL)的电路图。注意，在本实施方案中，“n”被用作表明共用一个D/A转换电路的信号线的数目的参数。顺便说一下，为了便于描述，在图4A和4B中指出了一个DAC对应于4个信号线的情况。以下，“n”被用于一般描述，并在括号[]中指出了n＝4情况下的具体数目。
在本实施方案中，模拟开关包括p沟道晶体管和n沟道晶体管。但本发明不局限于此。也可以采用仅仅用p沟道晶体管的模拟开关，或采用仅仅用n沟道晶体管的模拟开关。
信号线选择电路(SEL)包括n[4]个模拟开关400_1至400_n[400_1至400_4]。用来控制开关的选择信号被输入到各个模拟开关。
用来控制开关的选择信号通过选择信号线被输入到模拟开关400_1至400_n[400_1至400_4]。具有不同电位的选择信号被输入到各个模拟开关，并为各个模拟开关提供选择信号线。
在本实施方案中，模拟开关包括p沟道晶体管和n沟道晶体管。借助于反转选择信号的极性而得到的信号也被输入到模拟开关。于是，在本实施方案中，选择信号SS1至SSn[SS1至SS4]以及借助于反转各个选择信号而得到的信号SSb1至SSbn[SSb1至SSb4]，被输入到各个模拟开关。注意，在本实施方案中，借助于反转各个选择信号而得到的信号也被称为选择信号。
图4B是信号线Si至S(i+n-1)[S(i+3)]被选择情况下的选择信号的时间图。注意，由于选择信号SSb1至SSb4是借助于仅仅反转选择信号SS1至SS4的极性而得到的，故此处仅仅指出了选择信号SS1至SS4。
在图4B中示出了一个例子，其中连接到同一个DAC的n[4]个信号线Si、S(i+1)、S(i+2)、以及S(i+n-1)[S(i+3)]，被表1所示的顺序选择。注意，根据本实施方案的信号线选择顺序不局限于表1所示的顺序。
首先，当水平扫描周期开始时，信号线Si与选择信号脉冲SS1和SSb1同步地被选择。然后，从DAC输出的模拟视频信号通过模拟开关400_1被输入到信号线S1。
然后，信号线S(i+1)至S(i+n-1)[S(i+3)]同样与选择信号脉冲SS2至SSn[SS2至SS4]和SSb2至SSbn[SSb2至SSb4]同步地依次被选择。然后，从DAC输出的模拟视频信号通过模拟开关400_2至400_4[400_n]被输入到信号线S(i+1)至S(i+3)。
当一个水平扫描周期过去而下一个水平扫描周期开始时，信号线S(i+n-1)[S(i+3)]与选择信号脉冲SSn和SSbn[SS4和SSb4]同步地被选择。然后，从DAC输出的模拟视频信号通过模拟开关400_n[400_4]被输入到信号线S(i+n-1)[S(i+3)]。
然后，信号线S(i+n-2)至Si[S(i+2)至Si]同样与选择信号脉冲和SS(n-1)至SS1[SS3至SS1]和SSb(n-1)至SSb1[SS(n-1)至SS1]同步地依次被选择。然后，从DAC输出的模拟视频信号通过模拟开关400_(n-1)[400_3]至400_1被输入到信号线S(i+2)至Si。
如上所述，信号线的选择顺序可以由选择信号来控制。
在本实施方案中，将描述用来产生关于本发明的图像显示器件中驱动的各种信号的控制器的结构。
图5是方框图，示出了本实施方案的图像显示器件的结构。参考号500表示象素部分，501表示信号线驱动电路，而502表示扫描线驱动电路。参考号503表示包括在信号线驱动电路501中的信号线选择电路组。
参考号504表示包括各种电路的控制器。具体地说，控制器主要包括缓冲器505、显示存储器506、时间发生电路507、选择电路的时间发生电路508、以及格式电路509。注意，控制器还可以包括偏置电压发生电路、串行接口等。
视频信号、标准时钟信号(Dot CLK)、水平同步信号(Hsync)、以及垂直同步信号(Vsync)，主要被输入到控制器504。
视频信号被缓冲器505放大或缓冲放大，并被写入到显示存储器506中。注意，视频信号不一定要被缓冲器505放大或缓冲放大。提供缓冲器505不是关键的。
而且，标准时钟信号(Dot CLK)、水平同步信号(Hsync)、以及垂直同步信号(Vsync)，被输入到时间发生电路507。注意，在本实施方案中，标准时钟信号从图像显示器件外部被输入。但本实施方案不局限于这种结构。标准时钟信号可以从输入到图像显示器件的水平同步信号(Hsync)产生，而无须从外部输入。
在时间发生电路507中，根据被输入的标准时钟信号、水平同步信号(Hsync)、以及垂直同步信号(Vsync)，来产生用来确定各种电路工作的时刻的信号。
具体地说，在时间发生电路507中产生信号线驱动电路501的时钟信号(S-CLK)和起始脉冲信号(S-SP)以及扫描线驱动电路502的时钟信号(G-CLK)和起始脉冲信号(G-SP)。
而且，用来将视频信号写入到显示存储器506中的时刻以及用来将显示存储器506保持的视频信号输入到格式电路509的时刻，决定于时间发生电路507。
用来选择信号线选择电路组503中的信号线的时刻决定于时间发生电路507。注意，由于在每个水平扫描周期中n个信号线被选择，故在每个水平扫描周期中产生n次用来选择信号线的的时刻。此处，“n”表示共用一个DAC的信号线的数目。决定用来选择信号线的时刻的信号，从时间发生电路507被输入到选择电路的时间发生电路508。
选择电路的时间发生电路508包括用来产生选择信号的选择信号发生电路510以及其中存储信号线选择顺序数据的确定选择顺序的寄存器511。用来确定选择信号线的时刻的信号，从时间发生电路507被输入到选择信号发生电路510。信号线的选择顺序数据也从确定选择顺序的寄存器511被输入到选择信号发生电路510。
选择信号发生电路510从信号线的选择顺序数据以及被产生n次用来确定选择信号线的时刻的信号产生选择信号SS1至SSn。关于各个选择信号SS1至SSn，在一个水平扫描周期中产生一个脉冲。信号线与此脉冲同步地被选择。
另一方面，存储在确定选择顺序的寄存器511中的信号线选择顺序数据，也被传送到格式电路509。然后，输入到格式电路509的视频信号，根据信号线的选择顺序数据而被存储，并被输入到信号线驱动电路501的第一存储电路组(未示出)。注意，视频信号可以被格式电路509中的串行-并行转换分成多个信号，然后被输入到第一存储电路组(未示出)。
注意，图5中分别指出了选择电路的时间发生电路507和时间发生电路508。但选择电路的时间发生电路508可以被设想为时间发生电路507的一部分。而且，在图5中，显示存储器506被表示为控制器504的一部分。但显示存储器506可以与控制器504分开。
而且，在图5中，显示存储器仅仅与控制器504连接，并独立于由CPU(未示出)控制的系统总线。但本实施方案不局限于这种结构。CPU和控制器504可以共用同一个显示存储器。
存储在确定选择顺序的寄存器511中的信号线的选择顺序数据，可以是由掩模设计等确定的固定数据，或可以是由CPU、dip开关等可重写的数据。
本实施方案的结构能够借助于与实施方案1的结构进行自由组合而实施。
在本实施方案中，将描述用于本发明的信号线驱动电路中的第一和第二存储电路的具体结构。
图6A-6C示出了存储电路的具体例子。图6A示出了采用时钟反相器的存储电路，图6B示出了SRAM型存储电路，而图6C示出了DRAM型存储电路。这些是典型的例子，本发明不局限于这些类型。
注意，控制信号2对应于借助于反转控制信号1的极性而得到的信号。而且，在第二存储电路的情况下，锁存脉冲被输入作为控制信号。
本实施方案的结构能够借助于与实施方案1或2的结构进行自由组合而实施。
在本实施方案中，将描述在上升型D/A转换电路被用作D/A转换电路的情况下，信号线驱动电路的结构。
图7是采用上升型D/A转换电路情况下的信号线驱动电路的示意图。注意，在本实施方案中将描述3位的数字视频信号由XGA标准图像显示器件支持的情况。但本发明不局限于3位。本发明也适用于3位之外的位数被支持的情况以及图像显示器件具有XGA之外的标准的情况。
在本实施方案中，移位寄存器701、第一存储电路组702、第二存储电路组703、以及信号线选择电路组706的工作和结构，与实施方案模式中的完全相同。本实施方案与实施方案模式不同之处在于位比较脉冲宽度转换电路组704和模拟开关组705被提供在第二存储电路组703的后置级中。位比较脉冲宽度转换电路组704和模拟开关组705二个电路用作上升型D/A转换电路。
在本实施方案中，256位比较脉冲宽度转换电路(BPC)被提供在位比较脉冲宽度转换电路组中。已经存储在第二存储电路组703中的3位数字视频信号、计数信号(C0-C2)、以及设定信号(ST)，被输入到BPC。
在本实施方案中，256个模拟开关(ASW)被提供在模拟开关组705中。位比较脉冲宽度转换电路组704的输出(PW-i“i”是001至256)以及灰度电源电压(VR)，被输入到模拟开关组705。模拟开关组705的输出以及选择信号(SS1至SS4)被输入到信号线选择电路组706。
图8示出了第i级BPC的结构例子。BPC包括异或逻辑门、3输入NAND门、转换器、以及设定复位触发器(RS-FF)。在图8中，用位数区分方法将第i级的第二存储电路的输出被示为L2-i(0)、L2-i(1)、L2-i(2)(括号中示出了位数)。
接下来描述本实施方案的信号线驱动电路的工作。图9是理解图7中电路示意工作所需的信号时间图。从移位寄存器701到第二存储电路组703的工作也与实施方案模式所示的信号线驱动电路的工作完全相同。而且，输入到信号线选择电路组706的选择信号(SS1至SS4)与实施方案模式中图2所示的信号线驱动电路情况下的完全相同。
在图9中，计数信号(C0至C2)、设定信号(ST)、以及灰度电源电压(VR)被周期性输入，每次4个信号线被信号线选择电路组706连续选择。于是，能够同时对所有的信号线写入信息。
此处将描述上升型D/A转换电路的详细工作。图10是在4个信号线中的一个信号线被信号线选择电路选择的周期中的时间图。
首先，RS-FF 30被设定为与设定信号的脉冲同步。于是，输出PW-i变成Hi电平。接着，利用异或逻辑门，逐位对存储在第二存储电路组703中的数字视频信号与计数信号(C0至C2)进行比较。当所有3位都完全相同时，所有异或逻辑门的输出都变成Hi电平。结果，3输入NAND门的输出(反RC-i)变成Lo电平(于是，RC-i变成Hi电平)。3输入NAND的输出也被输入到RS-FF 30。当RC-i变成Hi电平时，RS-FF30被复位，输出PW-i回到Lo电平。图10示出了在数字视频信号中的3位{L2-i(0)、L2-i(1)、L2-i(2)}是{0，0，1}的情况下的RC-i、PW-i、DA-i的输出例子。于是，数字视频信号的信息被转换成BPC的输出PW-i的脉冲宽度。
BPC的输出PW-i被用来控制模拟开关组705的开通/关断。在本实施方案中，仅仅当BPC的输出PW-i处于Hi电平时，模拟开关组705才处于开通状态。当PW-i变成Lo电平时，模拟开关组705处于关断状态。具有与计数信号(C0至C2)同步的台阶电压电平的灰度电源电压(VR)，被施加到模拟开关组705。在PW-i变成Lo电平的瞬间，灰度电源电压(VR)通过后置级的信号线选择电路被写入到信号线中。
利用上述操作，数字视频信号被转换成模拟视频信号以驱动信号线。注意，灰度电源电压(VR)不一定要成台阶形状，可以是连续和单调地变化。而且，可以在位比较脉冲宽度转换电路组704与模拟开关组705的输出之间插入缓冲电路、电平移位电路等。
如上所述，根据本发明，上升型D/A转换电路也能够被用作D/A转换电路，电路结构能够被减少到常规情况的大约四分之一，并能够大幅度减小驱动电路占据的面积和其中元件的数目。
本实施方案的结构能够借助于与实施方案1至3进行自由组合而实施。
作为制造有源矩阵图像显示器件的具体方法的例子，在实施方案5中采用了有源矩阵液晶显示器件的制造方法。确切地说，根据工艺步骤详细地解释了在同一个衬底上制造作为象素部分开关元件的象素TFT以及制作在象素部分外围的驱动电路(例如信号线驱动电路和扫描线驱动电路)的TFT的方法。注意，为了简化解释，作为驱动电路部分基本结构电路的CMOS电路在图中被示为驱动电路部分。此外n沟道TFT在图中被示为象素TFT部分。
在图11A中，低碱性玻璃衬底或石英衬底能够被用作衬底(有源矩阵衬底)6001。在本实施方案中，低碱性玻璃衬底被用作衬底6001。在此情况下，可以预先在低于玻璃变形点10～20℃的温度下对玻璃衬底进行热处理。为了防止杂质从衬底6001扩散，在要制作TFT的衬底6001的表面上，制作氧化硅膜、氮化硅膜、氮氧化硅膜之类的基底膜6002。例如，可以用等离子体CVD方法制作由SiH4、NH3、和N2O形成的厚度为100nm的氮氧化硅膜，并可以同样制作由SiH4和N2O形成的厚度为200nm的氮氧化硅膜，以形成叠层。
接着，用诸如等离子体CVD或溅射之类的熟知的方法，制作具有非晶结构的厚度为20至150nm(最好是30至80nm)的半导体膜6003。在本实施方案中，用等离子体CVD方法制作了厚度为54nm的非晶硅膜。具有非晶结构的这种半导体膜包括非晶半导体膜、微晶半导体膜等，也可以采用诸如非晶硅锗膜的具有非晶结构的化合物半导体膜。而且，由于能够用相同的淀积方法制作基底膜6002和非晶硅膜6003，故可以连续制作二者。借助于在其上制作基底膜之后不使衬底暴露于大气，能够防止表面沾污，从而能够降低其上待要制作的TFT的特性变化和阈值电压变化(图11A)。
然后，用熟知的结晶技术，从非晶硅膜6003a形成结晶硅膜6003b。例如，可以采用激光结晶方法或热结晶方法(固相生长方法)。此处，根据日本专利申请特开平7-130652所公开的技术，利用使用催化元素的结晶方法，制作了结晶硅膜6003b。在结晶工艺之前，根据非晶硅膜中的氢含量，最好在400～500℃下进行大约1小时的热处理，以便使氢含量成为5％原子比或更低。由于当非晶硅膜被结晶时，原子被排列得更紧密，故待要形成的结晶硅膜的厚度比原来非晶硅膜的厚度(在本实施方案中为54nm)小1至15％(图11B)。
然后，结晶硅膜6003b被图形化成小岛形状，以形成小岛形状的半导体层6004至6007。然后，用等离子体CVD或溅射方法形成厚度为50至150nm的氧化硅膜形成掩模层6008(图11C)。
接着，提供抗蚀剂掩模6009，并为了控制阈值电压，在用来形成n沟道TFT的小岛形状半导体层的整个表面上掺入浓度约为每立方厘米1×1016～5×1017原子的硼(B)作为提供p型的杂质元素。可以用离子掺杂的方法来掺入硼(B)，也可以与非晶硅膜的制作同时掺杂。此处不总是需要硼(B)掺杂(图11D)。然后清除抗蚀剂掩模6009。
为了形成驱动电路的n沟道TFT的LDD区，提供n型的杂质元素被选择性地掺入小岛形状的半导体层6010至6012中，这要求预先形成抗蚀剂掩模6013至6016。磷(P)或砷(As)可以被用作提供n型的杂质元素。此处采用磷烷(PH3)的离子掺杂方法来掺入磷(P)。形成的杂质区6017和6018中的磷(P)浓度为每立方厘米2×1016～5×1019原子。包含在此处形成的杂质区6017至6019中的提供n型的杂质元素的浓度，在本申请中都被称为-。杂质区6019是用来形成象素部分的存储电容的半导体层。在此区域中也被掺入相同浓度的磷(P)(图12A)。然后清除抗蚀剂掩模6013至6016。
接着，用氢氟酸之类清除掩模层6008，并对图11D和12A中掺入的杂质元素执行激活步骤。可以借助于在氮气气氛中于500至600℃下执行1至4小时的热处理或激光激活来进行此激活，或可以组合使用二者。在本实施方案中，采用激光激活，KrF准分子激光(波长为248nm)被用来形成振荡频率为5至50Hz而能量密度为100至500mJ/cm2的线性光束，此光束以80至98％的重叠率扫描，以便对其上形成有小岛形状半导体层的衬底的整个表面进行处理。要指出的是，对于激光辐照的条件没有限制，此条件可以由操作人员恰当地决定。
然后，用等离子体CVD或溅射方法，以含有硅的绝缘膜形成厚度为10至150nm的栅绝缘膜6020。例如，形成厚度为120nm的氮氧化硅膜。其它含硅的绝缘膜的单层或叠层也可以被用作栅绝缘膜(图12B)。
接着，为了制作栅电极而形成第一导电层。虽然第一导电层可以是单层导电层，但根据情况也可以是例如有二层或三层组成的叠层结构。在本实施方案中，制作了由导电的氮化物金属膜制成的导电层(A)6021和金属膜制成的导电层(B)6022组成的叠层。导电层(B)6022可以由选自钽(Ta)、钛(Ti)、钼(Mo)、和钨(W)的元素、含上述元素作为主要成分的合金、或各个元素的组合的合金膜(典型为Mo-W合金膜或Mo-Ta合金膜)制作。导电层(A)6021可以由氮化钽(TaN)、氮化钨(WN)、氮化钛(TiN)、或氮化钼(MoN)制成。而且，导电层(A)6021还可以由硅化钨、硅化钛、或硅化钼作为替代材料制成。至于导电层(B)6022，为了降低电阻，最好降低所含杂质的浓度。确切地说，希望氧的浓度为30ppm或更低。例如，若氧的浓度为30ppm或更低，则对于钨(W)能够实现20μΩcm或更低的电阻值。
导电层(A)6021的厚度为10至50nm(最好是20至30nm)，而导电层(B)6022的厚度为200至400nm(最好是250至350nm)。在本实施方案中，厚度为30nm的氮化钽膜被用作导电层(A)6021，而厚度为350nm的Ta膜被用作导电层(B)6022，二者都是用溅射方法制作的。当溅射被用来制作这些膜时，借助于在溅射气体Ar中加入适当数量的Xe或Kr，能够减轻待要制作的膜的内应力，从而防止膜发生剥离。注意，虽然未示出，但可以在导电层(A)6021下方制作厚度为2至20nm的掺磷(P)的硅膜。这改善了待要制作于其上的导电层的粘附性，并能够防止氧化。同时，能够防止包含在导电层(A)或导电层(B)中的少量碱性元素弥散到栅绝缘膜6020中(图12C)。
形成抗蚀剂掩模6023至6027，并一起腐蚀导电层(A)6021和(B)6022，以便形成栅电极6028至6031以及电容器布线6032。栅电极6028至6031以及电容器布线6032由集成制作的导电层(A)6028a至6032a以及导电层(B)6028b至6032b构成。此处，构成驱动电路的TFT的栅电极6028至6030被制作成通过栅绝缘膜6020与部分杂质区6017和6018重叠(图12D)。
然后，为了形成驱动电路的p沟道TFT的源区和漏区，进行掺入提供p型的杂质元素的步骤。此处，以栅电极6028作为掩模，以自对准的方式形成杂质区。此处，待要制作n沟道TFT的区域被抗蚀剂掩模6033覆盖。用乙硼烷(B2H6)的离子掺杂方法来形成杂质区6034。这些区域中硼(B)的浓度为每立方厘米3×1020～3×1021原子。然后清除抗蚀剂掩模6033。在此处形成的杂质区6034中所含的提供p型的杂质元素的浓度，此处被称为p++(图13A)。
接着，在n沟道TFT中形成用作源区或漏区的杂质区。形成抗蚀剂掩模6035至6037，并掺入提供n型的杂质元素以形成杂质区6039至6042。这是用磷烷(PH3)在这些区域中离子掺杂浓度为每立方厘米1×1020～1×1021原子的磷(P)而完成的。包含在此处形成的杂质区6039至6042中的提供n型的杂质元素的浓度，此处称为n+(图13B)。
杂质区6039至6042已经包含在前述步骤中掺入的磷(P)或硼(B)，但由于磷(P)掺杂的浓度足够高，故前述步骤中掺入的磷(P)或硼(B)的影响能够被忽略。而且，由于在杂质区6038中掺入的磷(P)的浓度是图13A中掺入的硼(B)的浓度的1/2至1/3，故确保了p型电导率，而对TFT特性无任何影响。
在清除抗蚀剂掩模6035至6037之后，为了形成象素部分的n沟道TFT的LDD区，进行掺入提供n型的杂质元素的步骤。此处，用离子掺杂方法，以栅电极6031作为掩模，以自对准的方式掺入提供n型的杂质元素。掺入的磷(P)的浓度为每立方厘米1×1016～5×1018原子。借助于以低于图12A、13A和13B的浓度进行掺杂，实际上仅仅形成杂质区6043和6044。此处形成的包含在杂质区6043和6044中的提供n型的杂质元素的浓度，此处被称为n-(图13C)。
然后，进行热处理步骤，以便激活以各种浓度掺入的提供n型或p型的杂质元素。此步骤可以用炉子退火、激光退火、或快速热退火(RTA)方法来进行。此处用炉子退火方法来执行激活步骤。加热是在含1ppm或更低的，最好是0.1ppm或更低的氧浓度的氮气气氛中，在400～800℃，通常为500～600℃下进行的，在本实施方案中，是在500℃下进行4小时。而且，在使用具有热阻的石英衬底作为衬底6001的情况下，可以在800℃下进行1小时的热处理。然后，能够实现杂质元素的激活，且掺有杂质元素的杂质区与沟道形成区被满意地接合到一起。注意，在形成层间膜以防止栅电极的Ta膜发生剥离的情况下，可能得不到这一效果。
在上述热处理中，厚度为5～80nm的导电层(C)6028c至6032c被形成在包含栅电极6028至6031和电容器布线6032的金属膜6028b至6032c的表面上。例如，当导电层(B)6028b至6032b分别是钨(W)和钽(Ta)时，能够形成氮化钨(WN)和氮化钽(TaN)。此外，借助于将栅电极6028至6031和电容器布线6032暴露于利用加氮或加氨之类而含有氮气的等离子体气氛中，能够同样形成导电层(C)6028c至6032c。然后，在含有3～100％的氢的气氛中，于300～450℃下进行1～12小时热处理，以便氢化小岛形状的半导体层。在这一工艺中，半导体层中的悬挂键被热激活的氢终止。作为氢化的另一种方法，可以执行等离子体氢化(采用被等离子体激活的氢)。
在借助于用催化元素的结晶方法从非晶硅膜形成小岛形状的半导体层的情况下，少量的催化元素保留在小岛形状的半导体层中。当然，仍然有可能在这种条件下完成TFT，但最好是至少从沟道形成区清除保留的催化元素。利用磷(P)的吸杂作用，是清除催化元素的一种方法。吸杂所需的磷(P)的浓度大约相同于图13B形成的杂质区中的浓度(n+)。此处借助于在激活步骤中进行热处理，能够从n沟道TFT和p沟道TFT的沟道形成区将催化元素吸除(图13D)。
在完成激活和氢化工艺之后，形成制作成栅布线(扫描线)的第二导电膜。第二导电膜可以由具有诸如铝(Al)或铜(Cu)作为其主要成分的低阻材料的导电层(D)以及包含钛(Ti)、钽(Ta)、钨(W)、或钼(Mo)的导电层(E)制成。在实施方案5中，包含0.1～2％重量比的钛(Ti)的铝(Al)膜被制作成导电层(D)6045，而钛(Ti)膜被制作成导电层(E)6046。导电层(D)6045可以被制作成厚度为200～400nm(最好是250～350nm)，而导电层(E)6046可以被制作成厚度为50～200nm(最好是100～150nm)(见图14A)。
然后，为了制作连接栅电极的栅布线(扫描线)，对导电层(E)6046和导电层(D)6045进行腐蚀，形成栅布线(扫描线)6047和6048以及电容器布线6049。关于此腐蚀工艺，借助于首先用使用SiCl4、Cl2和BCl3的混合气体的干法腐蚀方法从导电层(E)的表面将材料清除到导电层(D)中，然后用使用磷酸腐蚀液的湿法腐蚀方法清除其余的导电层(D)，能够形成栅布线(扫描线)，同时保持基底的选择性加工性能。
利用厚度为500～1500nm的氧化硅膜或氮氧化硅膜来形成第一层间绝缘膜6050。接着形成用来达及制作在各个小岛形状的半导体层中的源区或漏区的接触孔，并制作源布线(信号线)6051至6054以及漏布线6055至6058。虽然图中未示出，但在实施方案5中用溅射方法为这些电极相继制作了3层结构的叠层膜，其中包含厚度为100nm的Ti膜、厚度为300nm的含Ti的铝膜、以及厚度为150nm的Ti膜。
接着，制作厚度为50～500nm(通常为100～300nm)的氮化硅膜、氧化硅膜、或氮氧化硅膜作为钝化膜6059。若在这种状态下执行氢化工艺，则能够得到有关改善TFT特性的所希望的结果。例如，可以在含有3和100％之间的氢的气氛中，于300～450℃下执行1～12小时的热处理。利用等离子体氢化工艺也能够得到相似的结果。注意，还可以在钝化膜6059中稍后要形成用来连接象素电极与漏布线的接触孔的位置处形成开口部分(见图14C)。
接着，以厚度为1.0～1.5μm的有机树脂膜形成第二层间绝缘膜6060。诸如聚酰亚胺、丙烯酸类树脂、聚酰胺、聚酰亚胺酰胺、以及BCB(苯并环丁烯)之类的材料能够被用作有机树脂。此处借助于用热聚合型聚酰亚胺涂敷到衬底之后在300℃下焙烧而形成第二层间绝缘膜6060。然后在第二层间绝缘膜6060中制作用来达及漏布线6058的接触孔，并形成象素电极6061和6062。对于透射型液晶显示器件，可以用透明导电膜作为象素电极，而对于反射型液晶显示器件，可以使用金属膜。在实施方案5中使用了透射型液晶显示器件，因此用溅射方法制作了厚度为100nm的氧化铟锡(ITO)膜(见图15)。
于是就能够完成在同一个衬底上具有驱动电路TFT和象素部分的象素TFT的衬底。P沟道TFT 6101、第一n沟道TFT 6102、以及第二n沟道TFT 6103，被制作在驱动电路中。而象素TFT 6104和存储电容器6105，被制作在象素部分中。为方便起见，在本说明书中，这种衬底被通篇称为有源矩阵衬底。
在驱动电路的p沟道TFT 6101中，小岛形状的半导体层6004具有沟道形成区6106、源区6107a和6107b、以及漏区6108a和6108b。在第一n沟道TFT 6102中，小岛形状的半导体层6005具有沟道形成区6109、重叠于栅电极6029的LDD区6110(以下将这种LDD区称为Lov)、源区6111、以及漏区6112。此Lov区的沟道纵向长度为0.5～3.0μm，最好是1.0～1.5μm。在第二n沟道TFT 6103中，小岛形状的半导体层6006具有沟道形成区6113、LDD区6114和6115、源区6116、以及漏区6117。不重叠于Lov区和栅电极6030的LDD区，被制作成这一LDD区(这种LDD区以下被称为Loff)。这一Loff区的沟道纵向长度为0.3～2.0μm，最好是在0.5和1.5μm之间。在象素TFT 6104中，小岛形状的半导体层6007具有沟道形成区6118和6119、Loff区6120至6123、以及源区或漏区6124至6126。这一Loff区的沟道纵向长度为0.5～3.0μm，最好是在1.5和2.5μm之间。此外，存储电容器6105由电容器布线6032和6049、包含与栅绝缘膜相同的材料的绝缘膜、以及其中掺入了提供n型电导率的杂质元素的连接到漏区6126的半导体层6127形成。在图15中，象素TFT 6104被示为双栅结构，但也可以使用单栅结构，还可以毫无问题地使用其中形成有多个栅电极的多栅结构。
在实施方案5中，根据象素TFT和驱动电路所要求的指标，对构成各个电路的TFT的结构进行了优化，因而有可能改善图像显示器件的工作性能和可靠性。
下面解释一下基于根据上述工艺制造的有源矩阵衬底的透射型液晶显示器件的制造工艺。
参照图16。在图15的状态下，在有源矩阵衬底上制作定向膜6201。在实施方案5中，聚酰亚胺被用于定向膜6201中。接着制备反衬底。反衬底由玻璃衬底6202、遮光膜6203、由透明导电膜制成的反电极6204、以及定向膜6205构成。
注意，在实施方案5中，聚酰亚胺膜被用于定向膜中，致使液晶分子平行于衬底取向。还要注意，借助于在形成定向膜之后执行摩擦工艺，液晶分子被赋予一定的固定预倾斜角度和平行的取向。
经过上述各个工序，接着通过诸如根据熟知的液晶盒构成工艺的密封材料或垫片(二者在图中均未示出)的装置，将有源矩阵衬底与反衬底接合。然后在二个衬底之间注入液晶6206，并用密封剂完全密封(图中未示出)。从而完成了图16所示那样的透射型液晶显示器件。
注意，根据上述工艺制作的TFT具有顶栅结构，但本发明也能够被应用于底栅结构的TFT以及具有其它结构的TFT。
而且，根据上述工艺制造的图像显示器件是透射型液晶显示器件，但本发明也能够被应用于反射型液晶显示器件。
本实施方案的结构能够借助于与实施方案1～4进行自由组合而实施。
采用根据本发明的图像显示器件的这种电子装置包括摄象机、数码相机、风镜式显示器(头戴显示器)、导航系统、声音重放装置(车辆音响设备和组合音响)、膝上计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机、电子记事本等)、包括记录媒质的图像再现装置(更具体地说是能够再现诸如数字视盘(DVD)之类的记录媒质的装置，包括用来显示再现图像的显示器)等等。图17分别示出了这种电子装置的各种具体例子。
图17A示出了液晶显示器件，它包括机箱2001、支座2002、显示部分2003、扬声器部分2004、视频输入端子2005等。根据本发明的图像显示器件可应用于显示部分2003。液晶显示器件包括用来显示信息的整个显示器件，例如个人计算机、电视广播接收机、以及广告显示器。
图17B示出了数码静物相机，它包括主题2101、显示部分2102、图像接收部分2103、操作键2104、外部连接端口2105、快门2106等。根据本发明的图像显示器件能够被用作显示部分2102。
图17C示出了膝上计算机，它包括主体2201、机箱2202、显示部分2203、键盘2204、外部连接端口2205、鼠标2206等。根据本发明的图像显示器件能够被用作显示部分2203。
图17D示出了移动计算机，它包括主体2301、显示部分2302、开关2303、操作键2304、红外端口2305等。根据本发明的图像显示器件能够被用作显示部分2302。
图17E示出了包括记录媒质的便携式图像再现装置(更具体地说是DVD重放装置)，它包括主体2401、机箱2402、显示部分A 2403、另一个显示部分B 2404、记录媒质(DVD等)读出部分2405、操作键2406、扬声器部分2407等。显示部分A 2403主要被用来显示图像信息，而显示部分B 2404主要被用来显示字符信息。根据本发明的图像显示器件能够被用作显示部分A 2403和显示部分B 2404。包括记录媒质的图像再现装置还包括游戏机等。
图17F示出了风镜式显示器(头戴显示器)，它包括主体2501、显示部分2502、镜臂部分2503等。根据本发明的图像显示器件能够被用作显示部分2502。
图17G示出了摄象机，它包括主体2601、显示部分2602、机箱2603、外部连接端口2604、遥控接收部分2605、图像接收部分2606、电池2607、声音输入部分2608、操作键2609等。根据本发明的图像显示器件能够被用作显示部分2602。
图17H示出了移动电话，它包括主体2701、机箱2702、显示部分2703、声音输入部分2704、声音输出部分2705、操作键2706、外部连接端口2707、天线2708等。根据本发明的图像显示器件能够被用作显示部分2703。
下面解释采用根据本发明的图像显示器件的投影仪(背投型和正投型)。图18和19示出了这些投影仪的例子。
图18A是正投型投影仪，它由光源光学系统和显示器件7601和屏幕7602构成，本发明可以被应用于显示部分7601。
图18B是背投型投影仪，它由主体7701、光源光学系统和显示器件7702、平面镜7703、平面镜7704、以及屏幕7705构成。本发明能够被应用于显示部分7702。
注意，图18C示出了图18A或18B中的光源光学系统和显示部分7601或7702的结构的例子。光源光学系统和显示部分7601或7702由光源光学系统7801、平面镜7802和7804至7806、分色镜7803、光学系统7807、显示部分7808、相位差片7809、以及投影光学系统7810构成。投影光学系统7810由多个配备有投影透镜的光学透镜构成。此结构由于采用3个显示部分7808而被称为3片系统。而且，操作人员可以在图18C中箭头所示的光路中提供光学透镜、具有偏振功能的薄膜、用来调节相位差的薄膜、红外薄膜等。
而且，图18D示出了图18C中的光源光学系统7801的结构的例子。在此实施方案中，光源光学系统7801由反射器7811、光源7812、透镜阵列7813和7814、偏振转换元件7815、以及会聚透镜7816构成。注意，图18D所示的光源光学系统是一个例子，并不局限于这种结构。例如，操作人员可以适当地提供光源透镜、具有偏振功能的薄膜、用来调节相位差的薄膜、红外薄膜等。
图18C示出了3片系统的例子，而图19A示出了单片系统的例子。图19A所示的光源光学系统和显示部分由光源光学系统1901、显示器件1902、投影光学系统7903、以及相位差片7904构成。投影光学系统7903由多个具有投影透镜的光学透镜构成。图19A所示的光源光学系统和显示部分可以被应用于图18A和18B中的光源光学系统和显示部分7601和7702。而且，光源光学系统7901可以采用图18D所示的光源光学系统。注意，显示部分1902配备有彩色滤光片(未示出)，并显示彩色图像。
而且，图19B所示的光源光学系统和显示部分是图19A的一个实用例子，且使用RGB旋转彩色滤光盘7905来显示彩色图像，而不是提供彩色滤光片。图19B所示的光源光学系统和显示部分可以被应用于图18A和18B所示的光源光学系统和显示部分7601和7702。
而且，图19C所示的光源光学系统和显示部分被称为无彩色滤光片的单片系统。此系统在显示部分7916中提供微透镜阵列7915，并利用分色镜(绿色)7912、分色镜(红色)7913、以及分色镜(蓝色)7914来显示彩色图像。投影光学系统7917由多个配备有投影透镜的光学透镜构成。图19C所示的光源光学系统和显示部分可以被应用于图18A和18B所示的光源光学系统和显示部分7601和7702。而且，除了光源之外，采用耦合透镜和准直透镜的光学系统也可以被用作光源光学系统7911。
如上所述，本发明的图像显示器件的应用范围极为广泛，且本发明可以被应用于各种领域的电子装置。借助于组合实施方案1至5，能够实现本发明的电子装置。
根据本发明，利用上述结构，信号线驱动电路中的电路元件的数目能够被减少到常规情况下的n分之一。于是，能够大幅度减小信号线驱动电路的面积，这对于图像显示器件的小型化是有效的，并能够降低图像显示器件的成本和改善成品率。而且，由于具有不同灰度的象素沿水平方向的位置被改变，故即使不改变帧频率，人眼也难以视觉识别垂直条纹。
权利要求
1.一种图像显示器件，它包含信号线驱动电路；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；且选择此n×k个信号线的顺序是可变的。
2.根据权利要求1的器件，其中信号线选择电路具有模拟开关，且选择此n×k个信号线的顺序决定于输入到模拟开关的选择信号。
3.根据权利要求1的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
4.根据权利要求1的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
5.根据权利要求1的器件，其中信号线驱动电路包含单晶晶体管。
6.一种采用权利要求1所述的器件的电子设备。
7.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；选择此n×k个信号线的顺序在相继产生的水平扫描周期之间彼此不同；且选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
8.根据权利要求7的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
9.根据权利要求7的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
10.根据权利要求7的器件，其中信号线驱动电路包含单晶晶体管。
11.一种采用权利要求7所述的器件的电子设备。
12.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；选择此n×k个信号线的顺序在相继产生的帧周期之间彼此不同；且选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
13.根据权利要求12的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
14.根据权利要求12的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
15.根据权利要求12的器件，其中信号线驱动电路包含单晶晶体管。
16.一种采用权利要求12所述的器件的电子设备。
17.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；选择此n×k个信号线的顺序在相继产生的水平扫描周期之间彼此不同；选择此n×k个信号线的顺序在相继产生的帧周期之间彼此不同；且选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
18.根据权利要求17的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
19.根据权利要求17的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
20.根据权利要求17的器件，其中信号线驱动电路包含单晶晶体管。
21.一种采用权利要求17所述的器件的电子设备。
22.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；选择此n×k个信号线的顺序在相继产生的水平扫描周期之间彼此不同；控制器包括寄存器，且选择此n×k个信号线的顺序作为数据被存储在控制器的寄存器中；且选择此n×k个信号线的顺序决定于根据存储在寄存器中的数据而在控制器中产生的选择信号。
23.根据权利要求22的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
24.根据权利要求22的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
25.根据权利要求22的器件，其中信号线驱动电路包含单晶晶体管。
26.一种采用权利要求22所述的器件的电子设备。
27.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；信号线选择电路具有模拟开关；选择此n×k个信号线的顺序在相继产生的水平扫描周期之间彼此不同；选择此n×k个信号线的顺序决定于控制器中产生的选择信号；且选择信号被输入到模拟开关。
28.根据权利要求27的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
29.根据权利要求27的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
30.根据权利要求27的器件，其中信号线驱动电路包含单晶晶体管。
31.一种采用权利要求27所述的器件的电子设备。
32.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；信号线选择电路具有模拟开关；选择此n×k个信号线的顺序在相继产生的水平扫描周期之间彼此不同；控制器包括寄存器，且选择此n×k个信号线的顺序作为数据被存储在控制器的寄存器中；选择此n×k个信号线的顺序决定于根据存储在寄存器中的数据而在控制器中产生的选择信号；且选择信号被输入到模拟开关。
33.根据权利要求32的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
34.根据权利要求32的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
35.根据权利要求32的器件，其中信号线驱动电路包含单晶晶体管。
36.一种采用权利要求32所述的器件的电子设备。
37.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；在n×k个信号线中，在一个水平扫描周期中被选择的第一信号线，在相继产生的水平扫描周期之间不同；且选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
38.根据权利要求37的器件，其中信号线选择电路具有模拟开关；且选择信号被输入到模拟开关。
39.根据权利要求37的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
40.根据权利要求37的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
41.根据权利要求37的器件，其中信号线驱动电路包含单晶晶体管。
42.一种采用权利要求37所述的器件的电子设备。
43.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；在n×k个信号线中，在一个水平扫描周期中被选择的第一信号线，在相继产生的水平扫描周期之间不同；控制器包括寄存器，且选择此n×k个信号线的顺序作为数据被存储在控制器的寄存器中；且选择此n×k个信号线的顺序决定于根据存储在寄存器中的数据而在控制器中产生的选择信号。
44.根据权利要求43的器件，其中信号线选择电路具有模拟开关；且选择信号被输入到模拟开关。
45.根据权利要求43的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
46.根据权利要求43的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
47.根据权利要求43的器件，其中信号线驱动电路包含单晶晶体管。
48.一种采用权利要求43所述的器件的电子设备。
49.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；在一个水平扫描周期中选择此n×k个信号线的顺序，在每个水平扫描周期中被随机地改变；且选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
50.根据权利要求49的器件，其中信号线选择电路具有模拟开关；且选择信号被输入到模拟开关。
51.根据权利要求49的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
52.根据权利要求49的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
53.根据权利要求49的器件，其中信号线驱动电路包含单晶晶体管。
54.一种采用权利要求49所述的器件的电子设备。
55.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；在一个水平扫描周期中选择此n×k个信号线的顺序，在每个水平扫描周期中被随机地改变；控制器包括寄存器，且选择此n×k个信号线的顺序作为数据被存储在控制器的寄存器中；且选择此n×k个信号线的顺序决定于根据存储在寄存器中的数据而在控制器中产生的选择信号。
56.根据权利要求55的器件，其中信号线选择电路具有模拟开关；且选择信号被输入到模拟开关。
57.根据权利要求55的器件，还包含用来将数字视频信号转换成模拟视频信号的D/A转换电路。
58.根据权利要求55的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
59.根据权利要求55的器件，其中信号线驱动电路包含单晶晶体管。
60.一种采用权利要求55所述的器件的电子设备。
61.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用来存储m位(m是自然数)的数字视频信号的第一存储电路、用来存储第一存储电路的输出信号的第二存储电路、用来将第二存储电路的输出信号转换成模拟视频信号的D/A转换电路、以及用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；第一存储电路的数目和第二存储电路的数目分别是m和k；选择此n×k个信号线的顺序，在相继产生的水平扫描周期之间彼此不同；且选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
62.根据权利要求61的器件，其中第一存储电路和第二存储电路分别是锁存器。
63.根据权利要求62的器件，其中锁存器包含模拟开关和保持电容器。
64.根据权利要求62的器件，其中锁存器包含时钟反相器。
65.根据权利要求62的器件，其中锁存器包含模拟开关和多个反相器。
66.根据权利要求61的器件，其中D/A转换电路是上升型D/A转换电路。
67.根据权利要求61的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
68.根据权利要求61的器件，其中信号线驱动电路包含单晶晶体管。
69.一种采用权利要求61所述的器件的电子设备。
70.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用来存储m位(m是自然数)的数字视频信号的第一存储电路、用来存储第一存储电路的输出信号的第二存储电路、用来将第二存储电路的输出信号转换成模拟视频信号的D/A转换电路、以及用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；第一存储电路的数目和第二存储电路的数目分别是m和k；在n×k个信号线中，在一个水平扫描周期中被选择的第一信号线，在相继产生的水平扫描周期之间不同；且选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
71.根据权利要求70的器件，其中第一存储电路和第二存储电路分别是锁存器。
72.根据权利要求71的器件，其中锁存器包含模拟开关和保持电容器。
73.根据权利要求71的器件，其中锁存器包含时钟反相器。
74.根据权利要求71的器件，其中锁存器包含模拟开关和多个反相器。
75.根据权利要求70的器件，其中D/A转换电路是上升型D/A转换电路。
76.根据权利要求70的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
77.根据权利要求70的器件，其中信号线驱动电路包含单晶晶体管。
78.一种采用权利要求70所述的器件的电子设备。
79.一种图像显示器件，它包含信号线驱动电路；控制器；以及n×k(n和k都是自然数)个信号线，其中信号线驱动电路包括用来存储m位(m是自然数)的数字视频信号的第一存储电路、用来存储第一存储电路的输出信号的第二存储电路、用来将第二存储电路的输出信号转换成模拟视频信号的D/A转换电路、以及用k个信号线来选择此n×k个信号线以便输入模拟视频信号的信号线选择电路；第一存储电路的数目和第二存储电路的数目分别是m和k；在一个水平扫描周期中选择此n×k个信号线的顺序，在每个水平扫描周期中被随机地改变；且选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
80.根据权利要求79的器件，其中第一存储电路和第二存储电路分别是锁存器。
81.根据权利要求80的器件，其中锁存器包含模拟开关和保持电容器。
82.根据权利要求80的器件，其中锁存器包含时钟反相器。
83.根据权利要求80的器件，其中锁存器包含模拟开关和多个反相器。
84.根据权利要求79的器件，其中D/A转换电路是上升型D/A转换电路。
85.根据权利要求79的器件，其中信号线驱动电路包含多晶硅薄膜晶体管。
86.根据权利要求79的器件，其中信号线驱动电路包含单晶晶体管。
87.一种采用权利要求79所述的器件的电子设备。
88.一种用模拟视频信号来驱动显示图像的图像显示器件的方法，它包含在一个水平扫描周期中用k个信号线将模拟视频信号依次输入到n×k(n和k都是自然数)个信号线，其中选择此n×k个信号线的顺序在相继产生的二个水平扫描周期之间彼此不同。
89.根据权利要求88的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
90.根据权利要求88的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于根据存储在包括在控制器中的寄存器中的数据而在控制器中产生的选择信号。
91.根据权利要求88的驱动图像显示器件的方法，其中借助于根据存储在控制器的寄存器中的数据将控制器中产生的选择信号输入到信号线驱动电路的模拟开关而确定选择此n×k个信号线的顺序。
92.根据权利要求88的驱动图像显示器件的方法，其中借助于用D/A转换电路对数字视频信号进行转换而得到模拟视频信号。
93.一种用模拟视频信号来驱动显示图像的图像显示器件的方法，它包含在一个水平扫描周期中用k个信号线将模拟视频信号依次输入到n×k(n和k都是自然数)个信号线，其中选择此n×k个信号线的顺序在相继产生的二个帧周期之间彼此不同。
94.根据权利要求93的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
95.根据权利要求93的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于根据存储在包括在控制器中的寄存器中的数据而在控制器中产生的选择信号。
96.根据权利要求93的驱动图像显示器件的方法，其中借助于根据存储在控制器的寄存器中的数据将控制器中产生的选择信号输入到信号线驱动电路的模拟开关而确定选择此n×k个信号线的顺序。
97.根据权利要求93的驱动图像显示器件的方法，其中借助于用D/A转换电路对数字视频信号进行转换而得到模拟视频信号。
98.一种用模拟视频信号来驱动显示图像的图像显示器件的方法，它包含在一个水平扫描周期中用k个信号线将模拟视频信号依次输入到n×k(n和k都是自然数)个信号线，其中选择此n×k个信号线的顺序在相继产生的二个水平扫描周期之间彼此不同，且选择此n×k个信号线的顺序在相继产生的二个帧周期之间彼此不同。
99.根据权利要求98的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
100.根据权利要求98的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于根据存储在控制器的寄存器中的数据而在控制器中产生的选择信号。
101.根据权利要求98的驱动图像显示器件的方法，其中借助于根据存储在控制器的寄存器中的数据将控制器中产生的选择信号输入到信号线驱动电路的模拟开关而确定选择此n×k个信号线的顺序。
102.根据权利要求98的驱动图像显示器件的方法，其中借助于用D/A转换电路对数字视频信号进行转换而得到模拟视频信号。
103.一种用模拟视频信号来驱动显示图像的图像显示器件的方法，它包含在一个水平扫描周期中用k个信号线将模拟视频信号依次输入到n×k(n和k都是自然数)个信号线，其中在n×k个信号线中，在一个水平扫描周期中被选择的第一信号线在相继产生的二个水平扫描周期之间不同。
104.根据权利要求103的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
105.根据权利要求103的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于根据存储在包括在控制器中的寄存器中的数据而在控制器中产生的选择信号。
106.根据权利要求103的驱动图像显示器件的方法，其中借助于根据存储在控制器的寄存器中的数据将控制器中产生的选择信号输入到信号线驱动电路的模拟开关而确定选择此n×k个信号线的顺序。
107.根据权利要求103的驱动图像显示器件的方法，其中借助于用D/A转换电路对数字视频信号进行转换而得到模拟视频信号。
108.一种用模拟视频信号来驱动显示图像的图像显示器件的方法，它包含在一个水平扫描周期中用k个信号线将模拟视频信号依次输入到n×k(n和k都是自然数)个信号线，其中选择此n×k个信号线的顺序，在每个水平扫描周期中被随机地改变。
109.根据权利要求108的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于控制器中产生的选择信号。
110.根据权利要求108的驱动图像显示器件的方法，其中选择此n×k个信号线的顺序决定于根据存储在控制器的寄存器中的数据而在控制器中产生的选择信号。
111.根据权利要求108的驱动图像显示器件的方法，其中借助于根据存储在控制器的寄存器中的数据将控制器中产生的选择信号输入到信号线驱动电路的模拟开关而确定选择此n×k个信号线的顺序。
112.根据权利要求108的驱动图像显示器件的方法，其中借助于用D/A转换电路对数字视频信号进行转换而得到模拟视频信号。
全文摘要
数字系统信号线驱动电路在图像显示器件中占据的面积大,这阻碍了显示器件的小型化。信号线驱动电路中的存储电路和D/A转换电路被n(“n”是等于或大于2的自然数)个信号线共用。一个水平扫描周期被分成n个周期,而在各个被分割的周期中,存储电路和D/A转换电路分别对不同的信号线进行处理。于是能够驱动所有的信号线。因此,信号线驱动电路中的存储电路的数目和D/A转换电路的数目能够被减少到常规情况的n分之一。
文档编号G09G3/36GK1390040SQ02122429
公开日2003年1月8日 申请日期2002年6月6日 优先权日2001年6月6日
发明者田中幸夫, 浅见宗广, 久保田靖, 鹫尾一 申请人:株式会社半导体能源研究所, 夏普公司