测试元件组、阵列基板、显示装置和测试方法
【专利摘要】本发明公开了一种测试元件组、阵列基板、显示装置和测试方法，涉及显示【技术领域】，能够有效检测出TFT远离栅极一侧的有源层表面的状况，且不会对TFT造成损伤。测试元件组，包括：薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层；所述薄膜晶体管远离所述栅极的一侧设置有测试电极，所述测试电极与所述薄膜晶体管之间设置有测试电极绝缘层；第一接触电极，连接于所述源极，第二接触电极，连接于所述漏极，第三接触电极，连接于所述测试电极。
【专利说明】测试元件组、阵列基板、显示装置和测试方法
【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种测试元件组、阵列基板、显示装置和测试 方法。
【背景技术】
[0002] 显示器的阵列基板中设置有薄膜晶体管（Thin Film Transistor，TFT)，通过TFT 实现显示的控制，在TFT制作完成后需要对TFT进行测试，以判断TFT是否有缺陷。
[0003] 目前，对TFT的测试是在阵列基板上设置测试元件组（Test Element Group，TEG)， TEG位于阵列基板的显示区域外围，TEG中包括一个TFT，该与阵列基板中显示区域内的TFT 结构相同，并且，TEG中TFT的源极、漏极和栅极分别连接有接触电极，通过探针碰触接触电 极来进行TFT上信号的施加和获取，实现对TEG中的TFT进行电学性能的测试。然而，这种 电学性能测试是为了验证TFT的功能，无法准确检测出TFT远离栅极一侧的有源层表面可 能出现的问题，例如刻蚀不均匀、离子残留等，但是这些问题可能会对TFT的性能造成不良 影响。如果需要检测TFT远离栅极一侧的有源层表面状况，需要通过台阶仪或通过对TFT 样品切片后进行测量，但是这样会对TFT造成损伤。
【发明内容】
[0004] 本发明提供一种测试元件组、阵列基板、显示装置和测试方法，能够有效检测出 TFT远离栅极一侧的有源层表面的状况，且不会对TFT造成损伤。
[0005] 为解决上述技术问题，本发明采用如下技术方案：
[0006] 一方面，提供一种测试元件组，包括：
[0007] 薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层；
[0008] 所述薄膜晶体管远离所述栅极的一侧设置有测试电极，所述测试电极与所述薄膜 晶体管之间设置有测试电极绝缘层；
[0009] 第一接触电极，连接于所述源极，第二接触电极，连接于所述漏极，第三接触电极， 连接于所述测试电极。
[0010] 具体地，所述薄膜晶体管为底栅结构。
[0011] 具体地，所述有源层的一侧设置有所述栅极，所述有源层与所述栅极之间设置有 栅极绝缘层，所述有源层远离所述栅极的一侧设置有所述源极和漏极。
[0012] 具体地，上述测试元件组，还包括：
[0013] 第四接触电极，连接于所述栅极。
[0014] 具体地，所述测试电极和所述第三接触电极由氧化铟锡材料制成。
[0015] 另一方面，提供一种阵列基板，包括：上述的测试元件组，所述测试元件组设置于 显示区域之外。
[0016] 另一方面，提供一种显示装置，包括：上述的阵列基板。
[0017] 另一方面，提供一种测试方法，利用上述的测试元件组进行测试，所述测试方法包 括：
[0018] 将所述测试元件组中的测试电极作为栅极，将所述测试绝缘层作为栅极绝缘层， 以使所述测试元件组中的源极、漏极、有源层、测试电极和测试绝缘层形成测试薄膜晶体 管，通过所述第一接触电极、第二接触电极和第三接触电极对所述测试薄膜晶体管进行电 性测试。
[0019] 本发明提供的测试元件组、阵列基板、显示装置和测试方法，通过在测试元件组中 薄膜晶体管远离栅极的一侧设置测试电极，并对测试电极施加栅极电压信号来进行电性测 试，根据电性测试的结果能够有效检测出远离栅极一侧的有源层表面的状况，且不会对TFT 造成损伤，从而可以根据检测结果来改善TFT的制作工艺或设计，进而提高TFT的性能。
【专利附图】
【附图说明】
[0020] 为了更清楚地说明本发明实施例技术方案，下面将对实施例中所需要使用的附图 作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普 通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021] 图1为本发明实施例中一种测试元件组的结构示意图；
[0022] 图2为图1的测试元件组中AA向的截面示意图；
[0023] 图3为本发明实施例中另一种测试元件组的结构示意图；
[0024] 图4为图3的测试元件组中BB向的截面示意图；
[0025] 图5为本发明实施例中另一种测试元件组的结构示意图。
【具体实施方式】
[0026] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0027] 如图1和图2所示，本发明实施例提供一种测试元件组，包括：薄膜晶体管，该薄膜 晶体管1包括栅极11、源极12、漏极13和有源层14 ;薄该膜晶体管远离栅极11的一侧设 置有测试电极2,测试电极2与该薄膜晶体管1之间设置有测试电极绝缘层3 ;第一接触电 极4，连接于源极12，第二接触电极5，连接于漏极13，第三接触电极6，连接于测试电极2。
[0028] 以下通过一种测试方法具体说明本实施例中的测试元件组：
[0029] 如图2所示，将上述测试元件组中的测试电极2作为栅极，将测试绝缘层3作为 栅极绝缘层，以使上述测试元件组中的源极12、漏极13、有源层14、测试电极2和测试绝缘 层3形成测试薄膜晶体管，通过第一接触电极4、第二接触电极5和第三接触电极6对该测 试薄膜晶体管进行电性测试。需要说明的是，薄膜晶体管1是实际使用时的薄膜晶体管结 构，而测试薄膜晶体管只是为了检测有源层14远离栅极11的一侧表面状况的结构。具体 的电性测试过程可以与传统对薄膜晶体管1进行电性测试的过程相同，可以得到该测试薄 膜晶体管的导通电流Ion、截止电流Ioff、阈值电压Vth或迁移率μ等测量值，根据这些 测量值与理论值之间的差别可以判断有源层14上表面是否有不良。传统的对薄膜晶体管 1进行电性测试时，在栅极11上施加栅极电压信号，薄膜晶体管的沟道形成于有源层14的 下表面附近，距离有源层14的上表面较远，因此电性测试的结果无法有效反映有源层14上 表面的状况。而在对该测试薄膜晶体管进行电性测试时，在测试电极2上施加栅极电压信 号，此时测试薄膜晶体管的沟道形成于有源层14的上表面附近，因此通过电性测试得到的 电学特性能够较为敏感的反映出有源层14远离栅极11 一侧的表面状况。并且，不但有源 层14上表面的结构不良会对测试薄膜晶体管的电学测试结果产生影响，有源层14上表面 的离子残留也会对测试薄膜晶体管的电学测试结果产生影响，例如CL离子和F离子会造成 Ioff偏大。因此对该测试薄膜晶体管进行电性测试不但能够检测出刻蚀不均匀这样的结构 不良问题，还能够检测出如离子残留这样不可见的不良问题。
[0030] 本实施例中的测试元件组，通过在薄膜晶体管远离栅极的一侧设置测试电极，并 对测试电极施加栅极电压信号来进行电性测试，根据电性测试的结果能够有效检测出远离 栅极一侧的有源层表面的状况，且不会对TFT造成损伤，从而可以根据检测结果来改善TFT 的制作工艺或设计，进而提高TFT的性能。
[0031] 具体地，如图2所示，上述薄膜晶体管1为底栅结构。
[0032] 具体地，有源层14的一侧设置有栅极11，有源层14与栅极11之间设置有栅极绝 缘层15,有源层14远离栅极11的一侧设置有源极12和漏极13。对于底栅结构的薄膜晶 体管1来说，在有源层14远离栅极11的一侧需要较多的工艺步骤，例如刻蚀等，因此对于 底栅结构的薄膜晶体管来说，有源层14远离栅极11的一侧更容易出现问题，所以上述测试 元件组更加适用于底栅结构薄膜晶体管的场景。需要说明的是，图2只示意了一种具体的 底栅结构的薄膜晶体管，底栅结构的薄膜晶体管并不限于图2中示意的具体结构，例如，源 极12和漏极13也可以设置于有源层14的下表面。
[0033] 当然，如图3和图4所示，当上述薄膜晶体管1为顶栅结构时，有源层14的一侧设 置有栅极11，有源层14与栅极11之间设置有栅极绝缘层15,有源层14与栅极绝缘层15 之间设置有源极12和漏极13。对于顶栅结构的薄膜晶体管来说，仍然可以通过上述测试元 件组来检测出远离栅极一侧的有源层表面的状况。需要说明的是，图4只示意了一种具体 的顶栅结构的薄膜晶体管，顶栅结构的薄膜晶体管并不限于图4中示意的具体结构，例如， 源极12和漏极13也可以设置于有源层14的下表面。
[0034] 具体地，如图5所示，上述测试元件组还可以包括：第四接触电极7,连接于栅极 11。此时测试元件组可以兼容传统的薄膜晶体管电性测试，实现对上述薄膜晶体管1直接 进行功能性的电性测试。
[0035] 具体地，测试电极2和第三接触电极6可以由氧化铟锡（Indium Tin Oxides, ΙΤ0) 材料制成，由于ΙΤ0是透明材料，在薄膜晶体管1为底栅结构时，可以检测光照条件下的电 学特性。另外，由于阵列基板中的像素电极或公共电极由ΙΤ0材料制成，因此可在阵列基板 中使像素电极或公共电极与测试元件组中的测试电极2和第三接触电极6通过同一次工艺 来形成，从而减少工艺步骤。
[0036] 本实施例中的测试元件组，通过在薄膜晶体管远离栅极的一侧设置测试电极，并 对测试电极施加栅极电压信号来进行电性测试，根据电性测试的结果能够有效检测出远离 栅极一侧的有源层表面的状况，且不会对TFT造成损伤，从而可以根据检测结果来改善TFT 的制作工艺或设计，进而提高TFT的性能。
[0037] 本发明实施例提供一种阵列基板，包括：上述的测试元件组，上述测试元件组设置 于显示区域之外。
[0038] 本实施例中测试元件组的具体结构和原理与上述实施例相同，在此不再赘述。
[0039] 本实施例中的阵列基板，通过在测试元件组中薄膜晶体管远离栅极的一侧设置测 试电极，并对测试电极施加栅极电压信号来进行电性测试，根据电性测试的结果能够有效 检测出远离栅极一侧的有源层表面的状况，且不会对TFT造成损伤，从而可以根据检测结 果来改善TFT的制作工艺或设计，进而提高TFT的性能以及阵列基板的性能。
[0040] 本发明实施例提供一种显示装置，包括：上述的阵列基板。
[0041] 该显示装置可以为：液晶显示面板、电子纸、0LED面板、手机、平板电脑、电视机、 显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0042] 本实施例中阵列基板的结构和原理与上述实施例相同，在此不再赘述。
[0043] 本实施例中的显示装置，通过在测试元件组中薄膜晶体管远离栅极的一侧设置测 试电极，并对测试电极施加栅极电压信号来进行电性测试，根据电性测试的结果能够有效 检测出远离栅极一侧的有源层表面的状况，且不会对TFT造成损伤，从而可以根据检测结 果来改善TFT的制作工艺或设计，进而提高TFT的性能以及显示效果。
[0044] 本发明实施例提供一种测试方法，利用上述的测试元件组进行测试，所述测试方 法包括：
[0045] 如图1和图2所示，将测试元件组中的测试电极2作为栅极，将测试绝缘层3作为 栅极绝缘层，以使测试元件组中的源极12、漏极13、有源层14、测试电极2和测试绝缘层3 形成测试薄膜晶体管，通过第一接触电极4、第二接触电极5和第三接触电极6对该测试薄 膜晶体管进行电性测试。
[0046] 具体地测试过程和原理与上述实施例相同，在此不再赘述。
[0047] 本实施例中的测试方法，通过在测试元件组中薄膜晶体管远离栅极的一侧设置测 试电极，并对测试电极施加栅极电压信号来进行电性测试，根据电性测试的结果能够有效 检测出远离栅极一侧的有源层表面的状况，且不会对TFT造成损伤，从而可以根据检测结 果来改善TFT的制作工艺或设计，进而提高TFT的性能。
[〇〇48] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1. 一种测试元件组，其特征在于，包括： 薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层； 所述薄膜晶体管远离所述栅极的一侧设置有测试电极，所述测试电极与所述薄膜晶体 管之间设置有测试电极绝缘层； 第一接触电极，连接于所述源极，第二接触电极，连接于所述漏极，第三接触电极，连接 于所述测试电极。
2. 根据权利要求1所述的测试元件组，其特征在于， 所述薄膜晶体管为底栅结构。
3. 根据权利要求2所述的测试元件组，其特征在于， 所述有源层的一侧设置有所述栅极，所述有源层与所述栅极之间设置有栅极绝缘层， 所述有源层远离所述栅极的一侧设置有所述源极和漏极。
4. 根据权利要求1至3中任意一项所述的测试元件组，其特征在于，还包括： 第四接触电极，连接于所述栅极。
5. 根据权利要求1至3中任意一项所述的测试元件组，其特征在于， 所述测试电极和所述第三接触电极由氧化铟锡材料制成。
6. -种阵列基板，其特征在于，包括：如权利要求1至5中任意一项所述的测试元件 组，所述测试元件组设置于显示区域之外。
7. -种显示装置，其特征在于，包括：如权利要求6所述的阵列基板。
8. -种测试方法，其特征在于，利用如权利要求1至5中任意一项所述的测试元件组进 行测试，所述测试方法包括： 将所述测试元件组中的测试电极作为栅极，将所述测试绝缘层作为栅极绝缘层，以使 所述测试元件组中的源极、漏极、有源层、测试电极和测试绝缘层形成测试薄膜晶体管，通 过所述第一接触电极、第二接触电极和第三接触电极对所述测试薄膜晶体管进行电性测 试。
【文档编号】G09G3/00GK104090389SQ201410294760
【公开日】2014年10月8日 申请日期:2014年6月25日 优先权日:2014年6月25日
【发明者】张明, 张九占, 杨通, 王国磊, 胡明 申请人:合肥鑫晟光电科技有限公司, 京东方科技集团股份有限公司