闸极驱动电路和显示装置的制作方法

本发明涉及一种闸极驱动电路和显示装置，且特别涉及一种具有虚拟移位寄存器的闸极驱动电路和显示装置。

背景技术：

平面显示装置，例如液晶显示装置或有机发光二极管(organiclight-emittingdiode；oled)显示装置等，通常具有多个移位寄存器(shiftregister)，以用于控制显示装置中每个像素在同一时间点所显示的灰阶。此外，随着薄膜电晶体(thinfilmtransistor；tft)液晶显示技术的不断进步，将驱动电路整合在显示面板上的技术，例如系统面板(systemonglass；sog)等，已逐渐广泛用于现今的显示装置产品上。然而，移位寄存器的电路设计需考量信号在每个时间点所对应输出的正确性，以确保显示装置的图像显示品质。在移位寄存器所输出的扫描信号中电阻电容负载所造成的延迟时间应小于临界电阻电容延迟时间，以避免对应此移位寄存器的像素显示错误的灰阶。就高解析度的显示装置而言，每个扫描信号的充电时间较短，且前数级移位寄存器所产生的扫描信号具有较大的电阻电容延迟时间，导致其易于发生图像显示错误的问题。

技术实现要素：

本发明的目的在于提供一种闸极驱动电路和显示装置，其可缩短输入至显示面板的扫描信号的电阻电容延迟时间，进而确保图像显示品质和稳定度。

根据本发明的上述目的，提出一种闸极驱动电路，其用以驱动显示面板且包含第1级至第n级第一移位寄存器和一个或多个第一虚拟移位寄存器。此些第1级至第n级第一移位寄存器用以分别产生且输出第1级至第n级第一扫描信号至显示面板的多个第一扫描线。此些第一虚拟移位寄存器用以在此些第一扫描信号产生之前分别产生且输出一个或多个第一虚拟扫描信号。此一个或多个第一虚拟扫描信号与此些第一扫描信号依序输出，且n为正整数。

依据本发明的一实施例，上述一个或多个第一虚拟移位寄存器为第1级至第m级第一虚拟移位寄存器，其中m为正整数且为2的倍数。

依据本发明的一实施例，上述一个或多个第一虚拟移位寄存器为第1级至第m级第一虚拟移位寄存器，其中m为大于或等于3的正整数。

依据本发明的又一实施例，上述m等于4。

依据本发明的又一实施例，上述一个或多个第一虚拟移位寄存器的第1级第一虚拟移位寄存器用以依据起始信号产生上述一个或多个第一虚拟扫描信号的第1级第一虚拟扫描信号。

依据本发明的又一实施例，上述第1级第一移位寄存器用以依据上述一个或多个第一虚拟扫描信号的至少一个第一虚拟扫描信号产生上述第1级第一扫描信号。

依据本发明的又一实施例，上述一个或多个第一虚拟扫描信号不输入此些第一扫描线。

依据本发明的又一实施例，上述此些第一虚拟移位寄存器中的第j级第一虚拟移位寄存器定义为第j级移位寄存器，上述此些第一虚拟扫描信号中的第j级第一虚拟扫描信号定义为第j级扫描信号，上述此些第一移位寄存器中的第k级第一移位寄存器定义为第(k+m)级移位寄存器，且上述此些第一扫描信号中的第k级第一扫描信号定义为第(k+m)级扫描信号，此些移位寄存器中的第i级移位寄存器包含预充电单元、第一下拉单元、输出单元和第二下拉单元。预充电单元用以接收第一输入信号和第二输入信号且由第一节点输出控制信号。第一下拉单元耦接第一节点且用以接收第三输入信号。输出单元用以接收第四输入信号和控制信号且由第二节点输出此些扫描信号中的第i级扫描信号。第二下拉单元耦接第二节点且用以接收第五输入信号。第四输入信号及第五输入信号分别为第1至第4时钟信号中的两个，j为小于或等于m的正整数，且k为小于或等于n的正整数。

依据本发明的又一实施例，上述预充电单元包含第一电晶体和第二电晶体。第一电晶体的闸极和第一源汲极用以接收第一输入信号，且第一电晶体的第二源汲极耦接至第一节点。第二电晶体的闸极和第一源汲极用以接收第二输入信号，且第二电晶体的第二源汲极耦接至第一节点。

依据本发明的又一实施例，当i为1时，上述第一输入信号和上述第二输入信号为起始信号；当i为2时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为起始信号；当i为(n-1)时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为此些扫描信号中的第(i-2)级扫描信号；当i为n时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为此些扫描信号中的第(i-2)级扫描信号；当i为(n+1)时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为此些扫描信号中的第(i-2)级扫描信号；当i为(n+2)时，上述第一输入信号为此些扫描信号中的第(i-1)级扫描信号，且上述第二输入信号为此些扫描信号中的第(i-2)级扫描信号；其中，n为小于或等于(m+n+1)的正整数且为4的倍数。

依据本发明的又一实施例，上述第一下拉单元包含第三电晶体。第三电晶体的闸极用以接收第三输入信号，第三电晶体的第一源汲极用以接收参考电位，且第三电晶体的第二源汲极耦接至第一节点。当i为小于或等于(m+n-2)的正整数时，上述第三输入信号为此些扫描信号中的第(i+2)级扫描信号；当i为(m+n-1)或(m+n)时，上述第三输入信号为重置信号。

依据本发明的又一实施例，当i为3至(m+n)的任意一个正整数时，上述第一下拉单元还包含重置电晶体。重置电晶体的闸极用以接收起始信号，重置电晶体的第一源汲极用以接收参考电位，且重置电晶体的第二源汲极耦接至第一节点。

依据本发明的又一实施例，上述输出单元包含电容、第四电晶体和第五电晶体。电容的第一端和第二端分别耦接至第一节点和第二节点。第四电晶体的闸极耦接至第一节点，第四电晶体的第一源汲极用以接收第四输入信号，且第四电晶体的第二源汲极耦接至第二节点。第五电晶体的闸极耦接至第二节点，第五电晶体的第一源汲极用以接收第四输入信号，且第五电晶体的第二源汲极耦接至第二节点。当i为(n-3)时，上述第四输入信号为第1时钟信号；当i为(n-2)时，上述第四输入信号为第2时钟信号；当i为(n-1)时，上述第四输入信号为第3时钟信号；当i为n时，上述第四输入信号为第4时钟信号；其中，n为小于或等于(m+n+3)的正整数且为4的倍数。

依据本发明的又一实施例，上述第二下拉单元包含第六电晶体。第六电晶体的闸极用以接收第五输入信号，第六电晶体的第一源汲极用以接收参考电位，且第六电晶体的第二源汲极耦接至第二节点。当i为(n-3)时，上述第五输入信号为第3时钟信号；当i为(n-2)时，上述第五输入信号为第4时钟信号；当i为(n-1)时，上述第五输入信号为第1时钟信号；当i为n时，上述第五输入信号为第2时钟信号；其中，n为小于或等于(m+n+3)的正整数且为4的倍数。

依据本发明的又一实施例，上述闸极驱动电路还包含第1级至第n级第二移位寄存器和一个或多个第二虚拟移位寄存器。此些第1级至第n级第二移位寄存器用以分别产生且输出第1级至第n级第二扫描信号至显示面板的多个第二扫描线。此些第二虚拟移位寄存器用以在此些第二扫描信号产生之前分别产生且输出一个或多个第二虚拟扫描信号。此一个或多个第二虚拟扫描信号与此些第一扫描信号依序输出，此一个或多个第二虚拟扫描信号分别与此一个或多个第一虚拟扫描信号具有实质相同的时序，且此些第二扫描信号分别与此些第一扫描信号具有实质相同的时序。

根据本发明的上述目的，另提出一种显示装置，其包含显示面板和驱动电路。显示面板具有相对的第一侧边和第二侧边。驱动电路用以驱动显示面板，且其包含第1级至第n级第一移位寄存器、一个或多个第一虚拟移位寄存器、第1级至第n级第二移位寄存器和一个或多个第二虚拟移位寄存器。此些第1级至第n级第一移位寄存器设置在显示面板的第一侧边且用以分别产生且输出第1级至第n级第一扫描信号至显示面板的多个第一扫描线。此一个或多个第一虚拟移位寄存器设置在显示面板的第一侧边且用以在此些第一扫描信号产生之前分别产生且输出一个或多个第一虚拟扫描信号。此些第1级至第n级第二移位寄存器设置在显示面板的第二侧边且用以分别产生且输出第1级至第n级第二扫描信号至显示面板的多个第二扫描线。此一个或多个第二虚拟移位寄存器设置在显示面板的第二侧边且用以在此些第二扫描信号产生之前分别产生且输出一个或多个第二虚拟扫描信号。此一个或多个第一虚拟扫描信号与此些第一扫描信号依序输出，此一个或多个第二虚拟扫描信号与此些第一扫描信号依序输出，此一个或多个第二虚拟扫描信号分别与此一个或多个第一虚拟扫描信号具有实质相同的时序，此些第二扫描信号分别与此些第一扫描信号具有实质相同的时序，且n为正整数。

依据本发明的一实施例，上述一个或多个第一虚拟移位寄存器为第1级至第m级第一虚拟移位寄存器，且上述一个或多个第二虚拟移位寄存器为第1级至第m级第二虚拟移位寄存器，其中m为正整数且为2的倍数。

依据本发明的一实施例，上述一个或多个第一虚拟移位寄存器为第1级至第m级第一虚拟移位寄存器，且上述一个或多个第二虚拟移位寄存器为第1级至第m级第二虚拟移位寄存器，其中m为大于或等于3的正整数。

依据本发明的又一实施例，上述m等于4。

与现有技术相比，本发明具有如下有益效果：本发明的闸极驱动电路和显示装置，其可缩短输入至显示面板的扫描信号的电阻电容延迟时间，进而确保图像显示品质和稳定度。

附图说明

为了更完整了解实施例及其优点，现参照结合所附图式所做的下列描述，其中：

图1为依据本发明一些实施例的显示装置的示意图；

图2为图1的显示区域和闸极驱动器的示意图；

图3a和图3b分别为依据本发明一些实施例的移位寄存电路的电路图；

图4为图2的闸极驱动器所输出的信号的时序图；以及

图5为依据本发明一些实施例的显示装置的示意图。

具体实施方式

以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、公开的实施例仅供说明，并非用以限定本发明的范围。

请参照图1，其绘示依据本发明实施例的显示装置100的示意图。显示装置100包括显示面板110、源极驱动器120和闸极驱动器130。显示面板110具有多个排列成阵列的像素，其共同用以显示图像。显示面板110可以是例如扭曲向列(twistednematic；tn)型、平面转换(in-planeswitching；ips)型、边缘电场切换(fringe-fieldswitching；ffs)型或垂直配向(verticalalignment；va)型等各种类型的液晶显示面板，或是有机发光二极管显示(organiclight-emittingdiode；oled)面板等，但不限于此。源极驱动器120电性连接至显示面板110，其用以将图像数据转换为源极驱动信号，且将源极驱动信号传输至显示面板110。闸极驱动器130电性连接至显示面板110，其用以将闸极驱动信号传输至显示面板110。显示面板110受到源极驱动信号和闸极驱动信号的驱动而显示图像。

图2为图1的显示区域110和闸极驱动器130的示意图。如图2所示，闸极驱动器130包含虚拟移位寄存器132(1)～132(m)和移位寄存器134(1)～134(n)。虚拟移位寄存器132(1)～132(m)和移位寄存器134(1)～134(n)分别用以依据起始信号stv、时钟信号c1～c4和重置信号rst(图未绘示)中的至少一个产生虚拟扫描信号ds(1)～ds(m)和扫描信号s(1)～s(n)。起始信号stv在帧周期开始时切换为高准位，时钟信号c1～c4在帧周期的期间依序循环切换为高准位和低准位，而重置信号rst在帧周期结束时切换为高准位。进一步地，移位寄存器134(1)～134(n)分别用以将扫描信号s(1)～s(n)输入至显示面板110的多个扫描线(图未绘示)。举例而言，第1级移位寄存器134(1)用以产生且输入第1级扫描信号s(1)至此些扫描线的第1扫描线，第2级移位寄存器134(2)用以产生且输入第2级扫描信号s(2)至此些扫描线的第2扫描线，依此类推。

在本发明中，虚拟移位寄存器132(1)～132(m)是设置在移位寄存器134(1)～134(n)之前，且其产生的虚拟扫描信号ds(1)～ds(m)不输入至显示面板110的扫描线。此外，虚拟扫描信号ds(1)～ds(m)是在扫描信号s(1)～s(n)产生之前分别产生且输出，且虚拟扫描信号ds(1)～ds(m)和扫描信号s(1)～s(n)是依序产生且输出。

为方便以下图3a和图3b的说明，图2的虚拟移位寄存器132(1)～132(m)和移位寄存器134(1)～134(n)分别以移位寄存器sr(1)～sr(m+n)表示，且虚拟扫描信号ds(1)～ds(m)和扫描信号s(1)～s(n)分别以扫描信号sc(1)～sc(m+n)表示。

图3a和图3b分别为依据本发明一些实施例的移位寄存电路300a、300b的电路图。移位寄存电路300a可以是移位寄存器sr(1)～sr(3)中的电路，而移位寄存电路300b可以是移位寄存器sr(4)～sr(m+n)中的电路。

如图3a所示，移位寄存电路300a包括预充电单元310a、第一下拉单元320a、输出单元330a和第二下拉单元340a。预充电单元310a用以接收输入信号in1～in2且由节点x1输出控制信号ctrl。第一下拉单元320a耦接预充电单元310a，其用以接收输入信号in3并下拉节点x1的准位。输出单元330a耦接预充电单元310a，其用以接收控制信号ctrl和输入信号in4且由节点x2输出扫描信号out。第二下拉单元340a耦接第一下拉单元320a和输出单元330a，其用以接收输入信号in5并重设扫描信号out。

预充电单元310a包含电晶体t1、t2。电晶体t1的闸极和第一源汲极用以接收输入信号in1，且电晶体t1的第二源汲极耦接节点x1。电晶体t2的闸极和第一源汲极用以接收输入信号in2，且电晶体t2的第二源汲极耦接节点x1。

第一下拉单元320a包含电晶体t3。电晶体t3的闸极用以接收输入信号in3，电晶体t3的第一源汲极用以接收参考电位vss，且电晶体t3的第二源汲极耦接节点x1。

输出单元330a包含电容cx和电晶体t4、t5。电容cx的第一端和第二端分别耦接节点x1和节点x2。电晶体t4的闸极耦接节点x1，电晶体t4的第一源汲极用以接收输入信号in4，且电晶体t4的第二源汲极耦接节点x2。电晶体t5的闸极和第二源汲耦接节点x2，且电晶体t5的第一源汲极用以接收输入信号in4。

第二下拉单元340a包含电晶体t6。电晶体t6的闸极用以接收输入信号in5，电晶体t6的第一源汲极用以接收参考电位vss，且电晶体t6的第二源汲极耦接节点x2。

若移位寄存电路300a为移位寄存器sr(1)中的电路，则输入信号in1～in5分别为起始信号stv、起始信号stv、扫描信号sc(3)、时钟信号c1和时钟信号c3，且输出信号out为扫描信号sc(1)。若移位寄存电路300a为移位寄存器sr(2)中的电路，则输入信号in1～in5分别为扫描信号sc(1)、起始信号stv、扫描信号sc(4)、时钟信号c2和时钟信号c4，且输出信号out为扫描信号sc(2)。若移位寄存电路300a为移位寄存器sr(3)中的电路，则输入信号in1～in5分别为扫描信号sc(2)、扫描信号sc(1)、扫描信号sc(5)、时钟信号c3和时钟信号c1，且输出信号out为扫描信号sc(3)。

如图3b所示，移位寄存电路300b包含预充电单元310b、第一下拉单元320b、输出单元330b和第二下拉单元340b。预充电单元310b、输出单元330b和第二下拉单元340b分别和图3a的预充电单元310a、输出单元330a和第二下拉单元340a相同，故在此不赘述。

第一下拉单元320a包含电晶体t3、t7。电晶体t3的闸极用以接收输入信号in3，电晶体t3的第一源汲极用以接收参考电位vss，且电晶体t3的第二源汲极耦接节点x1。电晶体t7的闸极用以接收输入信号in6，电晶体t7的第一源汲极用以接收参考电位vss，且电晶体t7的第二源汲极耦接节点x1。

若移位寄存电路300b为移位寄存器sr(i)中的电路且i为大于或等于4且小于或等于(m+n-2)的正整数，则输入信号in1～in3、in6分别为扫描信号sc(i-1)、扫描信号sc(i-2)、扫描信号sc(i+2)和起始信号stv。对移位寄存器sr(4)～sr(m+n-2)而言，输入信号in4分别为时钟信号c4、c1、c2、c3的循环顺序，且输入信号in5分别为时钟信号c2、c3、c4、c1的循环顺序。以(m+n)为4的倍数为例，若移位寄存电路300b为移位寄存器sr(m+n-1)中的电路，则输入信号in1～in6分别为扫描信号sc(m+n-2)、扫描信号sc(m+n-3)、重置信号rst、时钟信号c3、时钟信号c1和起始信号stv。若移位寄存电路300b为移位寄存器sr(m+n)中的电路，则输入信号in1～in6分别为扫描信号sc(m+n-1)、扫描信号sc(m+n-2)、重置信号rst、时钟信号c4、时钟信号c2和起始信号stv。在移位寄存器sr(m+n-1)和sr(m+n)中，输入信号in4和in5所对应的时钟信号是和(m+n)的值相关，且输入信号in4和in5与(m+n)的关系可从上述说明得知，故在此不赘述。

在一些实施例中，本发明的显示装置100为系统整合式玻璃面板(systemonglass；sog)的显示装置，也就是说，闸极驱动器130是制作在显示装置100的基板(图未绘示)上。如此一来，便可使用相同工艺来制作闸极驱动器130中的电子元件(例如图3a和图3b的电晶体t1～t7和/或电容cx)和显示面板110中的电子元件。

图4为图2的闸极驱动器130所输出的信号的时序图。虚拟移位寄存器132(1)～132(m)的个数是以4个为例(即m等于4)，且为了简化说明，图4仅绘示出第1级扫描信号s(1)的时序，而省略第2级至第n级扫描信号s(2)～s(n)的时序。在图4中，虚拟扫描信号ds(1)～ds(4)和第1级扫描信号s(1)依序在时间点t0～t4时开始从低准位升至高准位，且依序在时间点t2～t6时开始从高准位降至低准位。虚拟扫描信号ds(1)～ds(4)和第1级扫描信号s(1)从低准位升至高准位所需时间长度分别为δtds1、δtds2、δtds3、δtds4和δts1，其分别代表虚拟扫描信号ds(1)～ds(4)和第1级扫描信号s(1)的电阻电容延迟时间，其中时间长度δtds1、δtds2中的任意一个大于时间长度δtds3、δtds4中的任意一个，且时间长度δtds3、δtds4中的任意一个大于时间长度δts1。

由图4的时序图可知，虚拟扫描信号ds(1)～ds(4)和第1级扫描信号s(1)从低准位升至高准位的所需时间长度逐渐缩短。因为虚拟扫描信号ds(1)～ds(4)不会被输入至显示面板110的扫描线，所以无论时间长度δtds1、δtds2、δtds3、δtds4与临界电阻电容延迟时间的关系为何，若时间长度δts1小于临界电阻电容延迟时间，则可确保显示面板110不会受到扫描信号s(1)～s(n)的影响而显示错误图像。

由上述可知，借由本发明的虚拟移位寄存器的设置，可缩短输入至显示面板的扫描信号的电阻电容延迟时间，使得显示面板不会因为扫描信号的电阻电容延迟时间过长的影响而显示错误图像，确保其显示图像的品质和稳定度。

应注意的是，本发明的虚拟移位寄存器的个数可以是一个或多个，其个数可依据实际的设计需求而决定。举例而言，在一些实施例中，虚拟移位寄存器的个数可以是偶数个(即2的倍数)；在一些实施例中，虚拟移位寄存器的个数可以是3个或3个以上；在一些实施例中，虚拟移位寄存器的个数为4个。此外，本发明的虚拟移位寄存器和移位寄存器的电路也可依据实际产品需求而对应设计，其并不局限于图3a和图3b所绘示的电路。

上述实施例中有关虚拟移位寄存器的设置也可应用在以左右两侧同时驱动的显示装置上。请参照图5，其绘示显示装置500的示意图。显示装置500包括显示面板510、源极驱动器520和闸极驱动器530a、530b。显示装置500与图1的显示装置100类似，两者的差别在于显示装置500具有两个闸极驱动器530a、530b。如图5所示，闸极驱动器530a、530b分别设置于显示面板510的左右两侧，且共同用以将闸极驱动信号传输至显示面板510。在其他实施例中，闸极驱动器530a、530b的设置位置可依据不同的设计需求而对应调整。闸极驱动器530a、530b可包含相同个数的虚拟移位寄存器，且其输出的虚拟扫描信号的时序相同。此外，闸极驱动器530a、530b可包含相同个数的移位寄存器和/或虚拟移位寄存器，且其输出的扫描信号和/或虚拟扫描信号的时序相同。在一些实施例中，每个闸极驱动器530a、530b包含图2所示的虚拟移位寄存器132(1)～132(m)和移位寄存器134(1)～134(n)。显示面板510和源极驱动器520分别与图1的显示面板110和源极驱动器120大致相同，故在此不再赘述。

虽然本发明已经以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。