像素驱动电路、驱动方法、显示基板和显示装置与流程

本发明涉及显示驱动技术领域，尤其涉及一种像素驱动电路、驱动方法、显示基板和显示装置。

背景技术：

在现有的像素驱动电路中，一根数据线Data仅为一列像素驱动单元提供显示用的数据电压，从而用于补偿的TFT(Thin Film Transistor，薄膜晶体管)器件和数据线的个数没有办法有效的被减少，从而无法大幅缩减Pixel Pitch(像素间距)大小并降低IC(Integrated Circuit，集成电路)成本，进而导致无法空闲出更多的数据线以解放IC channel(通道)个数，不能在获得更高的PPI(pixels per inch，每英寸所拥有的像素数目)的同时解决像素点驱动TFT由于工艺制程及长时间的操作造成阈值电压不均一而导致显示不均匀的问题。

技术实现要素：

本发明的主要目的在于提供一种像素驱动电路、驱动方法、显示基板和显示装置，解决现有技术中一根数据线仅为一列像素驱动单元提供显示用的数据电压，从而用于补偿的TFT数据线的个数没有办法有效的被减少，从而无法大幅缩减像素间距大小并降低IC成本，进而导致无法空闲出更多的数据线以解放IC通道个数，不能在获得更高的PPI的同时完成像素补偿驱动的问题。

为了达到上述目的，本发明提供了一种像素驱动电路，所述像素驱动电路包括都与同一数据线连接的N个像素驱动单元，第n像素驱动单元用于驱动第n像素单元包括的一发光元件发光；N为大于1的整数，n为小于或等于N的正整数；

第n像素驱动单元包括第n重置模块、第n驱动晶体管、第n充放电模块、第n补偿控制模块和第n发光控制模块，其中，

所述第n重置模块，分别与重置控制信号输出端、第n起始信号输出端和第n控制节点连接；

所述第n驱动晶体管的栅极与所述第n控制节点连接，所述第n驱动晶体管的第一极通过所述第n补偿控制模块与所述数据线连接，所述第n驱动晶体管的第二极通过所述第n补偿控制模块与所述第n充放电模块的第一端连接；

所述第n充放电模块的第一端与所述第n控制节点连接，所述第n充放电模块的第二端与一电压输出端连接；

所述第n补偿控制模块与第n补偿控制信号输出端连接，用于在补偿阶段包括的第n补偿时间段，在第n补偿控制信号的控制下，控制所述第n驱动晶体管的第一极接入所述数据线上的第n数据电压，并控制所述第n充放电模块充电或放电直至所述第n控制节点的第一端的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值；

所述第n发光控制模块，分别与所述第n驱动晶体管的第一极、所述第n驱动晶体管的第二极、高电平输出端、发光控制线和所述第n像素单元包括的发光元件连接，用于在发光阶段在所述发光控制线输出的发光控制信号的控制下控制所述第n驱动晶体管导通，驱动所述第n像素单元包括的发光元件发光，并使得所述第n驱动晶体管的栅源电压补偿所述第n驱动晶体管的阈值电压。

实施时，所述第n重置模块包括：第n重置晶体管，栅极与所述重置控制信号输出端连接，第一极与所述第n起始信号输出端连接，第二极与所述第n控制节点连接；

当所述第n驱动晶体管为p型晶体管时，所述第n起始信号输出端输出的第n起始信号与第n数据电压的差值小于所述第n驱动晶体管的阈值电压；

当所述第n驱动晶体管为n型晶体管时，所述第n起始信号输出端输出的第n起始信号与第n数据电压的差值大于或等于所述第n驱动晶体管的阈值电压。

实施时，所述第n充放电模块包括：第n存储电容，第一端与所述第n补偿控制模块连接，第二端与所述电压输出端连接。

实施时，所述第n补偿控制模块包括：

第一补偿控制晶体管，栅极与所述第n补偿控制信号输出端连接，第一极与所述数据线连接，第二极与所述第n驱动晶体管的第一极连接；以及，

第二补偿控制晶体管，栅极与所述第n补偿控制信号输出端连接，第一极与所述第n充放电模块的第一端连接，第二极与所述第n驱动晶体管的第二极连接。

实施时，所述第n发光控制模块包括：

第一发光控制晶体管，栅极与所述发光控制线连接，第一极与所述第n驱动晶体管的第二极连接，第二极与所述高电平输出端连接；以及，

第二发光控制晶体管，栅极与所述发光控制线连接，第一极与所述第n像素单元包括的发光元件连接，第二极与所述第n驱动晶体管的第一极连接。

本发明还提供给了一种像素驱动电路的驱动方法，应用于上述的像素驱动电路，每一显示周期包括重置阶段、补偿阶段和发光控制阶段；所述补偿阶段包括N个补偿时间段，N为所述像素驱动电路包括的像素驱动单元的个数；

所述驱动方法包括：在每一显示周期，

在重置阶段，在重置控制信号的控制下，重置控制模块控制每一控制节点分别接入相应的起始信号；

在补偿阶段包括的第n补偿时间段，在第n补偿控制信号的控制下，第n补偿控制模块控制所述第n驱动晶体管的第一极接入所述数据线上的第n数据电压并控制第n控制节点与所述第n驱动晶体管的第二极连接，第n补偿控制模块控制所述第n充放电模块充电或放电直至第n控制节点的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值；

在发光阶段，在所述发光控制线输出的发光控制信号的控制下，第n发光控制模块控制所述第n驱动晶体管导通，驱动所述第n像素单元包括的发光元件发光，并使得所述第n驱动晶体管的栅源电压补偿所述第n驱动晶体管的阈值电压；

n为小于或等于N的正整数。

实施时，当所述第n驱动晶体管为p型晶体管时，第n起始信号与第n数据电压的差值小于所述第n驱动晶体管的阈值电压；

所述第n补偿控制模块控制所述第n充放电模块充电或放电直至所述第n充放电模块的第一端的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值步骤具体包括：所述第n补偿控制模块控制所述第n充放电模块充电，直至所述第n充放电模块的第一端的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值。

实施时，当所述第n驱动晶体管为n型晶体管时，所述第n起始信号输出端输出的第n起始信号与第n数据电压的差值大于或等于所述第n驱动晶体管的阈值电压；

所述第n补偿控制模块控制所述第n充放电模块充电或放电直至所述第n充放电模块的第一端的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值步骤具体包括：所述第n补偿控制模块控制所述第n充放电模块放电，直至所述第n充放电模块的第一端的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值。

本发明还提供了一种显示基板，包括多条数据线与像素结构；

所述像素结构包括阵列设置的多行多列像素单元和多个如权利要求1至6中任一权利要求所述的像素驱动电路；

所述像素驱动电路包括的N个像素驱动单元都与同一数据线连接；

所述N个像素驱动单元分别与位于同一行的N个像素单元包括的发光元件连接；N为大于1的整数。

实施时，本发明所述的显示基板还包括硅基板，所述数据线、所述像素单元和所述像素驱动电路都设置于所述硅基板上。

本发明还提供了一种显示装置，包括上述的显示基板。

与现有技术相比，本发明所述的像素驱动电路包括都与同一数据线连接的位于同一行不同列的至少两个像素驱动单元，通过同一根数据线为该至少两个像素驱动单元提供数据电压，从而可以压缩用于补偿的TFT器件和数据线的个数，这样可大幅缩减Pixel Pitch(像素间距)大小并降低IC成本，通过这种方式可以空闲出更多的数据线以解放IC channel(通道)个数，从而获得更高的PPI，可以通过补偿控制模块在补偿阶段控制相应的充放电模块的第一端的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值，从而可以使得在发光阶段通过第n驱动晶体管的栅源电压补偿相应的第n驱动晶体管的阈值电压，以解决像素点驱动TFT由于工艺制程及长时间的操作造成阈值电压不均一从而导致显示不均匀的问题，使得流过每个发光元件的电流不受驱动晶体管的阈值电压的影响，最终保证了图像显示的均匀性。

附图说明

图1是本发明实施例所述的像素驱动电路包括的一个像素驱动单元的结构图；

图2是本发明实施例所述的像素驱动电路的结构图；

图3是本发明所述的像素驱动电路的一具体实施例的电路图；

图4是本发明如图3所示的像素驱动电路的工作时序图；

图5A是本发明如图3所示的像素驱动电路在重置阶段t1的电流流向示意图；

图5B是本发明如图3所示的像素驱动电路在第一补偿阶段t21的电流流向示意图；

图5C是本发明如图3所示的像素驱动电路在第二补偿阶段t22的电流流向示意图；

图5D是本发明如图3所示的像素驱动电路在第三补偿阶段t23的电流流向示意图；

图5E是本发明如图3所示的像素驱动电路在发光阶段t3的电流流向示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中第一极可以为源极，第二极可以为漏极；或，第一极可以为漏极，第二极可以为源极。

本发明实施例所述的像素驱动电路包括都与同一数据线连接的N个像素驱动单元，第n像素驱动单元用于驱动第n像素单元包括的一发光元件发光；N为大于1的整数，n为小于或等于N的正整数；

如图1所示，第n像素驱动单元包括第n重置模块11、第n驱动晶体管D-n、第n充放电模块12、第n补偿控制模块13和第n发光控制模块14，其中，

所述第n重置模块11，分别与重置控制信号输出端RS、输出第n起始信号Vini-n的第n起始信号输出端和第n控制节点Cn连接；

所述第n驱动晶体管D-n的栅极与所述第n控制节点Cn连接，所述第n驱动晶体管D-n的第一极通过所述第n补偿控制模块13与数据线Data连接，所述第n驱动晶体管D-n的第二极通过所述第n补偿控制模块13与所述第n充放电模块12的第一端连接；

所述第n充放电模块12的第一端与第n控制节点Cn连接，所述第n充放电模块12的第二端与输出第n电压Vn的第n电压输出端连接；

所述第n补偿控制模块13与第n补偿控制信号输出端Scan-n连接，用于在补偿阶段包括的第n补偿时间段，在第n补偿控制信号输出端Scan-n输出的第n补偿控制信号的控制下，控制所述第n驱动晶体管D-n的第一极接入所述数据线Data上的第n数据电压，并控制所述第n充放电模块12充电或放电直至所述第n控制节点Cn的电位为所述第n驱动晶体管D-n的阈值电压与第n数据电压的和值；

所述第n发光控制模块14，分别与所述第n驱动晶体管D-n的第一极、所述第n驱动晶体管D-n的第二极、输出高电平Vdd的高电平输出端、发光控制线EM和所述第n像素单元包括的第n发光元件ELn连接，用于在发光阶段在所述发光控制线EM输出的发光控制信号的控制下控制所述第n驱动晶体管D-n导通，驱动所述第n像素单元包括的第n发光元件ELn发光，并使得所述第n驱动晶体管D-n的栅源电压补偿所述第n驱动晶体管D-n的阈值电压。

在实际操作时，与同一数据线连接的N个像素驱动单元位于同一行不同列，用于分别驱动位于同一行不同列的N个发光元件发光。

在图1中，以D-n为p型晶体管为例，但是在实际操作时，D-n也可以为n型晶体管，在此对驱动晶体管的类型不作限定。

在实际操作时，像素单元包括的发光元件可以为OLED(Organic Light-Emitting Diode，有机发光二极管)。

在本发明实施例所述的像素驱动电路中，分别与各个像素驱动单元包括的重置模块连接的起始信号输出端输出的起始信号可以相等也可以不相等，该起始信号只需能够使得在补偿阶段相应的驱动晶体管能够导通即可。

并且，在本发明实施例所述的像素驱动电路中，分别与各个像素驱动单元包括的充放电模块的第二端连接的电压输出端输出的电压可以相等也可以不相等，只需能够使得在补偿阶段相应的充放电模块的第一端的电位能够通过充电或放电而达到相应的数据线与相应的驱动晶体管的阈值电压的和值即可。

本发明实施例所述的像素驱动电路包括都与同一数据线Data连接的位于同一行不同列的至少两个像素驱动单元，通过同一根数据线Data为该至少两个像素驱动单元提供数据电压，从而可以压缩用于补偿的TFT(Thin Film Transistor，薄膜晶体管)器件和数据线的个数，这样可大幅缩减Pixel Pitch(像素间距)大小并降低IC(Integrated Circuit，集成电路)成本，通过这种方式可以空闲出更多的数据线以解放IC channel(通道)个数，从而获得更高的PPI(pixels per inch，每英寸所拥有的像素数目)，可以通过补偿控制模块在补偿阶段控制相应的充放电模块的第一端的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值，从而可以使得在发光阶段通过第n驱动晶体管的栅源电压补偿相应的第n驱动晶体管的阈值电压，以解决像素点驱动TFT由于工艺制程及长时间的操作造成阈值电压不均一的问题，使得流过每个像素点OLED的电流不受Vth的影响，最终保证了图像显示的均匀性。

下面结合附图通过当本发明实施例所述的像素驱动电路包括都与同一数据线Data连接的三个像素驱动单元：第一像素驱动单元PD1、第二像素驱动单元PD2和第三像素驱动单元PD3来说明：

如图2所示，本发明所述的像素驱动电路的第一具体实施例包括与都与同一数据线Data连接的第一像素驱动单元PD1、第二像素驱动单元PD2和第三像素驱动单元PD3；

所述第一像素驱动单元PD1、第二像素驱动单元PD2和第三像素驱动单元PD3还都与输出高电平Vdd的高电平输出端、重置控制信号输出端RS和发光控制线EM连接；

所述第一像素驱动单元PD1还分别与输出第一起始信号Vini-1的第一起始信号输出端、第一补偿控制信号输出端Scan-1、输出第一电压V1的第一电压输出端和第一有机发光二极管OLED1的阳极连接；

所述第二像素驱动单元PD2还分别与输出第二起始信号Vini-2的第二起始信号输出端、第二补偿控制信号输出端Scan-2、输出第二电压V2的第二电压输出端和第二有机发光二极管OLED2的阳极连接；

所述第三像素驱动单元PD3还分别与输出第三起始信号Vini-3的第三起始信号输出端、第三补偿控制信号输出端Scan-3、输出第三电压V3的第三电压输出端和第三有机发光二极管OLED3的阳极连接；

OLED1的阴极、OLED2的阴极和OLED3的阴极都与地端GND连接。

具体的，所述第n重置模块包括：第n重置晶体管，栅极与所述重置控制信号输出端连接，第一极与所述第n起始信号输出端连接，第二极与所述第n控制节点连接；

当所述第n驱动晶体管为p型晶体管时，所述第n起始信号输出端输出的第n起始信号与第n数据电压的差值小于所述第n驱动晶体管的阈值电压，以使得在补偿阶段开始的时候第n驱动晶体管能够导通；

当所述第n驱动晶体管为n型晶体管时，所述第n起始信号输出端输出的第n起始信号与第n数据电压的差值大于或等于所述第n驱动晶体管的阈值电压，以使得在补偿阶段开始的时候第n驱动晶体管能够导通。

在实际操作时，所述第n电压的取值只需使得在补偿阶段第n充放电模块的第一端的电位能通过充电或放电而至第n数据电压与第n驱动晶体管的和值即可。

具体的，所述第n充放电模块可以包括：第n存储电容，第一端与所述第n补偿控制模块连接，第二端与所述电压输出端连接。

具体的，所述第n补偿控制模块可以包括：

第一补偿控制晶体管，栅极与所述第n补偿控制信号输出端连接，第一极与所述数据线连接，第二极与所述第n驱动晶体管的第一极连接；以及，

第二补偿控制晶体管，栅极与所述第n补偿控制信号输出端连接，第一极与所述第n充放电模块的第一端连接，第二极与所述第n驱动晶体管的第二极连接。

具体的，所述第n发光控制模块可以包括：

第一发光控制晶体管，栅极与所述发光控制线连接，第一极与所述第n驱动晶体管的第二极连接，第二极与所述高电平输出端连接；以及，

第二发光控制晶体管，栅极与所述发光控制线连接，第一极与所述第n像素单元包括的发光元件连接，第二极与所述第n驱动晶体管的第一极连接。

下面通过一具体实施例来说明本发明所述的像素驱动电路。

如图3所示，本发明所述的像素驱动电路的第二具体实施例包括与同一数据线Data连接的第一像素驱动单元PD1、第二像素驱动单元PD2和第三像素驱动单元PD3；

在图3中，本发明所述的像素驱动电路的第二具体实施例包括由T1至T15依次编号的15个p型晶体管以及三个存储电容(第一存储电容C1、第二存储电容C2和第三存储电容C3)；

在如图3所示的本发明所述的像素驱动电路的第二具体实施例中，三个起始信号输出端都为地端GND，三个电压输出端都与输出高电平Vdd的高电平输出端连接；

第一像素驱动单元PD1包括第一重置模块、第一驱动晶体管D-1、第一充放电模块、第一补偿控制模块和第一发光控制模块；

所述第一重置模块包括第十晶体管T10；

所述第一充放电模块包括第一存储电容C1；

所述第一补偿控制模块包括：第四晶体管T4和第七晶体管T7；

所述第一发光控制模块包括：第一晶体管T1和第十一晶体管T11；

D-1的栅极与第一控制节点a1连接，D-1的漏极通过第七晶体管T7与所述数据线Data连接，D-1的漏极还通过第十一晶体管T11与第一有机发光二极管OLED1的阳极连接，D-1的源极通过第一晶体管T1与输出高电平Vdd的高电平输出端，D-1的源极还通过第四晶体管T4与所述第一存储电容C1的第一端连接；

T7的栅极和T4的栅极都与第一补偿控制信号输出端Scan-1连接；

T1的栅极和T11的栅极都与发光控制线EM连接；

T10的栅极与重置控制信号输出端RS连接，T10的漏极与地端GND连接，T10的源极与所述第一控制节点a1连接；

OLED1的阴极与地端GND连接；

第二像素驱动单元PD2包括第二重置模块、第二驱动晶体管D-2、第二充放电模块、第二补偿控制模块和第二发光控制模块；

所述第二重置模块包括第十三晶体管T13；

所述第二充放电模块包括第二存储电容C2；

所述第二补偿控制模块包括：第五晶体管T5和第八晶体管T8；

所述第二发光控制模块包括：第二晶体管T2和第十二晶体管T12；

D-2的栅极与第二控制节点a2连接，D-2的漏极通过第八晶体管T8与所述数据线Data连接，D-2的漏极还通过第十二晶体管T12与第二有机发光二极管OLED2的阳极连接，D-2的源极通过第二晶体管T2与输出高电平Vdd的高电平输出端，D-2的源极还通过第五晶体管T5与所述第二存储电容C2的第一端连接；

T5的栅极和T8的栅极都与第二补偿控制信号输出端Scan-2连接；

T2的栅极和T12的栅极都与发光控制线EM连接；

T13的栅极与重置控制信号输出端RS连接，T13的漏极与地端GND连接，T13的源极与所述第二控制节点a2连接；

OLED2的阴极与地端GND连接；

第三像素驱动单元PD3包括第三重置模块、第三驱动晶体管D-3、第三充放电模块、第三补偿控制模块和第三发光控制模块；

所述第三重置模块包括第十五晶体管T15；

所述第三充放电模块包括第三存储电容C3；

所述第三补偿控制模块包括：第六晶体管T6和第九晶体管T9；

所述第三发光控制模块包括：第三晶体管T3和第十四晶体管T14；

D-3的栅极与第三控制节点a3连接，D-3的漏极通过第九晶体管T9与所述数据线Data连接，D-3的漏极还通过第十四晶体管T14与第三有机发光二极管OLED3的阳极连接，D-3的源极通过第三晶体管T3与输出高电平Vdd的高电平输出端，D-3的源极还通过第六晶体管T6与所述第三存储电容C3的第一端连接；

T6的栅极和T9的栅极都与第三补偿控制信号输出端Scan-3连接；

T3的栅极和T14的栅极都与发光控制线EM连接；

T15的栅极与重置控制信号输出端RS连接，T15的漏极与地端GND连接，T15的源极与所述第三控制节点a3连接；

OLED2的阴极与地端GND连接；

C1的第二端b1、C2的第二端b2和C3的第二端b3都与输出高电平Vdd的高电平输出端连接。

在图3所示的具体实施例中，所有的晶体管都为p型晶体管，但是在实际操作时本发明实施例所述的像素驱动电路中的晶体管也可以为n型晶体管，只需相应调整接入其栅极的信号的电位以及各控制信号的电位即可。

下面通过时序图和晶体管导通示意图来说明本发明所述的像素驱动电路的第二具体实施例的工作过程：

如图4、图5A所示，在每一显示周期的重置阶段t1，RS输出的重置控制信号的电位为低电位，除了T10、T13、T15导通，其余晶体管均断开，a1、a2和a3同时接地，b1与b2及b3都接入Vdd；

如图4、图5B所示，在每一显示周期的第一补偿阶段t21，该第一补偿阶段t21也为第一像素充电阶段，此时Scan-1输出低电平，T4和T7导通，第一像素驱动单元包括的第一存储电容C1沿图5B中路径充电，由于此时数据线Data输出第一数据电压V1，所以充电的最终结果是：a1点电势为V1+Vth1，b1点电势为Vdd，Vth1为D-1的阈值电压，由于D-1为p型晶体管，所以Vth1为负值；

如图4、图5C所示，在每一显示周期的第二补偿阶段t22，该第二补偿阶段t22也为第二像素充电阶段，此时Scan-2输出低电平，T5和T8导通，第二像素驱动单元包括的第二存储电容C2沿图5C中路径充电，由于此时数据线Data输出第二数据电压V2，所以充电的最终结果是：a2点电势为V2+Vth2，b1点电势为Vdd，Vth2为D-2的阈值电压，由于D-2为p型晶体管，所以Vth2为负值；

如图4、图5D所示，在每一显示周期的第三补偿阶段t23，该第三补偿阶段t23也为第三像素充电阶段，此时Scan-3输出低电平，T6和T9导通，第三像素驱动单元包括的第三存储电容C3沿图中路径充电，由于此时数据线Data输出第三数据电压V3,所以充电的最终结果是：a3点电势为V3+Vth3，b3点电势为Vdd，Vth3为D-3的阈值电压，由于D-3为p型晶体管，所以Vth3为负值；

如图4、图5E所示，在每一显示周期的发光阶段t3，

在t3，AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极管)像素正式发光，Em输出低电平，EM信号拉低，D-1的源极、D-2的源极和D-3的源极同时接入Vdd，三像素通过各自路径进行发光，根据驱动晶体管的饱和电流公式，流入OLED1的电流I_OLED1和OLED2以及OLED3的电流为：

I_OLED1＝K1×(V_GS1–V_th1)²＝K1×[V1+Vth1-Vdd–Vth1]²＝K1×(Vdd-V1)²

同理可以得到，I_OLED2＝K2×(Vdd–V2)²；IOLED3＝K3×(Vdd–V3)²。

其中，K1为D-1的电流系数，K2为D-2的电流系数，K3为D-3的电流系数，V_GS1为D-1的栅源电压，V_GS2为D-2的栅源电压，V_GS3为D-3的栅源电压。

由上式中可以看到此时OLED的工作电流已经不受相应的驱动晶体管的影响，只与数据线上的数据电压有关，彻底解决了驱动晶体管由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除该阈值电压对OLED的工作电流的影响，保证OLED的正常工作。

本发明所述的像素驱动电路的第二具体实施例同时保证了使用1个补偿电路来完成三个像素的驱动，以这种方式来压缩补偿的TFT器件个数，这样可大幅缩减Pixel Pitch大小并降低IC成本，从而获得更高的画质品质获得更高的PPI。

在实际操作时，在本发明实施例所述的像素驱动电路中，当驱动晶体管更改为n型TFT时，第一补偿阶段、第二补偿阶段和第三补偿阶段实际为相应存储电容放电的阶段。

本发明实施例所述的像素驱动电路的驱动方法，应用于上述的像素驱动电路，每一显示周期包括重置阶段、补偿阶段和发光控制阶段；所述补偿阶段包括N个补偿时间段，N为所述像素驱动电路包括的像素驱动单元的个数；

所述驱动方法包括：在每一显示周期，

在重置阶段，在重置控制信号的控制下，重置控制模块控制每一控制节点分别接入相应的起始信号；

在补偿阶段包括的第n补偿时间段，在第n补偿控制信号的控制下，第n补偿控制模块控制所述第n驱动晶体管的第一极接入所述数据线上的第n数据电压并控制第n控制节点与所述第n驱动晶体管的第二极连接，第n补偿控制模块控制所述第n充放电模块充电或放电直至所述第n控制节点的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值；

在发光阶段，在所述发光控制线输出的发光控制信号的控制下，第n发光控制模块控制所述第n驱动晶体管导通，驱动所述第n像素单元包括的发光元件发光，并使得所述第n驱动晶体管的栅源电压补偿所述第n驱动晶体管的阈值电压；

n为小于或等于N的正整数。

具体的，当所述第n驱动晶体管为p型晶体管时，第n起始信号与第n数据电压的差值小于所述第n驱动晶体管的阈值电压，以保证在补偿阶段所述第n驱动晶体管在开始的时候导通；

所述第n补偿控制模块控制所述第n充放电模块充电或放电直至所述第n控制节点的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值步骤具体包括：所述第n补偿控制模块控制所述第n充放电模块充电，直至所述第n控制节点的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值。

具体的，当所述第n驱动晶体管为n型晶体管时，所述第n起始信号输出端输出的第n起始信号与第n数据电压的差值大于或等于所述第n驱动晶体管的阈值电压，以保证在补偿阶段所述第n驱动晶体管在开始的时候导通；

所述第n补偿控制模块控制所述第n充放电模块充电或放电直至所述第n控制节点的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值步骤具体包括：所述第n补偿控制模块控制所述第n充放电模块放电，直至所述第n控制节点的电位为所述第n驱动晶体管的阈值电压与第n数据电压的和值。

本发明实施例所述的显示基板，包括多条数据线与像素结构；

所述像素结构包括阵列设置的多行多列像素单元和多个上述的像素驱动电路；

所述像素驱动电路包括的N个像素驱动单元都与同一数据线连接；

所述N个像素驱动单元分别与位于同一行的N个像素单元包括的发光元件连接；N为大于1的整数。

在实际操作时，当N＝3时，本发明实施例所述的像素驱动电路包括的三个像素驱动单元可以为分别驱动位于同一行的从左至右排列的红色亚像素、绿色亚像素、蓝色亚像素的像素驱动单元，或者，本发明实施例所述的像素驱动电路包括的三个像素驱动单元可以为分别驱动位于同一行的从左至右排列的绿色亚像素、蓝色亚像素、红色亚像素的像素驱动单元，或者，本发明实施例所述的像素驱动电路包括的三个像素驱动单元也可以为分别驱动位于同一行的从左至右排列的蓝色亚像素、红色亚像素、绿色亚像素的像素驱动单元。

优选的，本发明实施例所述的显示基板，还包括硅基板，所述数据线、所述像素单元和所述像素驱动电路都设置于所述硅基板上。

本发明实施例所述的显示基板采用单晶硅基板作为衬底，并将包括像素驱动电路的阵列电路层中若干个晶体管的有源区形成在单晶硅基板内，由于单晶硅的载流子迁移率高，因此像素驱动电路内部的晶体管都可以具有足够高的性能，并在保障性能的同时在现有技术的基础上缩小尺寸，使得像素驱动电路不会占用很大的基板面积，实现像素驱动电路在基板上的整合制作。

本发明实施例所述的显示装置包括上述的显示基板。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。